JPH09198280A - システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム - Google Patents

システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム

Info

Publication number
JPH09198280A
JPH09198280A JP8008853A JP885396A JPH09198280A JP H09198280 A JPH09198280 A JP H09198280A JP 8008853 A JP8008853 A JP 8008853A JP 885396 A JP885396 A JP 885396A JP H09198280 A JPH09198280 A JP H09198280A
Authority
JP
Japan
Prior art keywords
latch
interrupt
output
processing
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8008853A
Other languages
English (en)
Inventor
Yukihiko Sato
幸彦 佐藤
Hirobumi Yoneyama
博文 米山
Kaoru Itou
かおる 伊藤
Akio Makishima
亜紀雄 牧島
Toshiyuki Komine
利行 小峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
East Japan Railway Co
Original Assignee
Furukawa Electric Co Ltd
East Japan Railway Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, East Japan Railway Co filed Critical Furukawa Electric Co Ltd
Priority to JP8008853A priority Critical patent/JPH09198280A/ja
Publication of JPH09198280A publication Critical patent/JPH09198280A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 ハードウェアおよびソフトウェアの故障や誤
動作を容易に検出することができ、現実にリアルタイム
処理性が確保されているか否かを容易に確認できるウォ
ッチドッグタイマ監視用パルスを生成すること。 【構成】 分周器16の分周出力によりタイマ割り込み
をかけWDTルーチンによりフラグをセットする。アイ
ドルルーチン32は、一切の割り込み処理要求が存在し
ないときに動作し、上記フラグがセットされているとき
ラッチ18にデータをセットする。ラッチ18の状態が
変化すると、状態変化検出回路22、パルス発生回路2
4から割込みコントローラ14に対して割り込み要求が
発生し、割込み処理ルーチン34のIRT7Pルーチン
が起動され、ラッチ18にセットするデータを更新す
る。ラッチ20は分周器16の出力に同期してラッチ1
8の出力を取り込み、ウォッチドッグタイマ監視用パル
スを出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、機器、システムの動作
を監視するためのシステム監視用パルス生成方法および
該パルス生成機能を備えたリアルタイム・オペレーティ
ングシステムに関し、さらに詳細には、データ処理や機
器の制御等のリアルタイム処理を行う装置に搭載される
リアルタイム・オペレーティングシステムの故障検知や
誤動作検知を可能にするウォッチドッグタイマー監視用
パルスの生成方法および該機能を備えたリアル・タイム
オペレーティングシステムに関するものである。
【0002】
【従来の技術】ウォッチドッグタイマーによる監視方法
として、一般に、マルチタスク・オペレーティングシ
ステムにおいては定周期に起動されるタクスから出力さ
れる特定信号の時間間隔を監視する方法、シスグルタ
スク・オペレーティングシステムにおいては一定時間内
に繰り返しコールされるサブルーチンから出力される特
定信号の時間間隔を監視する方法、CPU単体につい
ては、制御信号(リード信号線、ライト信号線など)の
パルス間隔を監視する方法、等が採用されている。
【0003】
【発明が解決しようとする課題】しかしながら、上記し
た方法では、オペレーティングシステムのタスク管理部
の動作異常やCPUの機能停止といった、特定の異常や
極く一部の故障検出しかできず、リアルタイム処理性を
提供しているオペレーティングシステムの本質部分につ
いての異常や誤動作の検出をすることができない。
【0004】本発明は上記した従来技術の問題点に鑑み
なされたものであり、本発明の目的は、リアルタイム・
オペレーティングシステムにおいて、リアルタイム処理
性を実現しているハードウェアおよびソフトウェアの故
障や誤動作を容易に検出することができ、かつ、現実に
リアルタイム処理性が確保されているか否かを容易に確
認することができるシステム監視用パルス生成方法およ
び該パルス生成機能を備えたリアルタイム・オペレーテ
ィングシステムを提供することである。
【0005】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項1の発明は、リアルタイム・オペレ
ーティングシステムに、システムクロックを分周する分
周器と、処理装置の出力によりデータがセットされるラ
ッチと、上記ラッチの状態変化を検出して処理装置に割
り込みをかける手段を付加し、上記分周器の出力により
処理装置にタイマ割り込みをかけ、上記ラッチへデータ
を書き込み可能状態にセットしたのち、割り込み処理要
求が存在しないときに動作するアイドル処理により上記
ラッチにデータを書き込み、ラッチの状態が変化したと
き、処理装置に割り込みをかけて上記ラッチに書き込む
データを更新することにより、システム正常時、上記ラ
ッチの状態を交互に変化させ、上記ラッチの出力に基づ
きシステム監視用パルスを生成させるようにしたもので
ある。
【0006】本発明の請求項2の発明は、割り込み処理
要求の発生で割り込み処理が即時起動されるリアルタイ
ム・オペレーティングシステムにおけるシステム監視用
パルス生成方法において、処理装置に対してシステムク
ロックの分周出力によりタイマ割り込みをかけ、該タイ
マ割り込み処理によりフラグをセットし、一切の割り込
み処理要求が存在しないときに動作するアイドル処理が
起動されたとき、上記フラグの内容を判別し、上記フラ
グがセットされている場合に、第1のラッチにデータを
セットし、上記第1のラッチの状態変化が検出されたと
き、処理装置に対して割り込み要求を発生させ、処理装
置は上記割り込みがあったとき、割り込み処理により、
第1のラッチにセットするデータの内容を更新し、上記
第1のラッチの状態に応じて第2のラッチをセットし、
該第2のラッチからウォッチドッグタイマ監視用パルス
を生成させるようにしたものである。
【0007】本発明の請求項3の発明は、請求項4の発
明において、上記システムクロックの分周出力により起
動されフラグをセットするタイマ割り込み処理、およ
び、上記第1のラッチにセットするデータの内容を更新
する割り込み処理の優先順位を、それぞれタイマ割り込
み処理群内、および、割り込み処理群内で最低の優先順
位としたものである。
【0008】本発明の請求項4の発明は、リアルタイム
・オペレーティングシステムに、システムクロックを分
周する分周器と、割り込みコントローラと、処理装置に
よりデータがセットされる第1のラッチと、上記分周器
のクロックに同期して第1のラッチの出力を取り込む第
2のラッチと、第1のラッチの出力状態の変化を検出し
割り込みコントローラに割り込み要求を出力する状態変
化検出手段と、少なくとも上記分周器の出力によりタイ
マ割り込みがかかったとき起動されるタイマ割り込み処
理手段と、上記割り込みコントローラからの割り込みに
より起動される割り込み処理手段と、一切の割り込み処
理要求が存在しないときに動作するアイドル処理手段と
を具備する処理装置とを設け、上記タイマ割り込み処理
手段と、割り込み処理手段の優先順位を、タイマ割り込
み処理手段群内、および、割り込み処理手段群内のそれ
ぞれで最も低い優先順位に割り付け、上記処理装置のタ
イマ割り込み処理手段はタイマ割り込みがかかったとき
フラグをセットし、上記フラグがセット状態にあると
き、アイドル処理手段が第1のラッチにデータをセット
し、上記データのセットにより第1のラッチの状態が変
化したことを状態変化検出手段により検出して処理装置
に割り込みをかけ、上記割り込み処理手段により上記デ
ータを更新することにより、第2のラッチからウォッチ
ドッグタイマー監視用パルスを生成させるように構成し
たものである。
【0009】
【作用】本発明においては、上記のように、リアルタイ
ム・オペレーティングシステムに、システムクロックを
分周する分周器と、処理装置の出力によりデータがセッ
トされるラッチと、上記ラッチの状態変化を検出して処
理装置に割り込みをかける手段を付加し、上記分周器の
出力により処理装置にタイマ割り込みをかけたのち、上
記ラッチにデータを書き込み、ラッチの状態が変化した
ときに処理装置に割り込みをかけて上記ラッチに書き込
むデータを更新し、上記ラッチの出力に基づきウォッチ
ドッグタイマ監視用パルスを生成させるようにしたの
で、生成されたパルスを監視することにより、オペレー
ティングシステムを構成するソフトウェアの誤動作や不
具合、および、付加手段を含めたオペレーティングシス
テムを構成するハードウェアの故障や誤動作を検出する
ことができる。
【0010】また、上記ハードウェアおよびソフトウェ
アにより処理された結果がリアルタイム性を有している
か否かが上記生成されたパルスの停止やパルス幅変化と
して表れるので、外部より上記生成されたパルスの変化
時間を監視することにより、オペレーティングシステム
の故障や誤動作を容易に検出することが可能となり、リ
アルタイム制御への悪影響を未然に防ぐことができる。
【0011】さらに、上記分周器の分周比をかえなが
ら、上記生成されたパルスのパルス幅の変化を計測する
ことにより、処理装置の負荷状況、リアルタイム性を保
証できる単位時間当たりの処理装置の最大処理負荷を規
定することができる。また、本発明の請求項3の発明の
ように、タイマ割り込み処理、および、上記第1のラッ
チにセットするデータの内容を更新する割り込み処理の
優先順位を、それぞれタイマ割り込み処理群内、およ
び、割り込み処理群内で最低の優先順位とすることによ
り、アプリケーションタスクに記述される全てのユーザ
・プログラム等の不具合等を該プログラムの優先順位に
かかわらず検出することができる。
【0012】
【実施例】以下、本発明の実施例を図1〜図5により説
明する。図1は本発明におけるウォッチドッグタイマー
監視用のパルス信号生成方法に用いられるオペレーティ
ングシステムの基本構成を示す図である。同図におい
て、10は上記したオペレーティングシステムの基本構
成であり、後述するハードウェアおよびソフトウェアよ
り構成される。
【0013】上記基本構成10においてハードウェアは
以下のものから構成される。12はCPUであり、CP
U12において、各種割り込み処理ルーチン、各種アプ
リケーションタスクが実行される。14は割り込みコン
トローラであり、割り込みコントローラ14は外部から
の割り込み要求IRT0〜IRT7に応じてCPU12
に割り込みを発生し、各種割り込み処理ルーチンを起動
させる。
【0014】16はCPU12から出力され、システム
クロックとして利用されるCPUクロックを分周する分
周器、18,20はフリップフロップ等から構成される
第1および第2のラッチであり(以下18をラッチ1、
20をラッチ2という)、ラッチ2は上記分周器16に
より分周されたクロックに同期してウォッチドッグタイ
マー監視用のパルス出力を行う。また、ラッチ1はソフ
トウェアにより制御され、上記ラッチ2への入力データ
を出力する。
【0015】22は上記ラッチ1の出力データの変化を
検出する状態変化検出回路、24は状態変化検出回路2
2が状態変化を検出したとき、前記した割り込みコント
ローラ14への割り込み要求信号IRT7を発生するパ
ルス発生回路である。また、ソフトウェアとしては以下
のものを備えている。30はタイマ割り込み処理ルーチ
ン群であり、タイマ割り込み処理ルーチン群30には、
分周器16により分周されたクロックの変化により起動
されるWDTルーチン(ウォッチドッグタイマルーチ
ン:以下WDTルーチンという)、アプリケーションタ
スクを起動するタスク管理ルーチンが含まれる。
【0016】32はアイドルルーチン(以下、IDLE
ルーチンという)であり、IDLEルーチン32は上記
タイマ割り込み処理ルーチン群30のタスク管理ルーチ
ンから起動されるアプリケーションタスクを含めて一切
の割り込み処理要求が存在しないときに動作し、後述す
るように前記WDTルーチンにより制御される出力許可
フラグFの値が1のとき、後述する割り込み処理ルーチ
ンIRT7Pにより更新される出力データDを前記した
ラッチ1に出力する。
【0017】34は割り込み処理ルーチン群であり、割
り込み処理ルーチン群34は前記パルス発生回路24が
発生する割り込みコントローラ14への割り込み要求に
対応して起動される割り込み処理ルーチンIRT7Pを
含め、割り込みコントローラ14への割り込み要求に対
応して起動される各割り込み処理ルーチンIRT0P〜
IRT7Pから構成される。
【0018】なお、上記各割り込み処理ルーチン群内に
おける処理優先順位は、タイマー割り込み処理ルーチン
群30においてはWDTルーチン、割り込み処理ルーチ
ン群34においては割り込み処理ルーチンIRT7Pが
群内で相対的に最低順位に割り付けられる。図2、図3
は上記した各ルーチンの処理フローであり、図2(イ)
は割り込み処理ルーチンIRT7Pの処理フロー、図2
(ロ)はWDTルーチンの処理フロー、図3(ハ)はI
DLEルーチンの処理フローを示している。なお、図
2、図3に示す各ルーチン内の処理は、互いに排他的に
動作させるため、後述するように割り込み禁止状態で実
行される。
【0019】また図4、図5は本実施例の動作を説明す
るタイミングチャートであり、クロック〔図4
(a)〕、分周器16の出力〔図4(b)〕、WDTル
ーチンの動作タイミング〔図4(c)〕、IDLEルー
チンの動作タイミング〔図4(d)〕IRT7入力パル
ス信号〔図4(f)〕、IRT7Pルーチンの動作タイ
ミング〔図4(g)〕、ラッチ1,2の動作タイミング
〔図4(e)、図5(h)、図5(i)〕を示してい
る。
【0020】以下、図1に示した実施例の各部の動作や
動作タイミングを図2、図3に示す各ルーチンの処理フ
ローおよび図4、図5に示すタイミングチャートを用い
て説明する。図1において、分周器16はCPU12か
ら出力されるクロックを分周して図4(b)に示すよう
な交番波形を出力する。なお、同図では、同図(a)C
LOCK・OUTに示すCPUクロックの4分の1分周
波形を示しているが、実用上はCPUクロックを数千か
ら数十万分の1に分周した波形を使用するのが普通であ
る。
【0021】上記分周器16の出力はラッチ2のCLK
端子に接続され、ラッチ1の出力端子Qの状態が上記出
力信号の立ち上がりエッジでサンプリングされ、ラッチ
2の出力端子Qより出力される。この関係は図4の
(b)分周器出力、図4の(e)ラッチ1出力/ラッチ
2入力、図5の(i)ラッチ2出力に示されている。ま
た、上記分周器16の出力はCPU12のタイマ割り込
み受け付け処理部(図示せず)に入力され分周器出力の
立ち上がりエッジによりタイマ割り込み処理ルーチンW
DTに起動要求がかかる〔図4の(b)分周器出力、
(c)WDTルーチン処理参照〕。なお、CPU12に
タイマ割り込み入力端子が存在しない場合には割り込み
コントローラ14を経由してタイマ受け付け処理部に入
力してもよい。
【0022】WDTルーチンは、WDTルーチンより処
理優先順位の高い全てのルーチンの動作終了後に起動さ
れ、IDLEルーチン32におけるラッチ1へのデータ
出力の可否を制御する出力許可フラグFの処理を行う。
すなわち、図2(ロ)に示すように、WDTルーチンが
起動されると、割り込み禁止をしたのち、IDLEルー
チン32の出力許可フラグFを1にセットする。つい
で、割り込み禁止を解除して終了する。この関係を、図
4の(c)WDTルーチン処理に示す。
【0023】IDLEルーチン32は、アプリケーショ
ンタスクを含む全ての割り込み処理が起動されていない
場合に常時動作しており、上記出力許可フラグFの値が
1の場合のみ、割り込み処理ルーチンIRT7Pにより
更新される出力データDをラッチ1に対して出力する。
すなわち、図3(ハ)に示すように、IDLEルーチン
は、割り込み許可を行ったのち(このときに割り込みが
あればIDLEルーチンは処理を中断する)、割り込み
禁止を行って出力許可フラグFが1であるか否かを判別
し、出力許可フラグF=0の場合は、同一ループをルー
プしている。ここで、前記したように、WDTルーチン
により出力許可フラグFが1にセットされた状態でID
LEルーチンが起動されると、出力許可フラグFをリセ
ット(F→0)した後、ラッチ1へのデータDを出力す
る。
【0024】すなわち、WDTルーチン動作終了後、最
初のIDLEルーチン動作により、ラッチ1の入力端子
Dの値が変更され、その出力端子Qの値が更新されるこ
ととなる。この関係を図4の(d)IDLEルーチン処
理、(e)ラッチ1出力/ラッチ2入力、図5の(h)
ラッチ1への出力データに示す。ラッチ1の出力端子Q
の値は、前述したラッチ2の入力端子Dに入力される
外、状態変化検出回路22に与えられる。状態変化検出
回路22は上記ラッチ1の出力変化(0から1又は1か
ら0)を検出し、変化の有無をパルス発生回路24へ通
知する。
【0025】状態変化検出回路22から通知を受けたパ
ルス発生回路24は割り込みコントローラ14に対して
割り込み要求信号IRT7を発生させる。この関係は、
図4の(f)IRT7入力パルス信号に示す。上記割り
込み要求信号は、割り込みコントローラ14の処理に合
わせて、ワンショット・マルチバイブレータによるパル
ス信号でもラッチを用いたパルス信号でも適当に選択す
ればよい。
【0026】上記IRT7を含む割り込み要求信号を受
け付けた割り込みコントローラ14は、CPU12に対
して割り込み処理ルーチン群34内の各割り込み要求信
号に対応した割り込み処理ルーチンの起動を要求する。
IRT7Pルーチンはこのルーチンより処理優先順位の
高い全てのルーチンが動作完了した後に起動され、ID
LEルーチンからラッチ1に対して出力される出力デー
タDの更新処理を行う。
【0027】すなわち、図2(イ)に示すように、IR
T7Pルーチンが起動されると、先ず割り込み禁止処理
を行ったのち、ラッチ1への出力データDを更新する。
例えば、データDが0であれば1へ、また、データDが
1であれば0への書換え処理を行う。ついで、割り込み
を許可して終了する。上記関係を図4の(g)IRT7
Pルーチン処理、図5の(h)ラッチ1への出力データ
に示す。
【0028】以上のように本実施例は、分周器16によ
り分周されたCPUクロック波形の変化を、リアルタイ
ム・オペレーティングシステムを構成する全てのハード
ウェアおよびソフトウェア(処理ルーチン群)を経由し
て最終出力素子(本例ではラッチ2)まで伝達し、上記
波形の変化により出力素子の入力端子(本例ではラッチ
2のD端子)信号の更新処理を行い、かつ、上記分周さ
れるCPUクロックの変化に同期して同一のパルス幅
(例えば図5においてラッチ2の出力波形(i)に示す
される時間T)で最終出力端子より交番パルスとして出
力している。
【0029】このため、次のような故障や誤動作は上記
交番パルス信号の停止やパルス幅の乱れとして表れる。
したがって、該交番パルス信号を監視することによりハ
ードウェアやソフトウェアの故障や誤動作を検出するこ
とができる。また、CPU負荷の計測や最大負荷の規定
が可能である。 (1)リアルタイム・オペレーティングシステムを構成
するハードウェアが故障したり誤動作を起こした場合に
は、交番パルスの出力停止やパルス幅の乱れが生ずる。
【0030】例えば、分周器16が分周を停止した場合
には、ラッチ2の出力Qは一切変化せず、また、分周が
乱れた場合にはパルス幅Tが変化する。同様に、CPU
12を含めオペレーティングシステムを構成する全ての
ハードウェアの故障や誤動作は、交番パルスの出力停止
やパルス幅の変化として表れる。 (2)リアルタイム・オペレーティングシステムを構成
するソフトウェアに誤動作を生じた場合には、ハードウ
ェアの故障や誤動作と同様、交番パルスの出力停止やパ
ルス幅の乱れが生ずる。
【0031】例えば、IDLEルーチンが何らかの原因
により一切動作しなくなった場合には、交番パルスの出
力は停止し、また、タイマ割り込み処理ルーチンWD
T、割り込み処理ルーチンIRT7Pの起動要求が見逃
された場合には交番パルスのパルス幅に乱れを生ずる。 (3)アプリケーションタスクに記述されるユーザプロ
グラムの不具合(バグ)の検出や、割り込みコントロー
ラの割り込み要求入力端子IRT0〜IRT7に接続さ
れるリアルタイム処理要求の有無を示す割り込み要求生
成回路の故障検出も可能である。
【0032】例えば、ユーザプログラムに不具合があ
り、CPU処理が無限ループに陥った場合、アイドルル
ーチンは一切動作できず交番パルスの出力は停止し、ま
た、割り込み要求信号が常時要求有りの状態になった場
合には、最低位優先順位の処理であるIRT7Pルーチ
ンは動作できず、交番パルスの出力は停止する。 (4)本実施例により、CPU負荷の計測や最大負荷の
規定が可能である。
【0033】すなわち、本実施例において出力される交
番パルスが同一のパルス幅で出力され続けるためには、
外部回路やユーザプログラムを含めてオペレーティング
システムを構成するハードウェアおよびソフトウェアに
故障や誤動作がなく、分周出力で規定されるパルス幅に
相当する時間T内に分周器で分周されたCPUクロック
波形の変化が最終出力素子まで伝達されることが必要で
ある。
【0034】もし、ある規定した単位時間内に割り込み
処理要求が高頻度に発生した場合、それぞれの割り込み
処理ルーチンが連続して動作することになり、IDLE
ルーチンは結果的にほとんど動作することができない。
その結果、単位時間内に分周器16の出力の波形変化が
最終的な素子まで伝達されず、交番パルスのパルス幅変
化を引き起こすことになる。
【0035】したがって、上記現象を利用して、分周器
16の分周比を適当に変化させ、どの分周比において交
番パルス出力のパルス幅が変化し始めるかを計測するこ
とにより、CPU処理の負荷状況を知ることができる。
また、同様にして、分周器16の分周比を適当に定める
ことにより、リアルタイム処理性を保証できる単位時間
あたりのCPUの最大処理負荷を規定することができ、
多大な割り込み処理要求によるオペレーティングシステ
ムのリアルタイム処理性の喪失を検出し、リアルタイム
制御に及ぼす悪影響を未然に防ぐことが可能である。
【0036】
【発明の効果】以上説明したように、本発明において
は、リアルタイム・オペレーティングシステムに、シス
テムクロックを分周する分周器と、処理装置の出力によ
りデータがセットされるラッチと、上記ラッチの状態変
化を検出して処理装置に割り込みをかける手段を付加
し、上記分周器の出力により処理装置にタイマ割り込み
をかけたのち、上記ラッチにデータを書き込み、ラッチ
の状態が変化したときに処理装置に割り込みをかけて上
記ラッチに書き込むデータを更新し、上記ラッチの出力
に基づきウォッチドッグタイマ監視用パルスを生成させ
るようにしたので、外部回路やユーザプログラムを含め
てリアルタイム処理性を提供するリアルタイム・オペレ
ーティングシステムのハードウェアおよびソフトウェア
の故障、誤動作、不具合、あるいは、リアルタイム処理
性を失わせる様な異常な負荷状態を生成された交番パル
ス出力の出力停止あるいはパルス幅変化として容易に検
出するでき、適切な処置を施すことによりリアルタイム
制御等への悪影響を未然に防止することができる。
【図面の簡単な説明】
【図1】本発明の実施例を示す図である。
【図2】割り込み処理、タイマ割り込み処理ルーチンの
処理フローを示す図である。
【図3】アイドルルーチンの処理フローを示す図であ
る。
【図4】本発明の実施例のタイミングチャート(1)を
示す図である。
【図5】本発明の実施例のタイミングチャート(2)を
示す図である。
【符号の説明】
10 オペレーティングシステムの基本構成 12 CPU 14 割込みコントローラ 16 CPUクロック分周器 18 ラッチ1(中間出力素子) 20 ラッチ2(最終出力素子) 22 状態変化検出回路 24 パルス発生回路 30 タイマー割り込み処理ルーチン群 32 アイドルルーチン 34 割り込み処理ルーチン群
フロントページの続き (72)発明者 伊藤 かおる 東京都千代田区丸の内一丁目6番5号 東 日本旅客鉄道株式会社内 (72)発明者 牧島 亜紀雄 東京都千代田区丸の内一丁目6番5号 東 日本旅客鉄道株式会社内 (72)発明者 小峰 利行 東京都千代田区丸の内一丁目6番5号 東 日本旅客鉄道株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 リアルタイム・オペレーティングシステ
    ムに、システムクロックを分周する分周器と、処理装置
    の出力によりデータがセットされるラッチと、上記ラッ
    チの状態変化を検出して処理装置に割り込みをかける手
    段を付加し、 上記分周器の出力により処理装置にタイマ割り込みをか
    け、上記ラッチへデータを書き込み可能状態にセットし
    たのち、割り込み処理要求が存在しないときに動作する
    アイドル処理により上記ラッチにデータを書き込み、 ラッチの状態が変化したとき、処理装置に割り込みをか
    けて上記ラッチに書き込むデータを更新することによ
    り、システム正常時、上記ラッチの状態を交互に変化さ
    せ、 上記ラッチの出力に基づきウォッチドッグタイマ監視用
    パルスを生成させることを特徴とするシステム監視用パ
    ルス生成方法。
  2. 【請求項2】 割り込み処理要求の発生で割り込み処理
    が即時起動されるリアルタイム・オペレーティングシス
    テムにおけるシステム監視用パルス生成方法において、 処理装置に対してシステムクロックの分周出力によりタ
    イマ割り込みをかけ、該タイマ割り込み処理によりフラ
    グをセットし、 一切の割り込み処理要求が存在しないときに動作するア
    イドル処理が起動されたとき、上記フラグの内容を判別
    し、上記フラグがセットされている場合に、第1のラッ
    チにデータをセットし、 上記第1のラッチの状態変化が検出されたとき、処理装
    置に対して割り込み要求を発生させ、 処理装置は上記割り込みがあったとき、割り込み処理に
    より、第1のラッチにセットするデータの内容を更新
    し、 上記第1のラッチの状態に応じて第2のラッチをセット
    し、該第2のラッチからウォッチドッグタイマ監視用パ
    ルスを生成させることを特徴とするシステム監視用パル
    ス生成方法。
  3. 【請求項3】 上記システムクロックの分周出力により
    起動されフラグをセットするタイマ割り込み処理、およ
    び、上記第1のラッチにセットするデータの内容を更新
    する割り込み処理の優先順位を、それぞれタイマ割り込
    み処理群内、および、割り込み処理群内で最低の優先順
    位としたことを特徴とする請求項2のシステム用監視パ
    ルス生成方法。
  4. 【請求項4】 システムクロックを分周する分周器と、 割り込みコントローラと、 上記処理装置によりデータがセットされる第1のラッチ
    と、 上記分周器のクロックに同期して第1のラッチの出力を
    取り込む第2のラッチと、 第1のラッチの出力状態の変化を検出し割り込みコント
    ローラに割り込み要求を出力する状態変化検出手段と、 少なくとも、上記分周器の出力によりタイマ割り込みが
    かかったとき起動されるタイマ割り込み処理手段と、上
    記割り込みコントローラからの割り込みにより起動され
    る割り込み処理手段と、一切の割り込み処理要求が存在
    しないときに動作するアイドル処理手段とを具備した処
    理装置とを備え、 上記タイマ割り込み処理手段と、割り込み処理手段の優
    先順位を、タイマ割り込み処理手段群内、および、割り
    込み処理手段群内のそれぞれで最も低い優先順位に割り
    付け、 上記処理装置のタイマ割り込み処理手段はタイマ割り込
    みがかかったときフラグをセットし、上記フラグがセッ
    ト状態にあるとき、アイドル処理手段が第1のラッチに
    データをセットし、 上記データのセットにより第1のラッチの状態が変化し
    たことを状態変化検出手段により検出して処理装置に割
    り込みをかけ、上記割り込み処理手段により上記データ
    を更新することにより、第2のラッチからウォッチドッ
    グタイマー監視用パルスを生成させることを特徴とする
    システム監視用パルス生成機能を備えたリアルタイム・
    オペレーティングシステム。
JP8008853A 1996-01-23 1996-01-23 システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム Pending JPH09198280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8008853A JPH09198280A (ja) 1996-01-23 1996-01-23 システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8008853A JPH09198280A (ja) 1996-01-23 1996-01-23 システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム

Publications (1)

Publication Number Publication Date
JPH09198280A true JPH09198280A (ja) 1997-07-31

Family

ID=11704301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8008853A Pending JPH09198280A (ja) 1996-01-23 1996-01-23 システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム

Country Status (1)

Country Link
JP (1) JPH09198280A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281615B1 (ko) * 1998-06-30 2001-03-02 윤종용 서버 장애시 서버 재가동 방법 및 이를 위한 시스템
KR100414059B1 (ko) * 2001-09-28 2004-01-07 엘지전자 주식회사 Rtos에서의 와치독 타이머를 이용한 오동작 감시시스템 및 방법
EP2824573A2 (en) 2013-07-11 2015-01-14 Renesas Electronics Corporation Microcomputer test

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281615B1 (ko) * 1998-06-30 2001-03-02 윤종용 서버 장애시 서버 재가동 방법 및 이를 위한 시스템
KR100414059B1 (ko) * 2001-09-28 2004-01-07 엘지전자 주식회사 Rtos에서의 와치독 타이머를 이용한 오동작 감시시스템 및 방법
EP2824573A2 (en) 2013-07-11 2015-01-14 Renesas Electronics Corporation Microcomputer test
US9678900B2 (en) 2013-07-11 2017-06-13 Renesas Electronics Corporation Abnormal interrupt request processing
US10042791B2 (en) 2013-07-11 2018-08-07 Renesas Electronics Corporation Abnormal interrupt request processing

Similar Documents

Publication Publication Date Title
US6877113B2 (en) Break determining circuit for a debugging support unit in a semiconductor integrated circuit
JPH09198280A (ja) システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム
US6587957B1 (en) Disk drive controller for controlling data flow therethrough by switching to secondary bus to receive clock pulses when a failure on master bus is detected
JP3107052B2 (ja) マイクロコンピュータ駆動クロック信号の発振レベル検出回路
JP2000035903A (ja) マイクロコンピュータの暴走監視装置
JP2698431B2 (ja) タイムアウト検出装置
JPH064318A (ja) エラー検出方式
JPH06152695A (ja) シリアルインタフェース回路
JPH09114540A (ja) クロック発生装置
JPH0215320A (ja) 時計機構制御方式
JP3089866B2 (ja) エミュレーション回路
JPH04247531A (ja) 障害検出方式
JP2705311B2 (ja) マイクロコンピュータ
JPH06131209A (ja) 擬似エラー発生方式
JP2794441B2 (ja) Pwm制御装置
JPS62152048A (ja) 暴走監視回路
JPH03266136A (ja) エバリュエーションチップ
JPS63198110A (ja) 電子機器の動作速度制御方式
JPH0630035B2 (ja) クロック同期型システムにおけるクロック切替え制御方式
JPS59125459A (ja) タイムアウト検出方式
JPH0535540A (ja) 電子制御装置の暴走検知装置
JPH04171513A (ja) クロック発生回路
JP2002131383A (ja) 半導体集積回路とその検査方法
JPS623346A (ja) フエイルセ−フ回路付き制御装置
JPS5983255A (ja) 複写機の制御方法