JP3107052B2 - マイクロコンピュータ駆動クロック信号の発振レベル検出回路 - Google Patents
マイクロコンピュータ駆動クロック信号の発振レベル検出回路Info
- Publication number
- JP3107052B2 JP3107052B2 JP10211074A JP21107498A JP3107052B2 JP 3107052 B2 JP3107052 B2 JP 3107052B2 JP 10211074 A JP10211074 A JP 10211074A JP 21107498 A JP21107498 A JP 21107498A JP 3107052 B2 JP3107052 B2 JP 3107052B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- oscillation
- circuit
- clock signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、クロック発生回路
のマイクロコンピュータ駆動クロック信号の発振レベル
検出回路に関する。
のマイクロコンピュータ駆動クロック信号の発振レベル
検出回路に関する。
【０００２】
【従来の技術】従来、マイクロコンピュータ駆動クロッ
ク信号の発振レベル検出回路は、一般に、マシンクロッ
クを発振する発振器の発振レベルを検出する機能を備え
るマイクロコンピュータへ適用される発振レベル検出回
路のことを言う。本発明のマイクロコンピュータと関係
するこのクロック発生回路は、特に、シングルチップマ
イコンに適用される。このようなクロック発生回路に
は、通常、発振成長を検出する機能は装備されておら
ず、発振の安定性の確保は、発振子とのマッチング評価
データに基づき、専用のタイマもしくはソフトウェアに
よるウェイトにより、成長の復帰時間または発振安定ウ
ェイト時間を決定して行っている。
ク信号の発振レベル検出回路は、一般に、マシンクロッ
クを発振する発振器の発振レベルを検出する機能を備え
るマイクロコンピュータへ適用される発振レベル検出回
路のことを言う。本発明のマイクロコンピュータと関係
するこのクロック発生回路は、特に、シングルチップマ
イコンに適用される。このようなクロック発生回路に
は、通常、発振成長を検出する機能は装備されておら
ず、発振の安定性の確保は、発振子とのマッチング評価
データに基づき、専用のタイマもしくはソフトウェアに
よるウェイトにより、成長の復帰時間または発振安定ウ
ェイト時間を決定して行っている。
【０００３】従来例１として、特開平５−３１４２７８
号公報記載の「マイクロコンピュータ」は、発振回路そ
のものの発振開始時間を短くするために発振安定確認回
路を設けており、発振が安定していない場合には、発振
回路に供給する電圧を上げるという手段を用いている。
この方法では、直接発振開始時間を短くする点において
有効である。
号公報記載の「マイクロコンピュータ」は、発振回路そ
のものの発振開始時間を短くするために発振安定確認回
路を設けており、発振が安定していない場合には、発振
回路に供給する電圧を上げるという手段を用いている。
この方法では、直接発振開始時間を短くする点において
有効である。
【０００４】従来例２として、特開平７−８２４０６号
公報記載の「マイクロコンピュータの発振切換回路」
は、外付けの発振子の発振が安定するまでの間、内部の
ＲＣ発振によってＣＰＵクロックを供給することによ
り、ＣＰＵクロックを安定供給することを目的としてい
る。ＲＣ発振は、発振成長までの時間が実質的にゼロで
あり、発振動作の安定化に非常に有効な方法であると考
えられる。
公報記載の「マイクロコンピュータの発振切換回路」
は、外付けの発振子の発振が安定するまでの間、内部の
ＲＣ発振によってＣＰＵクロックを供給することによ
り、ＣＰＵクロックを安定供給することを目的としてい
る。ＲＣ発振は、発振成長までの時間が実質的にゼロで
あり、発振動作の安定化に非常に有効な方法であると考
えられる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例１に示される「マイクロコンピュータ」において
は、発振安定確認回路を本用途に適用していないため、
発振が安定するまでの時間を自動的に検出し、ウェイト
することはできないという問題がある。
来例１に示される「マイクロコンピュータ」において
は、発振安定確認回路を本用途に適用していないため、
発振が安定するまでの時間を自動的に検出し、ウェイト
することはできないという問題がある。
【０００６】また、上記従来例２に示される「マイクロ
コンピュータの発振切換回路」においては、外付けの発
振子の成長を監視しているのは、あくまでタイマによる
固定時間であるため、外部発振回路の構成（基板の寄生
容量等）によっては、この時間内で発振が安定しない場
合があり、不安定なクロックをＣＰＵに供給する可能性
があるという問題がある。
コンピュータの発振切換回路」においては、外付けの発
振子の成長を監視しているのは、あくまでタイマによる
固定時間であるため、外部発振回路の構成（基板の寄生
容量等）によっては、この時間内で発振が安定しない場
合があり、不安定なクロックをＣＰＵに供給する可能性
があるという問題がある。
【０００７】上述のように、上記の従来例の方法では、
発振安定ウェイト時間は固定値としかなり得ず、使用す
る発振子によっては十分なウェイト時間を確保できない
状態でＣＰＵクロックとして供給される場合が生じる。
このことは、直接マイコンの動作そのものに影響を与え
る重要な問題であり、これが原因でマイコンが誤動作す
る可能性があるという問題を伴う。
発振安定ウェイト時間は固定値としかなり得ず、使用す
る発振子によっては十分なウェイト時間を確保できない
状態でＣＰＵクロックとして供給される場合が生じる。
このことは、直接マイコンの動作そのものに影響を与え
る重要な問題であり、これが原因でマイコンが誤動作す
る可能性があるという問題を伴う。
【０００８】上述の問題を解決するために、水晶発振子
やセラミック振動子など発振成長にある程度の時間を要
する発振子を用いる場合、マイコン内部にＲＣ発振器を
設けておき、水晶発振子もしくはセラミック振動子の発
振安定をウェイトする間はＲＣ発振による動作を行うよ
うにする構成も過去に考えられている。
やセラミック振動子など発振成長にある程度の時間を要
する発振子を用いる場合、マイコン内部にＲＣ発振器を
設けておき、水晶発振子もしくはセラミック振動子の発
振安定をウェイトする間はＲＣ発振による動作を行うよ
うにする構成も過去に考えられている。
【０００９】しかし、この構成においても、最終的に水
晶発振子やセラミック振動子の発振安定ウェイト時間を
決定するのは、専用タイマもしくはソフトウェアによる
ウェイトであり固定値である。従って、発振子のバラツ
キ等による発振成長時間のバラツキに対処できる構成と
はなっていない。
晶発振子やセラミック振動子の発振安定ウェイト時間を
決定するのは、専用タイマもしくはソフトウェアによる
ウェイトであり固定値である。従って、発振子のバラツ
キ等による発振成長時間のバラツキに対処できる構成と
はなっていない。
【００１０】本発明は、発振成長が不十分なことによる
マイコンの誤動作を防止するマイクロコンピュータ駆動
クロック信号の発振レベル検出回路を提供することを目
的とする。
マイコンの誤動作を防止するマイクロコンピュータ駆動
クロック信号の発振レベル検出回路を提供することを目
的とする。
【００１１】
【課題を解決するための手段】課題を解決するために、
請求項１記載の発明は、所定の発振許可フラグにより発
振動作が制御されるクロック発振回路と、クロック発振
回路により発振されたクロック信号のピーク振幅値をホ
ールド値としてホールドするピークホールド回路と、ホ
ールド値と所定の基準電圧値とを比較し、基準電圧値以
上において検出信号を出力する電圧検出回路と、基準電
圧値以上の検出信号を保持するラッチ回路と、ラッチ回
路で保持された検出信号をゲート信号としてクロック発
振回路で発振されたクロック信号の出力を制御するゲー
ト回路とを有し、クロック発振回路により発振されたク
ロック信号を所定の基準電圧値と比較して出力するクロ
ック振幅選択回路として構成され、所定の基準電圧値以
上のクロック信号を選択可能としたことを特徴とする。
請求項１記載の発明は、所定の発振許可フラグにより発
振動作が制御されるクロック発振回路と、クロック発振
回路により発振されたクロック信号のピーク振幅値をホ
ールド値としてホールドするピークホールド回路と、ホ
ールド値と所定の基準電圧値とを比較し、基準電圧値以
上において検出信号を出力する電圧検出回路と、基準電
圧値以上の検出信号を保持するラッチ回路と、ラッチ回
路で保持された検出信号をゲート信号としてクロック発
振回路で発振されたクロック信号の出力を制御するゲー
ト回路とを有し、クロック発振回路により発振されたク
ロック信号を所定の基準電圧値と比較して出力するクロ
ック振幅選択回路として構成され、所定の基準電圧値以
上のクロック信号を選択可能としたことを特徴とする。
【００１２】請求項２記載の発明は、請求項１記載の発
明において、クロック振幅選択回路は、少なくとも２回
路設けられ、所定の基準電圧値以上のクロック信号の選
択幅が拡大されたことを特徴とする。
明において、クロック振幅選択回路は、少なくとも２回
路設けられ、所定の基準電圧値以上のクロック信号の選
択幅が拡大されたことを特徴とする。
【００１３】請求項３記載の発明は、請求項１または２
記載の発明において、クロック発振回路は、所定の発振
許可フラグにより発振動作が制御されることを特徴とす
る。
記載の発明において、クロック発振回路は、所定の発振
許可フラグにより発振動作が制御されることを特徴とす
る。
【００１４】請求項４記載の発明は、請求項３記載の発
明において、ピークホールド回路およびラッチ回路は、
所定の発振許可フラグによりホールドがクリアされるこ
とを特徴とする。
明において、ピークホールド回路およびラッチ回路は、
所定の発振許可フラグによりホールドがクリアされるこ
とを特徴とする。
【００１５】請求項５記載の発明は、請求項２から４の
いずれか１項に記載の発明において、マイクロコンピュ
ータ駆動クロック信号の発振レベル検出回路は、少なく
とも２回路のクロック振幅選択回路から出力されるクロ
ック信号を選択するためのセレクタを有することを特徴
とする。
いずれか１項に記載の発明において、マイクロコンピュ
ータ駆動クロック信号の発振レベル検出回路は、少なく
とも２回路のクロック振幅選択回路から出力されるクロ
ック信号を選択するためのセレクタを有することを特徴
とする。
【００１６】請求項６記載の発明は、請求項５記載の発
明において、セレクタは、少なくとも２回路のクロック
振幅選択回路のいずれからも所定の基準電圧値以上のク
ロック信号の出力が無い場合には、エラー信号を出力す
ることを特徴とする。
明において、セレクタは、少なくとも２回路のクロック
振幅選択回路のいずれからも所定の基準電圧値以上のク
ロック信号の出力が無い場合には、エラー信号を出力す
ることを特徴とする。
【００１７】
【発明の実施の形態】次に、添付図面を参照して、本発
明によるマイクロコンピュータ駆動クロック信号の発振
レベル検出回路の実施の形態を詳細に説明する。図１〜
図４を参照すると、本発明のマイクロコンピュータ駆動
クロック信号の発振レベル検出回路の実施形態が示され
ている。
明によるマイクロコンピュータ駆動クロック信号の発振
レベル検出回路の実施の形態を詳細に説明する。図１〜
図４を参照すると、本発明のマイクロコンピュータ駆動
クロック信号の発振レベル検出回路の実施形態が示され
ている。
【００１８】図１を参照すると、本発明の実施形態とし
てのマイコンのＣＰＵに供給されるクロック発生回路が
示されている。メインクロック発振回路１およびサブク
ロック発振回路１１は、それぞれピークホールド回路
２、１２と、電圧検出回路３、１３とを有する。
てのマイコンのＣＰＵに供給されるクロック発生回路が
示されている。メインクロック発振回路１およびサブク
ロック発振回路１１は、それぞれピークホールド回路
２、１２と、電圧検出回路３、１３とを有する。
【００１９】メインクロック発振回路１およびサブクロ
ック発振回路１１は、所定の発振許可フラグであるメイ
ンクロック許可フラグ２１およびサブクロック許可フラ
グ２２により発振動作が制御される。
ック発振回路１１は、所定の発振許可フラグであるメイ
ンクロック許可フラグ２１およびサブクロック許可フラ
グ２２により発振動作が制御される。
【００２０】ピークホールド回路２、１２は、メインク
ロック発振回路１およびサブクロック発振回路１１のそ
れぞれで発振されたクロック信号のピーク振幅値をホー
ルド値としてホールドするホールド回路である。
ロック発振回路１およびサブクロック発振回路１１のそ
れぞれで発振されたクロック信号のピーク振幅値をホー
ルド値としてホールドするホールド回路である。
【００２１】電圧検出回路３、１３は、ピークホールド
回路２、１２でそれぞれ保持されたホールド値を所定の
基準電圧値と比較し、この基準電圧値以上において検出
信号を出力する電圧レベル検出回路である。
回路２、１２でそれぞれ保持されたホールド値を所定の
基準電圧値と比較し、この基準電圧値以上において検出
信号を出力する電圧レベル検出回路である。
【００２２】ラッチ回路４、１４は、基準電圧値以上の
電圧検出回路３、１３からそれぞれ出力される検出信号
を保持する回路である。
電圧検出回路３、１３からそれぞれ出力される検出信号
を保持する回路である。
【００２３】ゲート回路６ １６は、ラッチ回路４、１
４でそれぞれ保持された検出信号をゲート信号とし、メ
インクロック発振回路１およびサブクロック発振回路１
１でそれぞれ発振されたクロック信号の出力を制御する
ＡＮＤ回路である。
４でそれぞれ保持された検出信号をゲート信号とし、メ
インクロック発振回路１およびサブクロック発振回路１
１でそれぞれ発振されたクロック信号の出力を制御する
ＡＮＤ回路である。
【００２４】メインクロック発振回路１およびサブクロ
ック発振回路１１、ピークホールド回路２または１２、
電圧検出回路３または１３、ラッチ回路４または１４、
ゲート回路６または１６、を有してクロック発振回路に
より発振されたクロック信号を所定の基準電圧値と比較
して出力するクロック振幅選択回路として構成される。
尚、このクロック振幅選択回路は、少なくとも２回路設
けられ、所定の基準電圧値以上のクロック信号の選択幅
が拡大される。
ック発振回路１１、ピークホールド回路２または１２、
電圧検出回路３または１３、ラッチ回路４または１４、
ゲート回路６または１６、を有してクロック発振回路に
より発振されたクロック信号を所定の基準電圧値と比較
して出力するクロック振幅選択回路として構成される。
尚、このクロック振幅選択回路は、少なくとも２回路設
けられ、所定の基準電圧値以上のクロック信号の選択幅
が拡大される。
【００２５】メインクロック発振回路１およびサブクロ
ック発振回路１１は、それぞれメインクロック発振許可
フラグ２１およびサブクロック発振許可フラグ２２によ
り制御される構成となっており、このフラグにより発振
を許可する時点で、ピークホールド回路２、１２、およ
びラッチ４、１４はクリアされる。発振が開始すると、
メインクロック発振回路１およびサブクロック発振回路
１１は発振成長を始め、その振幅をピークホールド回路
２、１２によりホールドし、その電圧レベルが電圧検出
回路３、１３によって基準電圧以上になった場合に電圧
検出信号がラッチ回路４、１４に保持される構成となっ
ている。
ック発振回路１１は、それぞれメインクロック発振許可
フラグ２１およびサブクロック発振許可フラグ２２によ
り制御される構成となっており、このフラグにより発振
を許可する時点で、ピークホールド回路２、１２、およ
びラッチ４、１４はクリアされる。発振が開始すると、
メインクロック発振回路１およびサブクロック発振回路
１１は発振成長を始め、その振幅をピークホールド回路
２、１２によりホールドし、その電圧レベルが電圧検出
回路３、１３によって基準電圧以上になった場合に電圧
検出信号がラッチ回路４、１４に保持される構成となっ
ている。
【００２６】発振成長が十分でない場合、その周波数成
分には高調波成分が存在し、実際の発振よりも進相の周
波数成分が存在する。この段階で直接電圧検出回路（コ
ンパレータ）で検出すると、コンパレータの応答特性に
よっては正確なピークを検出できない可能性がある。こ
のため、ピークホールド回路を用い、一旦ピーク値をホ
ールドしておき、安定したレベルを電圧検出回路にて比
較することが必要となる。
分には高調波成分が存在し、実際の発振よりも進相の周
波数成分が存在する。この段階で直接電圧検出回路（コ
ンパレータ）で検出すると、コンパレータの応答特性に
よっては正確なピークを検出できない可能性がある。こ
のため、ピークホールド回路を用い、一旦ピーク値をホ
ールドしておき、安定したレベルを電圧検出回路にて比
較することが必要となる。
【００２７】この検出信号が保持されている状態（ラッ
チ回路４、１４がＨＩＧＨ）の時のみ、セレクタ２０に
クロックが供給される。セレクタ２０は、メイン／サブ
切り替えフラグ２３によって、ＣＰＵクロックとして供
給するクロックにメインシステムクロックを選択する
か、サブシステムクロックを選択するかを決定できる。
このセレクタ２０は、メイン／サブ切り替えフラグ２３
によりＣＰＵクロックを選択する場合であり、選択され
たクロックの振幅が十分でない場合（電圧検出信号をラ
ッチしていない状態）には、ＣＰＵクロックは切り替わ
らず、エラー信号を発生し、エラーフラグをセットす
る。
チ回路４、１４がＨＩＧＨ）の時のみ、セレクタ２０に
クロックが供給される。セレクタ２０は、メイン／サブ
切り替えフラグ２３によって、ＣＰＵクロックとして供
給するクロックにメインシステムクロックを選択する
か、サブシステムクロックを選択するかを決定できる。
このセレクタ２０は、メイン／サブ切り替えフラグ２３
によりＣＰＵクロックを選択する場合であり、選択され
たクロックの振幅が十分でない場合（電圧検出信号をラ
ッチしていない状態）には、ＣＰＵクロックは切り替わ
らず、エラー信号を発生し、エラーフラグをセットす
る。
【００２８】振幅が十分となり電圧検出信号をラッチし
た時点で、ＣＰＵクロックは自動的に切り替わり、この
時点までエラーフラグは保持されている。ＣＰＵクロッ
クが切り替わった時点で、エラーフラグは初期値に戻る
構成となっている。
た時点で、ＣＰＵクロックは自動的に切り替わり、この
時点までエラーフラグは保持されている。ＣＰＵクロッ
クが切り替わった時点で、エラーフラグは初期値に戻る
構成となっている。
【００２９】以下、本発明の実施形態における動作につ
いて説明する。まず、図２に示したタイミングチャート
に添い、図１に示したクロック発生回路の動作例につい
て説明する。発生する状態として考えられるのは、以下
の４つの状態である。
いて説明する。まず、図２に示したタイミングチャート
に添い、図１に示したクロック発生回路の動作例につい
て説明する。発生する状態として考えられるのは、以下
の４つの状態である。
【００３０】第１の状態は、メインシステムクロックが
停止している状態で、ＣＰＵとしてはサブシステムクロ
ックで動作している場合である。
停止している状態で、ＣＰＵとしてはサブシステムクロ
ックで動作している場合である。
【００３１】第２の状態では、サブシステムクロックが
停止している状態で、ＣＰＵとしてはメインシステムク
ロックで動作している場合である。
停止している状態で、ＣＰＵとしてはメインシステムク
ロックで動作している場合である。
【００３２】第３の状態は、メインシステムクロックお
よびサブシステムクロックがどちらも発振が停止してい
る状態で、外部割り込みなどの要因によってメインシス
テムクロックを発振させる場合である。
よびサブシステムクロックがどちらも発振が停止してい
る状態で、外部割り込みなどの要因によってメインシス
テムクロックを発振させる場合である。
【００３３】第４の状態は、メインシステムクロックお
よびサブシステムクロックが共に発振している状態で、
ＣＰＵクロックを切り替える場合である。
よびサブシステムクロックが共に発振している状態で、
ＣＰＵクロックを切り替える場合である。
【００３４】上述の４つの状態について、下記にその動
作例を説明する。第１の状態の場合、まず、メインクロ
ック発振許可フラグ２１によりメインクロックの発振を
開始させる（図２のＡ）。この操作を行った直後にメイ
ン／サブ切り替えフラグ２３を用いてＣＰＵクロックを
メインに切り替えようとした時（図２のＢ）、この時点
でメインクロックの振幅電圧の検出信号が発生していな
い場合エラーフラグがセットされ、このエラーフラグ
は、電圧検出信号が検出されるまで保持される（図２の
Ｃ）。このエラーフラグは、ＣＰＵクロックが切り替わ
ったかどうかを検出するためにも使用される。このエラ
ーフラグがセットされている期間は、ＣＰＵクロックが
メインに切り替わっていないため、サブクロックを停止
させることはできない。
作例を説明する。第１の状態の場合、まず、メインクロ
ック発振許可フラグ２１によりメインクロックの発振を
開始させる（図２のＡ）。この操作を行った直後にメイ
ン／サブ切り替えフラグ２３を用いてＣＰＵクロックを
メインに切り替えようとした時（図２のＢ）、この時点
でメインクロックの振幅電圧の検出信号が発生していな
い場合エラーフラグがセットされ、このエラーフラグ
は、電圧検出信号が検出されるまで保持される（図２の
Ｃ）。このエラーフラグは、ＣＰＵクロックが切り替わ
ったかどうかを検出するためにも使用される。このエラ
ーフラグがセットされている期間は、ＣＰＵクロックが
メインに切り替わっていないため、サブクロックを停止
させることはできない。
【００３５】第２の状態の場合、まず、サブクロック発
振許可フラグ２２によりサブクロックの発振を開始させ
る（図２のＡＡ）。この操作を行った直後にメイン／サ
ブ切り替えフラグ２３を用いてＣＰＵクロックをサブに
切り替えようとした時（図２のＢＢ）、この時点でサブ
クロックの振幅電圧の検出信号が発生していない場合に
エラーフラグがセットされ、このエラーフラグは電圧検
出信号が検出されるまで保持される（図２のＣＣ）。こ
のエラーフラグは、ＣＰＵクロックが切り替わったかど
うかを検出するためにも使用される。このエラーフラグ
がセットされている期間は、ＣＰＵクロックがサブに切
り替わっていないため、メインクロックを停止させるこ
とはできない。
振許可フラグ２２によりサブクロックの発振を開始させ
る（図２のＡＡ）。この操作を行った直後にメイン／サ
ブ切り替えフラグ２３を用いてＣＰＵクロックをサブに
切り替えようとした時（図２のＢＢ）、この時点でサブ
クロックの振幅電圧の検出信号が発生していない場合に
エラーフラグがセットされ、このエラーフラグは電圧検
出信号が検出されるまで保持される（図２のＣＣ）。こ
のエラーフラグは、ＣＰＵクロックが切り替わったかど
うかを検出するためにも使用される。このエラーフラグ
がセットされている期間は、ＣＰＵクロックがサブに切
り替わっていないため、メインクロックを停止させるこ
とはできない。
【００３６】第３の状態の場合、外部要因によってメイ
ンクロック発振許可フラグ２１を発振許可状態とし、メ
インクロックの発振を開始させる。この場合、メイン／
サブ切り替えフラグ２３は、ＣＰＵクロックとしてメイ
ンクロックを選択している状態となっており、発振の振
幅が十分となり電圧検出信号が検出された時点でＣＰＵ
にクロックを供給する。
ンクロック発振許可フラグ２１を発振許可状態とし、メ
インクロックの発振を開始させる。この場合、メイン／
サブ切り替えフラグ２３は、ＣＰＵクロックとしてメイ
ンクロックを選択している状態となっており、発振の振
幅が十分となり電圧検出信号が検出された時点でＣＰＵ
にクロックを供給する。
【００３７】第４の状態の場合、どちらのクロックも発
振状態にあるのだから、メイン／サブ切り替えフラグ２
３によりＣＰＵクロックを切り替えようとした場合、電
圧検出信号は既に検出されているのでエラー信号を出す
ことなくクロックは切り替わる。
振状態にあるのだから、メイン／サブ切り替えフラグ２
３によりＣＰＵクロックを切り替えようとした場合、電
圧検出信号は既に検出されているのでエラー信号を出す
ことなくクロックは切り替わる。
【００３８】このように、従来の発振子とのマッチング
評価データに基づいてソフトウェアもしくは専用のタイ
マにより発振安定時間を設定しなくてはならない。この
ため、製造上のバラツキなどの要因により、発振が安定
する前にＣＰＵクロックが切り替わり、マイコンが誤動
作する原因となることがある。しかし、本発明の実施形
態においては、発振安定時間のウェイトにソフトウェア
の介在をなくしている。また、固定値（専用のタイマに
よるウェイト）ともしない構成としたため、ＣＰＵクロ
ックを切り替えて使用する場合等に、使用する発振子と
のマッチングに依存せず、発振成長をウェイトできる。
評価データに基づいてソフトウェアもしくは専用のタイ
マにより発振安定時間を設定しなくてはならない。この
ため、製造上のバラツキなどの要因により、発振が安定
する前にＣＰＵクロックが切り替わり、マイコンが誤動
作する原因となることがある。しかし、本発明の実施形
態においては、発振安定時間のウェイトにソフトウェア
の介在をなくしている。また、固定値（専用のタイマに
よるウェイト）ともしない構成としたため、ＣＰＵクロ
ックを切り替えて使用する場合等に、使用する発振子と
のマッチングに依存せず、発振成長をウェイトできる。
【００３９】さらに、本発明の実施形態では、ＣＰＵク
ロックとして発振成長が十分でないクロックを選択しよ
うとした場合に、エラーフラグをセットする構成として
いる。このエラーフラグは、ＣＰＵクロックに切り替え
ようとしている発振の成長が十分となるまでセットされ
たままである。発振成長が十分となった時点で、ＣＰＵ
クロックは自動的に切り替わり、エラーフラグもクリア
される構成となっている。このため、ソフトウェアによ
りＣＰＵクロックを切り替える命令を実行してから、実
際にＣＰＵクロックが切り替わったかどうかを、ソフト
ウェアによりモニタすることもできる。これにより、Ｃ
ＰＵクロックの切り替わり時間による処理時間の計算も
ソフトウェア上で行うことができる。
ロックとして発振成長が十分でないクロックを選択しよ
うとした場合に、エラーフラグをセットする構成として
いる。このエラーフラグは、ＣＰＵクロックに切り替え
ようとしている発振の成長が十分となるまでセットされ
たままである。発振成長が十分となった時点で、ＣＰＵ
クロックは自動的に切り替わり、エラーフラグもクリア
される構成となっている。このため、ソフトウェアによ
りＣＰＵクロックを切り替える命令を実行してから、実
際にＣＰＵクロックが切り替わったかどうかを、ソフト
ウェアによりモニタすることもできる。これにより、Ｃ
ＰＵクロックの切り替わり時間による処理時間の計算も
ソフトウェア上で行うことができる。
【００４０】（他の実施形態）本発明の他の実施形態と
して、その基本的構成は上述の通りであるが、デュアル
クロック（ＣＰＵクロックソースが２つ）の場合だけで
なく、Ｎ個のクロックソースを用いる場合にも応用でき
る。その構成を図３に示す。図３において、Ｎ個の発振
回路にはそれぞれにピークホールド回路／電圧検出回路
が設けられており、個々の発振回路を制御するフラグが
ある。ＣＰＵクロックソースをいずれかのクロックに切
り替える場合にも、切り替えようとする発振回路の電圧
検出信号を用いて、不安定なクロックへの切り替えを防
止することができる。本構成において、ＣＰＵクロック
ソースとしてＮ＝１（単一ソース）の場合も有効であ
る。
して、その基本的構成は上述の通りであるが、デュアル
クロック（ＣＰＵクロックソースが２つ）の場合だけで
なく、Ｎ個のクロックソースを用いる場合にも応用でき
る。その構成を図３に示す。図３において、Ｎ個の発振
回路にはそれぞれにピークホールド回路／電圧検出回路
が設けられており、個々の発振回路を制御するフラグが
ある。ＣＰＵクロックソースをいずれかのクロックに切
り替える場合にも、切り替えようとする発振回路の電圧
検出信号を用いて、不安定なクロックへの切り替えを防
止することができる。本構成において、ＣＰＵクロック
ソースとしてＮ＝１（単一ソース）の場合も有効であ
る。
【００４１】図４は、本発明の実施形態の変化例による
発振回路の構成を示す。図４に示すように、発振回路に
ピークホールド回路および電圧検出回路を設けている。
従来の構成では、一度発振を停止し、再度発振を開始さ
せる場合、発振安定時間については、発振子とのマッチ
ングデータに基づいてソフトウェアもしくは専用のタイ
マによる時間管理を行う必要がある。このことにより、
発振の成長をハードウェアで検出できるため、発振子と
のマッチングに依存する発振安定時間のウェイトを自動
的に生成することができる。従って、発振安定時間のウ
ェイトにソフトウェアの介在が不要となる効果が得られ
る。このため、本発明のような専用タイマやソフトウェ
アによる固定ウェイト時間を持たずに、ハードウェアに
よる発振成長の検出をする構成にすることにより、発振
成長が不十分なことによるマイコンの誤動作を防止する
ことができる。
発振回路の構成を示す。図４に示すように、発振回路に
ピークホールド回路および電圧検出回路を設けている。
従来の構成では、一度発振を停止し、再度発振を開始さ
せる場合、発振安定時間については、発振子とのマッチ
ングデータに基づいてソフトウェアもしくは専用のタイ
マによる時間管理を行う必要がある。このことにより、
発振の成長をハードウェアで検出できるため、発振子と
のマッチングに依存する発振安定時間のウェイトを自動
的に生成することができる。従って、発振安定時間のウ
ェイトにソフトウェアの介在が不要となる効果が得られ
る。このため、本発明のような専用タイマやソフトウェ
アによる固定ウェイト時間を持たずに、ハードウェアに
よる発振成長の検出をする構成にすることにより、発振
成長が不十分なことによるマイコンの誤動作を防止する
ことができる。
【００４２】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【００４３】
【発明の効果】以上の説明より明かなように、本発明の
マイクロコンピュータ駆動クロック信号の発振レベル検
出回路によれば、所定の発振許可フラグにより発振動作
が制御されて発振されたクロック信号のピーク振幅値を
ホールド値としてホールドし、このホールド値を所定の
基準電圧値と比較し、基準電圧値以上において検出信号
を出力する。さらに、基準電圧値以上の検出信号を保持
し、保持された検出信号をゲート信号とし発振されたク
ロック信号の出力を制御する。従って、この制御によ
り、所定の基準電圧値以上のクロック信号が選択出力さ
れる。
マイクロコンピュータ駆動クロック信号の発振レベル検
出回路によれば、所定の発振許可フラグにより発振動作
が制御されて発振されたクロック信号のピーク振幅値を
ホールド値としてホールドし、このホールド値を所定の
基準電圧値と比較し、基準電圧値以上において検出信号
を出力する。さらに、基準電圧値以上の検出信号を保持
し、保持された検出信号をゲート信号とし発振されたク
ロック信号の出力を制御する。従って、この制御によ
り、所定の基準電圧値以上のクロック信号が選択出力さ
れる。
【００４４】また、本発明のマイクロコンピュータ駆動
クロック信号の発振レベル検出回路によれば、クロック
振幅選択を少なくとも２回路で構成することにより、所
定の基準電圧値以上のクロック信号の選択幅が拡大され
る。
クロック信号の発振レベル検出回路によれば、クロック
振幅選択を少なくとも２回路で構成することにより、所
定の基準電圧値以上のクロック信号の選択幅が拡大され
る。
【図１】本発明のマイクロコンピュータ駆動クロック信
号の発振レベル検出回路の実施形態を示す回路ブロック
構成図である。
号の発振レベル検出回路の実施形態を示す回路ブロック
構成図である。
【図２】本発明の実施形態であるマイクロコンピュータ
駆動クロック信号の発振レベル検出回路のタイミングチ
ャートである。
駆動クロック信号の発振レベル検出回路のタイミングチ
ャートである。
【図３】図１の応用例を示す回路図であり、Ｎ個のクロ
ックソースを用いた場合を示している。
ックソースを用いた場合を示している。
【図４】図１の変化例の要点を示した回路ブロック図で
ある。
ある。
１ メインクロック発振回路 ２、１２ ピークホールド回路 ３、１３ 電圧検出回路 ４、１４ ラッチ回路 ６、１６ ゲート回路 １１ サブクロック発振回路 ２０ セレクタ ２１ メインクロック発振許可フラグ ２２ サブクロック発振許可フラグ ２３ メイン／サブ切り替えフラグ
フロントページの続き (56)参考文献 特開 平７−56649（ＪＰ，Ａ) 特開 平６−51860（ＪＰ，Ａ) 特開 平４−291809（ＪＰ，Ａ) 特開 平４−160906（ＪＰ，Ａ) 特開 平４−105108（ＪＰ，Ａ) 特開 昭63−274873（ＪＰ，Ａ) 実開 昭63−83827（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/04 - 1/08 G06F 15/78 H03B 1/00 H03B 5/06 H03B 5/32 H03L 7/00
Claims (6)
- 【請求項１】 所定の発振許可フラグにより発振動作が
制御されるクロック発振回路と、 該クロック発振回路により発振されたクロック信号のピ
ーク振幅値をホールド値としてホールドするピークホー
ルド回路と、 前記ホールド値と所定の基準電圧値とを比較し、該基準
電圧値以上において検出信号を出力する電圧検出回路
と、 前記基準電圧値以上の検出信号を保持するラッチ回路
と、 該ラッチ回路で保持された前記検出信号をゲート信号と
して前記クロック発振回路で発振されたクロック信号の
出力を制御するゲート回路とを有し、 前記クロック発振回路により発振された前記クロック信
号を前記所定の基準電圧値と比較して出力するクロック
振幅選択回路として構成され、 前記所定の基準電圧値以上のクロック信号を選択可能と
したことを特徴とするマイクロコンピュータ駆動クロッ
ク信号の発振レベル検出回路。 - 【請求項２】 前記クロック振幅選択回路は、少なくと
も２回路設けられ、前記所定の基準電圧値以上のクロッ
ク信号の選択幅が拡大されたことを特徴とする請求項１
記載のマイクロコンピュータ駆動クロック信号の発振レ
ベル検出回路。 - 【請求項３】 前記クロック発振回路は、前記所定の発
振許可フラグにより発振動作が制御されることを特徴と
する請求項１または２記載のマイクロコンピュータ駆動
クロック信号の発振レベル検出回路。 - 【請求項４】 前記ピークホールド回路およびラッチ回
路は、前記所定の発振許可フラグによりホールドがクリ
アされることを特徴とする請求項３記載のマイクロコン
ピュータ駆動クロック信号の発振レベル検出回路。 - 【請求項５】 前記マイクロコンピュータ駆動クロック
信号の発振レベル検出回路は、前記少なくとも２回路の
クロック振幅選択回路から出力されるクロック信号を選
択するためのセレクタを有することを特徴とする請求項
２から４のいずれか１項に記載のマイクロコンピュータ
駆動クロック信号の発振レベル検出回路。 - 【請求項６】 前記セレクタは、前記少なくとも２回路
のクロック振幅選択回路のいずれからも前記所定の基準
電圧値以上のクロック信号の出力が無い場合には、エラ
ー信号を出力することを特徴とする請求項５記載のマイ
クロコンピュータ駆動クロック信号の発振レベル検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10211074A JP3107052B2 (ja) | 1998-07-27 | 1998-07-27 | マイクロコンピュータ駆動クロック信号の発振レベル検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10211074A JP3107052B2 (ja) | 1998-07-27 | 1998-07-27 | マイクロコンピュータ駆動クロック信号の発振レベル検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000047750A JP2000047750A (ja) | 2000-02-18 |
| JP3107052B2 true JP3107052B2 (ja) | 2000-11-06 |
Family
ID=16599983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10211074A Expired - Fee Related JP3107052B2 (ja) | 1998-07-27 | 1998-07-27 | マイクロコンピュータ駆動クロック信号の発振レベル検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107052B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102540528B1 (ko) | 2020-03-05 | 2023-06-07 | 소여 프로덕츠, 인코퍼레이티드 | 필터 부착물 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100420116B1 (ko) * | 2000-08-31 | 2004-03-02 | 삼성전자주식회사 | 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법 |
-
1998
- 1998-07-27 JP JP10211074A patent/JP3107052B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102540528B1 (ko) | 2020-03-05 | 2023-06-07 | 소여 프로덕츠, 인코퍼레이티드 | 필터 부착물 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000047750A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6654898B1 (en) | Stable clock generation internal to a functional integrated circuit chip | |
| JPH0311689B2 (ja) | ||
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| US6956416B2 (en) | Powerup control of PLL | |
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| JP3107052B2 (ja) | マイクロコンピュータ駆動クロック信号の発振レベル検出回路 | |
| JP3291569B2 (ja) | マイクロコンピュータ | |
| JPH11308102A (ja) | 位相同期回路 | |
| JP2776772B2 (ja) | 発振制御回路 | |
| JPH04348410A (ja) | マイクロコンピュータ | |
| JPH10143272A (ja) | 発振回路 | |
| US6606713B1 (en) | Microcomputer including circuitry for detecting an unauthorized stoppage of the system clock signal | |
| JP2000137699A (ja) | マイクロコンピュータ | |
| JP2002063150A (ja) | マイクロコンピュータ | |
| JPS6148726B2 (ja) | ||
| JP2716386B2 (ja) | クロック出力回路 | |
| JPH0724006B2 (ja) | デ−タ処理装置 | |
| JPH05189272A (ja) | コントローラ | |
| US7152177B2 (en) | Microcomputer and computer system | |
| JPH09198280A (ja) | システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム | |
| KR20020046482A (ko) | 차지 펌프형 아날로그 위상고정루프 | |
| JPS6333806B2 (ja) | ||
| JPH06150029A (ja) | リセット制御装置 | |
| JP2001042967A (ja) | マイクロコンピュータ | |
| JPS5858628A (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
| LAPS | Cancellation because of no payment of annual fees |