JPH11308102A - 位相同期回路 - Google Patents

位相同期回路

Info

Publication number
JPH11308102A
JPH11308102A JP10109199A JP10919998A JPH11308102A JP H11308102 A JPH11308102 A JP H11308102A JP 10109199 A JP10109199 A JP 10109199A JP 10919998 A JP10919998 A JP 10919998A JP H11308102 A JPH11308102 A JP H11308102A
Authority
JP
Japan
Prior art keywords
voltage
accuracy
phase
output
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10109199A
Other languages
English (en)
Inventor
Tatsuo Aramizu
辰夫 荒水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10109199A priority Critical patent/JPH11308102A/ja
Publication of JPH11308102A publication Critical patent/JPH11308102A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 電圧制御発振器の出力に基づいて基準クロッ
クの有無及び精度を監視して、位相同期回路の同期発振
動作と自走発振動作との切替制御を行う。一つの発振器
により自走、同期発振、再同期発振、基準クロックの精
度の監視を行う。 【解決手段】 起動時は電圧制御発振器10を基準電圧
生成部14の出力により自走発振状態とし、精度監視部
18は発振出力の周波数、位相等に基づいて基準クロッ
クの周波数、位相等の精度を監視する。基準クロックの
所定以上の精度が検出できた場合に、選択器15により
電圧制御発振器10を自走発振から同期発振へ切り替え
る。同期発振動作の悪化は電圧監視部16により行い、
選択器により同期発振から自走発振へ切り替える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、外部基準クロック
の精度が高い場合に同期発振動作を行う位相同期回路に
関し、また、1つの発振器を用いて自走、外部同期及び
再同期を可能とする位相同期回路に関する。
【0002】
【従来の技術】従来の位相同期回路(PLL)は、各種
機器のシステムクロックを生成するために利用されてい
る。このような位相同期回路としては、外部から基準ク
ロックが入力された場合に、電圧制御発振器が該基準ク
ロックで同期発振を行い、また、基準クロックが入力さ
れない場合には自走発振動作を行って、システムクロッ
クを常に出力するように構成されている。
【0003】図3は、従来の位相同期回路の一例を示す
図である。同図の位相同期回路は、第1の電圧制御発振
器31を備える第1の位相同期回路と、自走発振器35
と、これらの出力を切り替え出力する選択器36と、選
択器36の切り替え時に出力される信号の大きな位相差
を吸収する第2の電圧制御発振器38を備える第2の位
相同期回路と、外部からの基準クロックの有無を検出し
前記選択器36を制御するクロック断検出部37とを有
している。
【0004】第1の位相同期回路は、電圧制御発振器3
1の出力を分周器32で分周し、分周出力と入力基準ク
ロックとを位相比較器33で位相を比較し、位相誤差信
号をフィルタ34から出力して電圧制御発振器31の発
振位相を帰還制御するように構成している。同様に第2
の位相同期回路は、分周器39と位相比較器40とフィ
ルタ41とで電圧制御発振器38の発振位相を帰還制御
するように構成している。
【0005】同図の位相同期回路は、基準クロックが正
常に入力されている状態では電圧制御発振器31は該基
準クロックに同期発振動作を行う。このとき選択器36
は電圧制御発振器31の出力を第2の位相同期回路に出
力し、電圧制御発振器36は電圧制御発振器31の出力
により同期発振動作を行う。また、基準クロックが断状
態になるとクロック断検出部37がこれを検出し選択器
36を切り替え、自走発振器35の出力を第2の位相同
期回路に供給する。この状態では電圧制御発振器38は
自走発振器35の出力により同期発振動作を行う。選択
器36の出力の切り替え時の位相差は第2の位相同期回
路により吸収され、基準クロックが断状態になってもシ
ステムクロックを正常に出力する。
【0006】このように従来の位相同期回路は、外部ク
ロック同期確立用の同期発振器(PLO)及び自走発振
器と、前記2者の切り替えによる位相差吸収用のPLO
とが使用されている。
【0007】
【発明が解決しようとする課題】従来の位相同期回路
は、基本的には基準クロック入力がある場合は該基準ク
ロックを利用して同期発振し、基準クロック入力がない
場合は自走発振器を利用してシステムクロックを発振す
るように構成するものであり、このため外部からの基準
クロックの監視は、もっぱら基準クロックの有無を検出
するクロック断検出により行うように構成している。
【0008】しかし、適用されるシステムが要求するシ
ステムクロックの品質上、入力される基準クロックの周
波数、位相、振幅等の品質に関する精度によっては、常
にこれに同期発振して動作するのは問題があることがあ
る。また、自走発振器から電圧制御発振器側に切り替え
た際の同期確立特性等がよくないこともある。更に、切
り替え時の大きな位相差を吸収するために第2の位相同
期回路等、回路の追加が必要となる。
【0009】また、従来の位相同期回路では、回路構成
からみても第1及び第2の位相同期回路用の電圧制御発
振器に加え自走発振器を必要とするものであり、都合、
3つの発振器と2つの位相同期回路を必要とするもので
あった。
【0010】(発明の目的)本発明の目的は、簡単な構
成で適用されるシステムに最適な同期発振及び自走発振
が切り替えにより実行される位相同期回路を提供するこ
とにある。
【0011】本発明の他の目的は、電圧制御発振器の出
力に基づいて基準クロックの有無及び精度を監視して位
相同期回路を同期発振動作と自走発振動作との切り替え
制御を行うようにした位相同期回路を提供することにあ
る。
【0012】
【課題を解決するための手段】本発明の位相同期回路
は、電圧制御発振器と、前記電圧制御発振器の出力又は
その分周出力と外部基準クロックとの位相差信号又は基
準電圧の何れかを前記電圧制御発振器に供給する制御回
路を有する位相同期回路において、前記制御回路は、基
準クロックの精度を検出する精度監視部と、前記精度監
視部で検出された基準クロックの精度がシステムに許さ
れる精度以上の場合に前記位相差信号を前記電圧制御発
振器に供給するように切り替える制御部とを有する。
【0013】また、前記制御回路は、前記位相差信号の
信号レベルを監視する電圧監視部を有し、前記制御部
は、前記電圧監視部で検出された前記信号レベルが所定
の上限及び下限の範囲以上の場合に前記基準電圧を前記
電圧制御発振器に供給するように切り替えることを特徴
とし、前記精度監視部は、前記電圧制御発振器の出力を
基準として基準クロックの精度を監視することを特徴と
する。
【0014】前記精度監視部は、複数の監視精度レベル
を有し、監視レベルを選択可能であり、また、前記電圧
監視部は、複数の上限及び下限の監視信号レベルを有
し、前記監視信号レベルを選択可能であることを特徴と
する。
【0015】より具体的には、電圧制御発振器と、前記
電圧制御発振器の出力を分周する分周器と、前記分周器
出力と外部基準クロックとを入力する位相比較器と、基
準電圧生成部と、前記位相比較器又は前記基準電圧生成
部の何れかの出力を前記電圧制御発振器に切り替え出力
する選択器と、前記位相比較器の出力の電圧を監視する
電圧監視部と、前記電圧制御発振器の出力により前記基
準クロックの精度を監視する精度監視部と、位相比較器
の出力が所定の上限及び下限の範囲外の場合に基準電圧
生成部の出力を、前記基準クロックが所定レベル以上の
精度を有する場合に前記位相比較器の出力をそれぞれ前
記電圧制御発振器に供給するように前記選択器を制御す
る制御部とを有する。
【0016】本発明の位相同期回路の制御方法は、クロ
ック断の監視による制御だけではなく、外部クロックの
精度の監視による切り替え制御を行うことにある。ま
た、監視する精度には複数の検出レベルを持たせること
ができ、回路外の条件が変っても回路変更無しに対応で
きるような設定を可能にする。
【0017】(作用)自走発振状態における電圧制御発
振器の出力周波数又は位相に基づいて基準クロックの有
無及び周波数又は位相等の精度を監視し、所定以上の精
度が検出できた場合に電圧制御発振器を自走発振から同
期発振へ切り替える。同期発振用の電圧制御発振器を基
準クロックの精度の監視にも利用する。基準クロックが
入力されてもこれに直ちに位相同期させてシステムクロ
ックを出力するようにするのではなく、位相同期回路を
適用するシステムに応じた位相同期を行う制御を可能と
する。
【0018】また、外部クロック同期、外部クロックの
精度の監視、外部クロック精度悪化に伴う自走発振動作
の切り替え、外部クロック精度復旧時の再同期発振を一
つの電圧制御発振器を用いるだけで行う。
【0019】
【発明の実施の形態】本発明の位相同期回路の一実施の
形態を図面を参照して説明する。
【0020】図1は、本実施の形態の構成を示すブロッ
ク図である。本実施の形態は、電圧制御発振器10と、
その出力を分周する分周器11と、外部から入力される
同期用の基準クロックと分周器11の出力との位相を比
較する位相比較器12と、位相比較器12の出力の高周
波成分を除去し位相誤差信号を出力するフィルタ13
と、フィルタ13の出力を電圧制御発振器10に供給す
る選択器15とからなる位相同期回路の基本構成を有
し、更に、選択器15の入力部に接続された、電圧制御
発振器10を自走発振させる場合の基準電圧を与える基
準電圧生成部14と、選択器15を制御する制御部17
と、フィルタ13の出力の電圧値を監視する電圧監視部
16と、電圧制御発振器10の出力により基準クロック
の精度を監視する精度監視部18とを有する。そして、
電圧監視部16及び精度監視部18は、制御部17に対
し、それぞれ位相同期動作の異常時に自走発振動作に切
り替える指示及び自走発振状態で正常基準クロックを受
信時に位相同期動作に切り替える指示を出力する。制御
部17は、電圧監視部16及び精度監視部18の出力に
より選択器15の切り替えを行い、電圧制御発振器10
を同期発振又は自走発振の何れかに切り替え制御を行
う。
【0021】次に、図1に示す位相同期回路の各部の機
能ないし動作を説明する。
【0022】基準電圧生成部14は、電圧制御発振器1
0を自走発振させるための発振周波数を決定する制御電
圧を生成出力する。自走発振周波数を安定に発振させる
ために、安定化電圧源を使用し、電源電圧を分圧し又は
ツェナーダイオードを用いて安定した基準電圧を出力す
るように構成することができる。
【0023】選択器15は、フィルタ13の出力の位相
誤差信号又は基準電圧生成部14の出力の基準電圧の何
れかを電圧制御発振器10の周波数決定入力部に供給し
て、電圧制御発振器10を同期発振動作又は自走発振動
作を行わせるように切り替える切換回路で構成される。
【0024】電圧監視部16は、同期発振状態で外部か
ら入力される基準クロックの精度、つまり、基準クロッ
クの悪化の程度を監視するブロックである。フィルタ1
3の出力の位相誤差信号を入力しその信号レベルを監視
することで同期発振状態を監視する。電圧制御発振器1
0が基準クロックによる位相同期動作を行っている場合
には、位相誤差信号の信号レベルは、位相比較器の位相
比較特性によって決定される所定範囲内にあり、位相同
期動作からはずれると前記範囲からはずれることから、
位相誤差信号の信号レベルに対し前記範囲の上限電圧と
下限電圧の少なくとも2つの信号レベルを監視する。
【0025】電圧監視部16には、複数の上限電圧と複
数の下限電圧の監視を行うように1又は複数の電圧検出
回路を使用することができる。閾値を有する電圧比較器
を使用することができ、ウインドウ型コンパレータのよ
うに一つの電圧検出回路で上限及び下限の電圧比較回路
を利用することが可能である。位相同期回路を構成する
位相比較器が供給する位相誤差信号が、この上限又は下
限電圧を超えた場合は、外部クロックの精度悪化が発生
したと見做し、制御部にその旨を通知する。複数の上限
電圧及び下限電圧の選択は、位相同期回路が適用される
システムに応じて切り替えて使用される。電圧監視部1
6の前記電圧には温度補償を施すことで位相同期回路の
温度特性に対する最適な電圧監視を可能とする。検出基
準の設定は、インターフェースを介して中央処理装置
(CPU)のレジスタ設定又は基板上等の外部切替ピン
(ジャンパーピン等)による設定で変更するように構成
できる。
【0026】精度監視部18は、電圧制御発振器の自走
発振状態で電圧制御発振器の出力を基準に、基準クロッ
クの精度の監視、つまり、基準クロックの悪化の程度の
監視を行い、システムに許される精度を基準クロックが
有しているかどうかの検出を行う。この検出基準は、位
相同期回路が適用されるシステムに応じて切り替えて使
用される。検出基準の設定は、インターフェースを介し
て中央処理装置(CPU)のレジスタ設定又は基板上等
の外部切替ピン(ジャンパピン等)による設定で変更す
るように構成できる。
【0027】監視手法としては、基準クロックが予め決
められた仕様等に基づく位相同期動作に必要な精度を満
たしているか否かの検出基準として、電圧制御発振器1
0の自走発振動作の状態において、例えば、その発振出
力を基準として基準クロックの周波数、位相等が所定の
範囲に入っているか否かを判定する。具体的には、電圧
制御発振器10の出力周期、出力ハイ又はローレベル期
間の基準クロック数を計数することにより前記精度を判
定することが可能である。
【0028】精度監視部18は、検出段階を、複数もた
せることができ、外部クロックの状態(精度)を細かく
検出することができ、かつ、特性の違うシステムに対し
て同じ回路で対応できるようにするため、複数回路を搭
載したり、ハードウエアを入れ替えたり切り替える必要
がなくなりシステムの原価をさげることができる。
【0029】制御部17は、位相同期回路の電圧制御発
振器の自走発振動作又は同期発振動作の切替制御を行
う。本実施の形態では、適用されるシステム側の中央処
理装置(CPU)とインタフェースを持たせており、C
PUにより制御を行うように構成しているが、全てをハ
ードウエアによる自律制御を行うように構成することも
可能である。制御部17は、同期発振状態において位相
誤差信号が所定範囲外となり同期発振動作が異常状態に
なったことを電圧監視部16から通知されると、選択器
15を切り替えて電圧制御発振器10の周波数決定入力
部にフィルタ13からの位相誤差信号に代えて基準電圧
生成部14からの安定した基準電圧を供給する。また、
自走発振状態において基準クロックが所定の精度を満た
していることを精度監視部18から通知されると、選択
器15を切り替えて電圧制御発振器10の周波数決定入
力部に基準電圧生成部14からの基準電圧に代えてフィ
ルタ13からの位相誤差信号を供給する。
【0030】次に、本実施の形態の位相同期回路の動作
を説明する。
【0031】パワーオン/リセット時などのシステムの
立ち上がり時には、例えば、選択器は基準電圧生成部の
出力を電圧制御発振器に供給するように設定される。自
走発振が開始すると、精度監視部18により電圧制御発
振器からのクロックを基準とした基準クロックの精度の
監視が行われる。精度の監視結果がよければ、中央処理
装置(CPU)からの制御、または、ハードウエア自律
で、選択器を切り替え、基準クロックによる同期発振動
作が行われる。同期発振動作中の基準クロックの監視
は、電圧監視部16で行われ、電圧監視部で精度の悪化
を検出された場合は、制御部17に精度の悪化が通知さ
れる。精度の悪化を通知された制御部17では、CPU
からの制御、または、ハードウエア自律で、選択器を切
り替え、基準電圧生成部14から供給された電圧による
周波数により自走発振が行われる。
【0032】以降の自走発振から同期発振へ又は同期発
振から自走発振への切り替え動作も同様に行われる。
【0033】本実施の形態の具体的な動作例として高い
精度の基準クロックによる同期発振動作状態において、
基準クロックの精度が一時的に低下した場合の動作につ
いて詳細に説明する。
【0034】外部からの基準クロックが本位相同期回路
が適用されるシステムに許される高い精度を保ち、選択
器15がフィルタ13の出力を電圧制御発振器10に印
加するように切り替わっており、位相同期回路は同期発
振動作を行っている状態において、基準クロックの大幅
な変化、例えば、基準クロックの周波数、位相の変化又
はレベルの低下状態となると、位相比較器22の出力は
規定の上限又は下限の範囲を逸脱する。この状態は電圧
監視部16で検出され、電圧監視部16は制御部17に
同期発振の異常又は位相同期がはずれとみなして通知
し、制御部17は選択器15を切り替え、基準電圧生成
部14の出力により電圧制御発振器10は自走発振動作
に切り替わる。
【0035】一方、精度監視部18は、電圧制御発振器
10の出力を基準として基準クロックの状態を監視し、
基準クロックの周波数、位相又は振幅等が規定の範囲に
あるか否かを判断する。そして、基準クロックが正規の
範囲の精度、例えば、基準クロックの周波数等が所定の
範囲内に回復してくると、制御部17に基準クロックが
所定精度であることを通知し、制御部17は、選択器1
5を切り替えフィルタ13の出力を電圧制御発振器10
に印加するように制御し、正常な同期発振動作に移行す
る。
【0036】以上のように、本発明の位相同期回路は同
期発振動作状態からの同期発振の異常時の自走発振への
切換は、位相誤差信号を監視することにより行い、自走
発振状態からの同期発振への切換は、基準クロックの精
度の監視により行うように構成している。
【0037】図2は、本発明の位相同期回路の他の実施
の形態を示すブロック図である。
【0038】本発明における精度監視部及び制御部は、
電圧制御発振器10が自走発振状態での発振出力を基準
に基準クロックの精度を監視することから、特に、電圧
制御発振器10の発振周波数が安定していることが重要
である。本実施の形態においては、電圧制御発振器10
の発振周波数を決定する基準電圧生成部の温度補償を行
うように構成したものである。
【0039】電圧制御発振器10の温度変動を補償する
ために、感温デバイスを有する温度監視部21を設け
る。制御部27は、前記温度監視部29から温度情報を
入力し、電圧制御発振器10の温度−周波数特性に基づ
いて温度補償データを基準電圧生成部24に出力して温
度補償を行う。具体的には、温度をデジタル値にした値
を、制御部で取得し、その値を元に温度補償をしたデジ
タル値に換算した上で、D/A変換器に入力することで
温度補償を実現するように構成することができる。ま
た、このような温度補償は、基準電圧生成部21に感温
デバイスを直接設けることで実現することができる。
【0040】なお、以上説明した実施の形態において、
電圧監視部及び精度監視部においては、複数のレベルの
監視ができるようにし、システムの要求に応じて選択的
に使用することに加えて、監視結果によりシステム側等
の警報表示を行うように構成することができる。複数電
圧の監視結果による警報には段階を持たせるようにする
ことができる。このために、電圧監視部又は精度監視部
にもシステムに対して通知する簡易な通知線によるイン
タフェースを設けることができる。
【0041】
【発明の効果】本発明の位相同期回路によれば、電圧制
御発振器の自走発振から同期発振への切り替えを、外部
からの基準クロックを監視してその精度が良好な状態の
ときに行うように構成しているので、従来のクロック断
の監視だけによる制御と比較して、監視レベルによる切
り替えの条件を適宜設定、調整でき、基準クロックへの
同期確立に最適な状況において行うことが可能となる。
【0042】また、このように監視レベルに自由度を持
たせることにより、回路外部の条件の変化に対して、回
路変更を行うことなく対応することが可能となる。つま
り、位相同期回路自体は一つのハードウエアとしても特
性の違うシステムに対応可能となり、外部条件の変更時
に対応することができるように回路変更、複数回路の搭
載及び回路の切り替えや入れ替えを行うことが不要とな
る。これはシステム全体のコストを下げる意味で効果的
である。
【0043】更に、本発明は、コスト的に大きい電圧制
御発振器を1つだけ用いることにより、外部からの基準
クロックへの同期と、基準クロックの精度の悪化に伴う
自走動作と、基準クロック精度の復旧による再同期とを
実現し、加えて外部クロックの精度を監視するためにも
前記電圧制御発振器を利用でるように構成するものであ
るため、システム末端の装置や小型装置のシステムクロ
ック源として適用することによりコストの低減が可能で
ある。
【0044】また、本発明では、自走発振/同期発振の
切り替え制御を、ハードウエアでの自律制御、ソフトウ
エア制御、あるいは両者を混合した制御など、外部から
の基準クロックの特性とコスト等の見合いで変更するこ
とが可能である。
【0045】
【図面の簡単な説明】
【図1】本発明の位相同期回路の一実施の形態を示すブ
ロック図である。
【図2】本発明の位相同期回路の他の実施の形態を示す
ブロック図である。
【図3】従来の位相同期回路のブロックを示す図であ
る。
【符号の説明】
10、31、38 電圧制御発振器 11、32、39 分周器 12、33、40 位相比較器 13、34、41 フィルタ 14、24 基準電圧生成部 15、36 選択器 16 電圧監視部 17、27 制御部 18、28 精度監視部 21 温度監視部 35 発振器 37 クロック断検出部

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 電圧制御発振器と、前記電圧制御発振器
    の出力又はその分周出力と外部基準クロックとの位相差
    信号又は基準電圧の何れかを前記電圧制御発振器に供給
    する制御回路を有する位相同期回路において、 前記制御回路は、基準クロックの精度を検出する精度監
    視部と、前記精度監視部で検出された基準クロックの精
    度がシステムに許される精度以上の場合に前記位相差信
    号を前記電圧制御発振器に供給するように切り替える制
    御部とを有することを特徴とする位相同期回路。
  2. 【請求項2】 前記制御回路は、前記位相差信号の信号
    レベルを監視する電圧監視部を有し、前記制御部は、前
    記電圧監視部で検出された前記信号レベルが所定の上限
    及び下限の範囲以上の場合に前記基準電圧を前記電圧制
    御発振器に供給するように切り替えることを特徴とする
    請求項1記載の位相同期回路。
  3. 【請求項3】 前記精度監視部は、前記電圧制御発振器
    の出力を基準として基準クロックの精度を監視すること
    を特徴とする請求項1又は2記載の位相同期回路。
  4. 【請求項4】 前記精度監視部は、複数の監視精度レベ
    ルを有し、監視レベルを選択可能であることを特徴とす
    る請求項1、2又は3記載の位相同期回路。
  5. 【請求項5】 前記電圧監視部は、複数の上限及び下限
    の監視信号レベルを有し、前記監視信号レベルを選択可
    能であることを特徴とする請求項1、2又は3記載の位
    相同期回路。
  6. 【請求項6】 電圧制御発振器と、前記電圧制御発振器
    の出力を分周する分周器と、前記分周器出力と外部基準
    クロックとを入力する位相比較器と、基準電圧生成部
    と、前記位相比較器又は前記基準電圧生成部の何れかの
    出力を前記電圧制御発振器に切り替え出力する選択器
    と、前記位相比較器の出力の電圧を監視する電圧監視部
    と、前記電圧制御発振器の出力により前記基準クロック
    の精度を監視する精度監視部と、位相比較器の出力が所
    定の上限及び下限の範囲外の場合に基準電圧生成部の出
    力を、前記基準クロックが所定レベル以上の精度を有す
    る場合に前記位相比較器の出力をそれぞれ前記電圧制御
    発振器に供給するように前記選択器を制御する制御部と
    を有することを特徴とする位相同期回路。
  7. 【請求項7】 前記基準電圧生成部又は前記電圧監視部
    は温度補償手段を有することを特徴とする請求項6記載
    の位相同期回路。
JP10109199A 1998-04-20 1998-04-20 位相同期回路 Pending JPH11308102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10109199A JPH11308102A (ja) 1998-04-20 1998-04-20 位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10109199A JPH11308102A (ja) 1998-04-20 1998-04-20 位相同期回路

Publications (1)

Publication Number Publication Date
JPH11308102A true JPH11308102A (ja) 1999-11-05

Family

ID=14504135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10109199A Pending JPH11308102A (ja) 1998-04-20 1998-04-20 位相同期回路

Country Status (1)

Country Link
JP (1) JPH11308102A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065502A (ja) * 2007-09-07 2009-03-26 Seiko Epson Corp 高速シリアルインターフェース回路及び電子機器
JP2010021779A (ja) * 2008-07-10 2010-01-28 Furuno Electric Co Ltd 基準信号発生装置
JP2010068065A (ja) * 2008-09-09 2010-03-25 Furuno Electric Co Ltd 基準信号発生装置
US7701268B2 (en) 2006-02-20 2010-04-20 Nec Corporation Clock generation circuit
JP2010200051A (ja) * 2009-02-25 2010-09-09 Furuno Electric Co Ltd 基準周波数発生器
JP2010213226A (ja) * 2009-03-12 2010-09-24 Fujitsu Ltd デジタルpll回路
JP2011124975A (ja) * 2009-11-16 2011-06-23 Canon Inc 信号処理装置
JP2011171784A (ja) * 2010-02-16 2011-09-01 Nippon Dempa Kogyo Co Ltd Pll回路
JP2011188305A (ja) * 2010-03-09 2011-09-22 Nippon Dempa Kogyo Co Ltd Pll装置
JP2013546228A (ja) * 2010-10-05 2013-12-26 クゥアルコム・インコーポレイテッド 広帯域温度補償共振器および広帯域vco
WO2017002437A1 (ja) * 2015-06-30 2017-01-05 オリンパス株式会社 処理装置および処理システム
US11984851B2 (en) 2021-12-03 2024-05-14 Asahi Kasei Microdevices Corporation Oscillator circuit, oscillation method, and method for adjusting oscillator circuit

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701268B2 (en) 2006-02-20 2010-04-20 Nec Corporation Clock generation circuit
JP2009065502A (ja) * 2007-09-07 2009-03-26 Seiko Epson Corp 高速シリアルインターフェース回路及び電子機器
JP2010021779A (ja) * 2008-07-10 2010-01-28 Furuno Electric Co Ltd 基準信号発生装置
JP2010068065A (ja) * 2008-09-09 2010-03-25 Furuno Electric Co Ltd 基準信号発生装置
JP2010200051A (ja) * 2009-02-25 2010-09-09 Furuno Electric Co Ltd 基準周波数発生器
US8488062B2 (en) 2009-03-12 2013-07-16 Fujitsu Limited Analog-digital converting apparatus and clock signal output apparatus
JP2010213226A (ja) * 2009-03-12 2010-09-24 Fujitsu Ltd デジタルpll回路
JP2011124975A (ja) * 2009-11-16 2011-06-23 Canon Inc 信号処理装置
JP2011171784A (ja) * 2010-02-16 2011-09-01 Nippon Dempa Kogyo Co Ltd Pll回路
JP2011188305A (ja) * 2010-03-09 2011-09-22 Nippon Dempa Kogyo Co Ltd Pll装置
JP2013546228A (ja) * 2010-10-05 2013-12-26 クゥアルコム・インコーポレイテッド 広帯域温度補償共振器および広帯域vco
WO2017002437A1 (ja) * 2015-06-30 2017-01-05 オリンパス株式会社 処理装置および処理システム
US9960775B2 (en) 2015-06-30 2018-05-01 Olympus Corporation Processing apparatus and processing system
US11984851B2 (en) 2021-12-03 2024-05-14 Asahi Kasei Microdevices Corporation Oscillator circuit, oscillation method, and method for adjusting oscillator circuit

Similar Documents

Publication Publication Date Title
JP4633706B2 (ja) 電子回路及び電子回路を動作するための方法
US6194969B1 (en) System and method for providing master and slave phase-aligned clocks
US6359945B1 (en) Phase locked loop and method that provide fail-over redundant clocking
US5852728A (en) Uninterruptible clock supply apparatus for fault tolerant computer system
JPH11308102A (ja) 位相同期回路
JP2007129306A (ja) Pll制御回路
KR100307292B1 (ko) 리셋신호발생회로
US20040090808A1 (en) Power-supply voltage frequency control circuit
JP2602421B2 (ja) クロック受信分配システム
EP0566586B1 (en) An oscillator unit with improved frequency stability
JP4036013B2 (ja) 周波数監視回路、クロック供給装置、および周波数監視方法
JP2009212995A (ja) 位相同期発振回路
KR19990052899A (ko) 고정도 디지털 처리 위상 동기 루프 장치 및 방법
KR100262945B1 (ko) 천이모드를이용한디지털위상고정루프의동기제어방법
JPH09146654A (ja) クロック信号発生装置
JP2009212659A (ja) 位相差補正回路及び位相差補正方法
JPH06177754A (ja) 位相同期発振回路
JPH10290161A (ja) Pll回路
KR100651511B1 (ko) Pll 온/오프 전환 장치 및 그 방법
JP3160904B2 (ja) 位相同期発振回路装置
JP2022108876A (ja) 発振装置及びシンセサイザシステム
JP2732541B2 (ja) 信号発振装置
KR100343929B1 (ko) 기준 클럭 감시 장치
JPH1127247A (ja) 系切替方式
JPH10200399A (ja) 位相同期装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20051025

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Effective date: 20090324

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20090714

Free format text: JAPANESE INTERMEDIATE CODE: A02