JP4036013B2 - 周波数監視回路、クロック供給装置、および周波数監視方法 - Google Patents
周波数監視回路、クロック供給装置、および周波数監視方法 Download PDFInfo
- Publication number
- JP4036013B2 JP4036013B2 JP2002064423A JP2002064423A JP4036013B2 JP 4036013 B2 JP4036013 B2 JP 4036013B2 JP 2002064423 A JP2002064423 A JP 2002064423A JP 2002064423 A JP2002064423 A JP 2002064423A JP 4036013 B2 JP4036013 B2 JP 4036013B2
- Authority
- JP
- Japan
- Prior art keywords
- digital value
- clock
- frequency
- input
- phase comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のクロック源からのクロックを選択するための周波数監視回路、クロック供給装置、および周波数監視方法に関する。
【０００２】
【従来の技術】
クロック供給装置は、ＩＴＵ−Ｔ等で規定されているＳＤＨ(Synchronous Digital Hierarchy) ネットワーク上で使用されているクロック源の中から選択可能なクロックを選択し、選択された入力クロック源に含まれているジッタやワンダ成分を取り除いた出力クロックを周辺回路や、後段のネットワークに供給する役割をもっている。よって、ネットワークの信頼性向上のためには障害の発生している入力クロック源を選択しないようにすることが重要である。
【０００３】
本発明に関連する従来技術として、特開２０００−３１９５２号公報は、選択されている入力クロック源のクロック断を検出することにより選択する入力クロック源の切替を行うクロック切替装置を開示している。
【０００４】
しかしながら、この従来装置には選択しているクロックの周波数に障害が発生した場合、入力クロック源の切り替えが起こらず、障害を持った入力クロックに同期したクロックが出力されるという問題があった。その理由は、選択しているクロック源の周波数に障害が発生したとしてもクロック断にはなっていないため、断検出回路が機能せず、結果的に入力クロック源の切り替えが発生しないことにある。
【０００５】
また、特開平６−１１２９２９号公報は、クロック供給装置においてクロック周波数異常を監視するクロック監視装置を開示している。図４に従来例のブロック図を示す。クロック供給装置３１は、入力回線の主信号から抽出したクロック入力信号３００のジッタおよびワンダ成分を取り除いたクロック信号３０１を出力する。通信装置３０は、入力回線の主信号３０３をクロック供給装置３１からのクロック信号３０１に乗せ替え、出力回線の主信号３０４として後段の通信装置に伝送する。周波数監視回路３２は、入力回線のクロック信号３００とクロック供給装置３１から出力されるクロック信号３０１との周波数差を監視して入出力の周波数差を監視し、周波数異常警報３０２を出力する。
【０００６】
しかしながら、この従来回路には次のような問題があった。入力クロック周波数の異常を検出することができないということである。その理由は、クロック供給装置３１の出力クロック３０１は、入力回線のクロック信号３００に対して同期しており、入力回線のクロック信号３００の周波数が変動したとしても出力側のクロック信号３０１は入力回線のクロック信号３０１に追従するため、入力クロック信号３００と出力クロック３０１との周波数差がなくなることにある。
【０００７】
さらに、同公報には基準発振器を用いて入力クロックの周波数異常を検出するクロック監視回路が提案されているが、この回路には次のような問題があった。入力クロックの中心周波数に対するずれを正確に検出するには、高精度の基準発振器が必要であり、結果的に高価になってしまうということである。その理由は、例えば、ＩＴＵ−Ｔ Ｇ．８１３の勧告によるとＳＥＣ(SDH Equipment Clock) と呼ばれるクロッククオリティレベルでの周波数変動可能範囲は±４．６ｐｐｍ以内との規定がある。しかしながら、上記規定の周波数ずれを検出するには、基準発振器が最低でも上記規定以上の精度を持たなければならないためである。
【０００８】
また、特開平４−３１９５７５号公報は、ＶＣＯを制御する位相比較器の位相差出力値を監視し、位相差出力値が所定許容範囲外の値となったとき、入力する基準クロックを選択するように制御することを開示している。
【０００９】
また、特開平５−２４１６８０号公報は、セレクタ部で選択されたクロックの周波数変動を監視し、比較値の範囲外であればセレクタ制御部へ通知することを開示している。
【００１０】
しかしながら、上記特開平４−３１９５７５号公報には、ローパスフィルタの出力レベルが所定の許容値を外れた場合にＰＬＬの追従動作を停止させるように制御すると記載されているが、所定の許容値を決定する手法については何ら開示されていない。また、特開平５−２４１６８０号公報にも、所定の許容値を決定する手法は開示されていない。ましてや、デジタル値で比較する手法については何ら示唆されていない。
【００１１】
【発明が解決しようとする課題】
本発明は、以上の問題点を解決するためになされたものであり、安価に構築することができ、メンテナンスが容易である周波数監視回路、クロック供給装置、および周波数監視方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、クロック供給装置の運用前又はメンテナンス時に障害判定用の最高周波数を入力クロックに入力した場合の位相比較結果をデジタルサンプリングした最高デジタル値と、運用前又はメンテナンス時に障害判定用の最低周波数を入力クロックに入力した場合の位相比較結果をデジタルサンプリングした最低デジタル値とを記憶する記憶手段と、クロック供給装置の運用時に複数の入力クロックの中から選択している入力クロックと電圧制御発振器の出力クロックとの位相比較結果をデジタルサンプリングした運用時デジタル値が、記憶手段に記憶された最高デジタル値と最低デジタル値との範囲内に収まるか否かを判断するデジタル値比較手段と、を有し、デジタル値比較手段による判断の結果、運用時デジタル値が範囲を外れたとき、アラーム信号を出力することを特徴としている。
【００１３】
請求項２記載の発明は、請求項１記載の発明において、運用時デジタル値、最高デジタル値、および最低デジタル値を取得し、選択している入力クロックの周波数をモニタするモニタ手段をさらに有することを特徴としている。
【００１４】
請求項３記載の発明は、複数の入力クロックの中から１の入力クロックを選択するクロック選択部と、基準クロックとなる出力クロックを出力する電圧制御発振手段と、電圧制御発振手段の出力クロックを分周した信号とクロック選択部により選択された入力クロックを分周した信号とを比較する位相比較手段と、位相比較手段による位相比較結果信号をデジタルサンプリングするデジタルサンプリング手段と、を有するＰＬＬ部と、クロック供給装置の運用前又はメンテナンス時に障害判定用の最高周波数を入力クロックに入力した場合の位相比較結果信号がデジタルサンプリング手段によりデジタルサンプリングされた最高デジタル値と、運用前又はメンテナンス時に障害判定用の最低周波数を入力クロックに入力した場合の位相比較結果信号がデジタルサンプリング手段によりデジタルサンプリングされた最低デジタル値とを記憶する記憶手段と、クロック供給装置の運用時における出力クロックを分周した信号と入力クロックを分周した信号との位相比較結果信号がデジタルサンプリング手段によりサンプリングされた運用時デジタル値が、記憶手段に記憶された最高デジタル値と最低デジタル値との範囲内に収まるか否かを判断するデジタル値比較手段と、を含む周波数変動監視部と、を有し、周波数変動監視部は、デジタル値比較手段による判断の結果、運用時デジタル値が範囲を外れたとき、アラーム信号を前記クロック選択部に出力することを特徴としている。
【００１５】
請求項４記載の発明は、請求項３記載の発明において、運用時デジタル値、最高デジタル値、および最低デジタル値を取得し、選択している入力クロックの周波数をモニタするモニタ手段をさらに有することを特徴としている。
【００１６】
請求項５記載の発明は、クロック供給装置の運用前又はメンテナンス時に、障害と判定する最高周波数を入力クロックに入力し、入力クロックにおける位相比較結果をデジタルサンプリングして、最高デジタル値としてデータメモリに書き込む最高デジタル値登録工程と、運用前又はメンテナンス時に、障害と判定する最低周波数を入力クロックに入力し、入力クロックにおける位相比較結果をデジタルサンプリングして、最低デジタル値としてデータメモリに書き込む最低デジタル値登録工程と、複数の入力クロックの中から１の入力クロックを選択するクロック選択工程と、クロック選択工程により選択された入力クロックを分周した信号と、基準クロックとなる出力クロックを出力する電圧制御発振器の出力クロックを分周した信号とを比較する位相比較工程と、位相比較工程で得られた位相比較結果をデジタルサンプリングするデジタルサンプリング工程と、最高デジタル値登録工程、および最低デジタル値登録工程により登録された最高デジタル値、および最低デジタル値をデータメモリから読み出すデジタル値読出工程と、クロック供給装置の運用時における出力クロックを分周した信号と入力クロックを分周した信号との位相比較結果がデジタルサンプリング工程によりサンプリングされた運用時デジタル値が、デジタル値読出工程により読み出された最高デジタル値と最低デジタル値との範囲内に収まるか否かを判断するデジタル値比較工程と、デジタル値比較工程による判断の結果、運用時デジタル値が範囲を外れたとき、アラーム信号を出力するアラーム工程と、を有することを特徴としている。
【００１７】
請求項６記載の発明は、請求項５記載の発明において、運用時デジタル値、最高デジタル値、および最低デジタル値を取得し、クロック選択工程により選択されている入力クロックの周波数をモニタするモニタ工程をさらに有することを特徴としている。
【００１８】
【発明の実施の形態】
まず、本発明を概説する。本発明によるクロック供給装置は、選択している入力クロックの周波数変動を監視し、あらかじめ定められた以上の周波数ずれを検出した場合には、入力クロックの周波数に異常が発生したと判断して別の選択可能な入力クロック源に切り替える周波数変動監視回路を設ける。これにより、周波数障害のあるクロック源が周辺回路および後段のネットワークに伝送されることを防ぐことができる。
【００１９】
図１において、入力クロック信号１０１〜１０Ｎ（Ｎ：自然数）は、各々分周回路１−１〜１−Ｎにおいて位相比較周波数に分周後、クロックセレクタ２に入力される。クロックセレクタ２は、クロック選択制御回路１１から入力されるクロック選択制御信号１２０に基づき、タイミング信号２０１〜２０Ｎの中から選択可能な１つの信号を選択し、入力側位相比較タイミング信号１１０として位相比較器３に出力する。
【００２０】
位相比較器３は、電圧制御発振器７から出力されるクロック信号１１５を分周回路８で位相比較周波数に分周したＶＣＯ側位相比較タイミング信号１１６と、上記入力側位相比較タイミング信号１１０との位相を比較して位相比較結果信号１１１を出力する。位相比較結果信号１１１は、デジタルサンプリング回路４においてデジタル値に変換され、Ｄ／Ａコンバータ５およびループフィルタ６を経由して電圧制御発振器７の制御を行う。
【００２１】
また、データメモリ９は、クロック供給装置の運用開始前もしくはメンテナンス時にデジタルサンプリング回路４から出力される位相比較結果のデジタル値１１２を記憶するメモリである。データメモリ９は、選択しているクロックに周波数異常と判断する最高周波数を入力した場合のサンプリング結果のデジタル値と、最低周波数を入力した場合のデジタル値を格納する。
【００２２】
デジタル値比較回路１０は、クロック供給装置の運用時に上記データメモリ９に格納された最高周波数での位相比較結果のデジタル値１１７と、最低周波数でのデジタル値１１８とを読み出す。そして、現在の位相比較結果をサンプリングしたデジタル値１１２が、上記デジタル値１１７とデジタル値１１８との範囲内から外れている場合は、選択しているクロックの周波数に障害があると判断し、周波数異常ＡＬＭ信号１１９を出力して別の選択可能な入力クロック源に切り替える。
【００２３】
以上の動作から、周波数に障害のある入力クロックが選択され続けることがないため、周辺回路および後段のネットワークには信頼性の高いクロックを供給できるという特徴を有することになる。
【００２４】
以下、本発明の実施の形態を添付図面を参照しながら詳細に説明する。図１は、本発明の実施の形態におけるクロック供給装置の構成を示すブロック図である。図１において、入力クロック信号１０１〜１０Ｎは、各々分周回路１−１〜１−Ｎにおいて位相比較周波数に分周した後、クロックセレクタ２に入力される。クロックセレクタ２は、クロック選択制御回路１１から入力されるクロック選択制御信号１２０に基づき、位相比較周波数に分周したタイミング信号２０１〜２０Ｎの中から選択可能な１つの信号を選択し、入力側位相比較タイミング信号１１０として位相比較器３に出力する。
【００２５】
位相比較器３は、電圧制御発振器７から出力されるクロック信号１１５を分周回路８で位相比較周波数に分周したＶＣＯ側位相比較タイミング信号１１６と、上記入力側位相比較タイミング信号１１０との位相を比較して位相比較結果信号１１１を出力する。位相比較結果信号１１１は、デジタルサンプリング回路４においてデジタル値１１２に変換され、Ｄ／Ａコンバータ５およびループフィルタ６を経由して電圧制御発振器７の制御を行う。
【００２６】
また、データメモリ９は、クロック供給装置の運用開始前もしくはメンテナンス時に上記デジタルサンプリング回路４から出力される位相比較結果のデジタル値１１２を記憶するメモリである。データメモリ９は、選択しているクロックに周波数異常と判断する最高周波数を入力した場合のサンプリング結果のデジタル値と、最低周波数を入力した場合のデジタル値を格納する。
【００２７】
デジタル値比較回路１０は、クロック供給装置の運用時に上記データメモリ９に格納された最高周波数での位相比較結果のデジタル値１１７と最低周波数でのデジタル値１１８とを読み出す。そして、現在の位相比較結果をサンプリングしたデジタル値１１２と比較して、選択しているクロックの周波数異常ＡＬＭ信号１１９をクロック選択制御回路１１に出力する。
【００２８】
クロック選択制御回路１１は、外部から入力される各入力クロック１０１〜１０Ｎのクロック断情報１２１、クロックの品質を示すクオリティ情報１２２、及び上記周波数異常ＡＬＭ信号１１９に基づき最適な入力クロックを選び出し、クロック選択制御信号１２０をクロックセレクタ２に出力する。
【００２９】
次に、クロック選択部１２およびＰＬＬ部１３の動作について、図１のブロック図を参照して説明する。図１において、入力クロック信号１０１〜１０Ｎは、外部クロック供給装置から入力されたクロックもしくは対向の伝送装置から伝送される主信号データから抽出したクロックである。各々分周回路１−１〜１−Ｎは、入力クロック信号１０１〜１０Ｎを位相比較周波数に分周したタイミングパルス２０１〜２０Ｎを生成しクロックセレクタ２に入力する。
【００３０】
クロックセレクタ２は、クロック選択制御回路１１から入力されるクロック選択制御信号１２０に基づき、上記タイミング信号２０１〜２０Ｎの中から選択可能な１つの信号を選択し、入力側位相比較タイミング信号１１０として位相比較器３に出力する。
【００３１】
位相比較器３は、電圧制御発振器７から出力されるクロック信号１１５を分周回路８で位相比較周波数に分周したＶＣＯ側位相比較タイミング信号１１６と、上記入力側位相比較タイミング信号１１０との位相を比較して位相比較結果信号１１１を出力する。位相比較結果信号１１１は、デジタルサンプリング回路４においてデジタル値１１２に変換され、Ｄ／Ａコンバータ５およびループフィルタ６を経由して電圧制御発振器７に入力される。電圧制御発振器７は、ループフィルタ６が出力する制御電圧１１４に基づき、選択している入力クロックに同期した出力クロック１１５を得る。出力クロック１１５は、周辺回路および後段のネットワークの基準クロックとして使用される。
【００３２】
クロック選択制御回路１１は、外部から入力される各入力クロック信号１０１〜１０Ｎのクロック断情報１２１、クロックの品質を示すクオリティ情報１２２、及び選択しているクロックの周波数異常ＡＬＭ信号１１９に基づいて最適なクロックを選出し、クロックセレクタ２を制御する。
【００３３】
次に、周波数変動監視部１４の動作を図１のブロック図、及び図２のフローチャートを用いて説明する。図２は、本発明の実施の形態における周波数変動監視部１４の動作を説明するためのフローチャートである。まず、クロック供給装置の運用前もしくはメンテナンス時の動作ついて説明する。
【００３４】
入力クロック信号１０１にシンセサイザなどを接続し、クロック選択制御回路１１の選択制御信号１２０で強制的に入力クロック信号１０１から生成された位相比較周波数のタイミング信号２０１を選択する。このとき、入力クロック１０１に入力周波数の障害と判定する周波数の最高値を入力し（ステップＡ１）、位相比較結果のデジタル値Ａをデータメモリ９に書き込む（ステップＡ２）。
【００３５】
次に、入力クロック１０１に入力周波数の障害と判定する周波数の最低値を入力し（ステップＡ３）、位相比較結果のデジタル値Ｂをデータメモリ９に書き込む（ステップＡ４）。これにより、入力周波数の障害と判断する周波数に対する位相比較結果のデジタル値を記憶しておく。
【００３６】
ここで、図１における電圧制御発振器７は、制御電圧１１４が高いほど出力周波数が高くなり、Ｄ／Ａコンバータ６は、入力されるデジタル値が大きい程出力電圧１１３が高くなるとする。また、位相比較器３は、入力側位相比較タイミング信号１１０でセットし、ＶＣＯ側位相比較タイミング信号１１６でリセットを行うエッジトリガ式のセット・リセットフリップフロップであるとすると、入力クロックの周波数が高くなるとサンプリング結果のデジタル値１１２が大きくなり、周波数が低くなると上記デジタル値１１２は小さくなるため、データメモリ９に書き込まれたデジタル値はＢ＜Ａという関係が成立する。
【００３７】
次に、実運用時の動作について説明する。上記データメモリ９から運用前もしくはメンテナンス時に記憶しておいたデジタル値Ａ及びデジタル値Ｂを読み出し（ステップＡ５) 、デジタル値比較回路１０において現在選択しているクロックに対するサンプリング結果のデジタル値１１２と比較する（ステップＡ６）。
【００３８】
現在選択しているクロックのサンプリング結果のデジタル値をＸとしたとき、Ｂ≦Ｘ≦Ａの関係が成立していれば（ステップＡ６／イエス）、現在選択しているクロックは障害と判定する周波数変動の設定範囲内であることを示している（ステップＡ７）。これに対し、Ｘ≦Ｂ、もしくはＡ≦Ｘとなっていた場合（ステップＡ６／ノー）、選択している入力クロックの周波数は、周波数変動の設定範囲を超えているため、入力クロックの周波数に障害が発生していると判断し、周波数異常ＡＬＭ信号１１９を出力して他の選択可能な入力クロックに切り替える（ステップＡ８）。
【００３９】
次に、本発明の第２の実施の形態について図３を参照して詳細に説明する。図３を参照すると、モニタ回路１５が設けられ、入力クロックの障害と判定する最高周波数でのデジタル値１１７と最低周波数でのデジタル値１１８及び現在選択しているクロックに対する位相比較結果のデジタル値１１２が入力されている。上記モニタ回路１５は、運用前もしくはメンテナンス前に決定された上記デジタル値１１７、１１８、および現在選択しているクロックに対する位相比較結果のデジタル値１１２から現在選択しているクロックの周波数を算出する。
【００４０】
例えば、入力クロックの障害と判定する最高周波数を中心周波数＋３ｐｐｍとしたときのデジタル値が”２００”、最低周波数を中心周波数−３ｐｐｍとしたときのデジタル値が”１００”であったとする。入力周波数変動に対する位相比較結果のデジタル値変動は比例関係にあるため、現在選択しているクロックに対する位相比較結果のデジタル値が”１５０”ならば選択しているクロックは中心周波数に対して全くずれていない（０ｐｐｍ）ということになる。本実施の形態は、現在選択しているクロックの周波数を測定できるという新たな機能を提供する。
【００４１】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。例えば、周波数変動監視部１４は、ＤＳＰ（Digital Signal Processor）を用いてマイコン制御によるデジタル信号処理で行ってもよい。
【００４２】
【発明の効果】
以上の説明から明らかなように、本発明の第一の効果は、ネットワークの信頼性が向上するということである。その理由は、選択しているクロックの周波数を常時監視し、周波数に障害が発生した際には他の安定した入力クロックに切り替えるクロック周波数監視回路を設けることにより、周波数に障害のあるクロックに同期したクロックが周辺回路や後段のネットワークに出力されることがないためである。
【００４３】
本発明の第二の効果は、安価で周波数変動を監視できるということである。その理由は、周波数変動を監視する高精度の基準発振器が必要ないためである。
【００４４】
本発明の第三の効果は、周波数異常の判定可能範囲の変更が容易であるということである。その理由は、運用前、およびメンテナンス時に周波数変動許容範囲を設定でき、ハード変更の必要がないからである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるクロック供給装置の構成を示すブロック図である。
【図２】本発明の実施の形態における周波数変動監視部１４の動作を説明するためのフローチャートである。
【図３】本発明の第２の実施の形態におけるクロック供給装置の構成を示すブロック図である。
【図４】従来技術におけるクロック供給装置の構成を示すブロック図である。
【符号の説明】
１−１〜１−Ｎ 分周回路
２ クロックセレクタ
３ 位相比較器
４ デジタルサンプリング回路
５ Ｄ／Ａコンバータ
６ ループフィルタ
７ 電圧制御発振器
８ 分周回路
９ データメモリ
１０ デジタル値比較回路
１１ クロック選択制御回路
１２ クロック選択部
１３ ＰＬＬ部
１４ 周波数変動監視部
１５ モニタ回路
【発明の属する技術分野】
本発明は、複数のクロック源からのクロックを選択するための周波数監視回路、クロック供給装置、および周波数監視方法に関する。
【０００２】
【従来の技術】
クロック供給装置は、ＩＴＵ−Ｔ等で規定されているＳＤＨ(Synchronous Digital Hierarchy) ネットワーク上で使用されているクロック源の中から選択可能なクロックを選択し、選択された入力クロック源に含まれているジッタやワンダ成分を取り除いた出力クロックを周辺回路や、後段のネットワークに供給する役割をもっている。よって、ネットワークの信頼性向上のためには障害の発生している入力クロック源を選択しないようにすることが重要である。
【０００３】
本発明に関連する従来技術として、特開２０００−３１９５２号公報は、選択されている入力クロック源のクロック断を検出することにより選択する入力クロック源の切替を行うクロック切替装置を開示している。
【０００４】
しかしながら、この従来装置には選択しているクロックの周波数に障害が発生した場合、入力クロック源の切り替えが起こらず、障害を持った入力クロックに同期したクロックが出力されるという問題があった。その理由は、選択しているクロック源の周波数に障害が発生したとしてもクロック断にはなっていないため、断検出回路が機能せず、結果的に入力クロック源の切り替えが発生しないことにある。
【０００５】
また、特開平６−１１２９２９号公報は、クロック供給装置においてクロック周波数異常を監視するクロック監視装置を開示している。図４に従来例のブロック図を示す。クロック供給装置３１は、入力回線の主信号から抽出したクロック入力信号３００のジッタおよびワンダ成分を取り除いたクロック信号３０１を出力する。通信装置３０は、入力回線の主信号３０３をクロック供給装置３１からのクロック信号３０１に乗せ替え、出力回線の主信号３０４として後段の通信装置に伝送する。周波数監視回路３２は、入力回線のクロック信号３００とクロック供給装置３１から出力されるクロック信号３０１との周波数差を監視して入出力の周波数差を監視し、周波数異常警報３０２を出力する。
【０００６】
しかしながら、この従来回路には次のような問題があった。入力クロック周波数の異常を検出することができないということである。その理由は、クロック供給装置３１の出力クロック３０１は、入力回線のクロック信号３００に対して同期しており、入力回線のクロック信号３００の周波数が変動したとしても出力側のクロック信号３０１は入力回線のクロック信号３０１に追従するため、入力クロック信号３００と出力クロック３０１との周波数差がなくなることにある。
【０００７】
さらに、同公報には基準発振器を用いて入力クロックの周波数異常を検出するクロック監視回路が提案されているが、この回路には次のような問題があった。入力クロックの中心周波数に対するずれを正確に検出するには、高精度の基準発振器が必要であり、結果的に高価になってしまうということである。その理由は、例えば、ＩＴＵ−Ｔ Ｇ．８１３の勧告によるとＳＥＣ(SDH Equipment Clock) と呼ばれるクロッククオリティレベルでの周波数変動可能範囲は±４．６ｐｐｍ以内との規定がある。しかしながら、上記規定の周波数ずれを検出するには、基準発振器が最低でも上記規定以上の精度を持たなければならないためである。
【０００８】
また、特開平４−３１９５７５号公報は、ＶＣＯを制御する位相比較器の位相差出力値を監視し、位相差出力値が所定許容範囲外の値となったとき、入力する基準クロックを選択するように制御することを開示している。
【０００９】
また、特開平５−２４１６８０号公報は、セレクタ部で選択されたクロックの周波数変動を監視し、比較値の範囲外であればセレクタ制御部へ通知することを開示している。
【００１０】
しかしながら、上記特開平４−３１９５７５号公報には、ローパスフィルタの出力レベルが所定の許容値を外れた場合にＰＬＬの追従動作を停止させるように制御すると記載されているが、所定の許容値を決定する手法については何ら開示されていない。また、特開平５−２４１６８０号公報にも、所定の許容値を決定する手法は開示されていない。ましてや、デジタル値で比較する手法については何ら示唆されていない。
【００１１】
【発明が解決しようとする課題】
本発明は、以上の問題点を解決するためになされたものであり、安価に構築することができ、メンテナンスが容易である周波数監視回路、クロック供給装置、および周波数監視方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、クロック供給装置の運用前又はメンテナンス時に障害判定用の最高周波数を入力クロックに入力した場合の位相比較結果をデジタルサンプリングした最高デジタル値と、運用前又はメンテナンス時に障害判定用の最低周波数を入力クロックに入力した場合の位相比較結果をデジタルサンプリングした最低デジタル値とを記憶する記憶手段と、クロック供給装置の運用時に複数の入力クロックの中から選択している入力クロックと電圧制御発振器の出力クロックとの位相比較結果をデジタルサンプリングした運用時デジタル値が、記憶手段に記憶された最高デジタル値と最低デジタル値との範囲内に収まるか否かを判断するデジタル値比較手段と、を有し、デジタル値比較手段による判断の結果、運用時デジタル値が範囲を外れたとき、アラーム信号を出力することを特徴としている。
【００１３】
請求項２記載の発明は、請求項１記載の発明において、運用時デジタル値、最高デジタル値、および最低デジタル値を取得し、選択している入力クロックの周波数をモニタするモニタ手段をさらに有することを特徴としている。
【００１４】
請求項３記載の発明は、複数の入力クロックの中から１の入力クロックを選択するクロック選択部と、基準クロックとなる出力クロックを出力する電圧制御発振手段と、電圧制御発振手段の出力クロックを分周した信号とクロック選択部により選択された入力クロックを分周した信号とを比較する位相比較手段と、位相比較手段による位相比較結果信号をデジタルサンプリングするデジタルサンプリング手段と、を有するＰＬＬ部と、クロック供給装置の運用前又はメンテナンス時に障害判定用の最高周波数を入力クロックに入力した場合の位相比較結果信号がデジタルサンプリング手段によりデジタルサンプリングされた最高デジタル値と、運用前又はメンテナンス時に障害判定用の最低周波数を入力クロックに入力した場合の位相比較結果信号がデジタルサンプリング手段によりデジタルサンプリングされた最低デジタル値とを記憶する記憶手段と、クロック供給装置の運用時における出力クロックを分周した信号と入力クロックを分周した信号との位相比較結果信号がデジタルサンプリング手段によりサンプリングされた運用時デジタル値が、記憶手段に記憶された最高デジタル値と最低デジタル値との範囲内に収まるか否かを判断するデジタル値比較手段と、を含む周波数変動監視部と、を有し、周波数変動監視部は、デジタル値比較手段による判断の結果、運用時デジタル値が範囲を外れたとき、アラーム信号を前記クロック選択部に出力することを特徴としている。
【００１５】
請求項４記載の発明は、請求項３記載の発明において、運用時デジタル値、最高デジタル値、および最低デジタル値を取得し、選択している入力クロックの周波数をモニタするモニタ手段をさらに有することを特徴としている。
【００１６】
請求項５記載の発明は、クロック供給装置の運用前又はメンテナンス時に、障害と判定する最高周波数を入力クロックに入力し、入力クロックにおける位相比較結果をデジタルサンプリングして、最高デジタル値としてデータメモリに書き込む最高デジタル値登録工程と、運用前又はメンテナンス時に、障害と判定する最低周波数を入力クロックに入力し、入力クロックにおける位相比較結果をデジタルサンプリングして、最低デジタル値としてデータメモリに書き込む最低デジタル値登録工程と、複数の入力クロックの中から１の入力クロックを選択するクロック選択工程と、クロック選択工程により選択された入力クロックを分周した信号と、基準クロックとなる出力クロックを出力する電圧制御発振器の出力クロックを分周した信号とを比較する位相比較工程と、位相比較工程で得られた位相比較結果をデジタルサンプリングするデジタルサンプリング工程と、最高デジタル値登録工程、および最低デジタル値登録工程により登録された最高デジタル値、および最低デジタル値をデータメモリから読み出すデジタル値読出工程と、クロック供給装置の運用時における出力クロックを分周した信号と入力クロックを分周した信号との位相比較結果がデジタルサンプリング工程によりサンプリングされた運用時デジタル値が、デジタル値読出工程により読み出された最高デジタル値と最低デジタル値との範囲内に収まるか否かを判断するデジタル値比較工程と、デジタル値比較工程による判断の結果、運用時デジタル値が範囲を外れたとき、アラーム信号を出力するアラーム工程と、を有することを特徴としている。
【００１７】
請求項６記載の発明は、請求項５記載の発明において、運用時デジタル値、最高デジタル値、および最低デジタル値を取得し、クロック選択工程により選択されている入力クロックの周波数をモニタするモニタ工程をさらに有することを特徴としている。
【００１８】
【発明の実施の形態】
まず、本発明を概説する。本発明によるクロック供給装置は、選択している入力クロックの周波数変動を監視し、あらかじめ定められた以上の周波数ずれを検出した場合には、入力クロックの周波数に異常が発生したと判断して別の選択可能な入力クロック源に切り替える周波数変動監視回路を設ける。これにより、周波数障害のあるクロック源が周辺回路および後段のネットワークに伝送されることを防ぐことができる。
【００１９】
図１において、入力クロック信号１０１〜１０Ｎ（Ｎ：自然数）は、各々分周回路１−１〜１−Ｎにおいて位相比較周波数に分周後、クロックセレクタ２に入力される。クロックセレクタ２は、クロック選択制御回路１１から入力されるクロック選択制御信号１２０に基づき、タイミング信号２０１〜２０Ｎの中から選択可能な１つの信号を選択し、入力側位相比較タイミング信号１１０として位相比較器３に出力する。
【００２０】
位相比較器３は、電圧制御発振器７から出力されるクロック信号１１５を分周回路８で位相比較周波数に分周したＶＣＯ側位相比較タイミング信号１１６と、上記入力側位相比較タイミング信号１１０との位相を比較して位相比較結果信号１１１を出力する。位相比較結果信号１１１は、デジタルサンプリング回路４においてデジタル値に変換され、Ｄ／Ａコンバータ５およびループフィルタ６を経由して電圧制御発振器７の制御を行う。
【００２１】
また、データメモリ９は、クロック供給装置の運用開始前もしくはメンテナンス時にデジタルサンプリング回路４から出力される位相比較結果のデジタル値１１２を記憶するメモリである。データメモリ９は、選択しているクロックに周波数異常と判断する最高周波数を入力した場合のサンプリング結果のデジタル値と、最低周波数を入力した場合のデジタル値を格納する。
【００２２】
デジタル値比較回路１０は、クロック供給装置の運用時に上記データメモリ９に格納された最高周波数での位相比較結果のデジタル値１１７と、最低周波数でのデジタル値１１８とを読み出す。そして、現在の位相比較結果をサンプリングしたデジタル値１１２が、上記デジタル値１１７とデジタル値１１８との範囲内から外れている場合は、選択しているクロックの周波数に障害があると判断し、周波数異常ＡＬＭ信号１１９を出力して別の選択可能な入力クロック源に切り替える。
【００２３】
以上の動作から、周波数に障害のある入力クロックが選択され続けることがないため、周辺回路および後段のネットワークには信頼性の高いクロックを供給できるという特徴を有することになる。
【００２４】
以下、本発明の実施の形態を添付図面を参照しながら詳細に説明する。図１は、本発明の実施の形態におけるクロック供給装置の構成を示すブロック図である。図１において、入力クロック信号１０１〜１０Ｎは、各々分周回路１−１〜１−Ｎにおいて位相比較周波数に分周した後、クロックセレクタ２に入力される。クロックセレクタ２は、クロック選択制御回路１１から入力されるクロック選択制御信号１２０に基づき、位相比較周波数に分周したタイミング信号２０１〜２０Ｎの中から選択可能な１つの信号を選択し、入力側位相比較タイミング信号１１０として位相比較器３に出力する。
【００２５】
位相比較器３は、電圧制御発振器７から出力されるクロック信号１１５を分周回路８で位相比較周波数に分周したＶＣＯ側位相比較タイミング信号１１６と、上記入力側位相比較タイミング信号１１０との位相を比較して位相比較結果信号１１１を出力する。位相比較結果信号１１１は、デジタルサンプリング回路４においてデジタル値１１２に変換され、Ｄ／Ａコンバータ５およびループフィルタ６を経由して電圧制御発振器７の制御を行う。
【００２６】
また、データメモリ９は、クロック供給装置の運用開始前もしくはメンテナンス時に上記デジタルサンプリング回路４から出力される位相比較結果のデジタル値１１２を記憶するメモリである。データメモリ９は、選択しているクロックに周波数異常と判断する最高周波数を入力した場合のサンプリング結果のデジタル値と、最低周波数を入力した場合のデジタル値を格納する。
【００２７】
デジタル値比較回路１０は、クロック供給装置の運用時に上記データメモリ９に格納された最高周波数での位相比較結果のデジタル値１１７と最低周波数でのデジタル値１１８とを読み出す。そして、現在の位相比較結果をサンプリングしたデジタル値１１２と比較して、選択しているクロックの周波数異常ＡＬＭ信号１１９をクロック選択制御回路１１に出力する。
【００２８】
クロック選択制御回路１１は、外部から入力される各入力クロック１０１〜１０Ｎのクロック断情報１２１、クロックの品質を示すクオリティ情報１２２、及び上記周波数異常ＡＬＭ信号１１９に基づき最適な入力クロックを選び出し、クロック選択制御信号１２０をクロックセレクタ２に出力する。
【００２９】
次に、クロック選択部１２およびＰＬＬ部１３の動作について、図１のブロック図を参照して説明する。図１において、入力クロック信号１０１〜１０Ｎは、外部クロック供給装置から入力されたクロックもしくは対向の伝送装置から伝送される主信号データから抽出したクロックである。各々分周回路１−１〜１−Ｎは、入力クロック信号１０１〜１０Ｎを位相比較周波数に分周したタイミングパルス２０１〜２０Ｎを生成しクロックセレクタ２に入力する。
【００３０】
クロックセレクタ２は、クロック選択制御回路１１から入力されるクロック選択制御信号１２０に基づき、上記タイミング信号２０１〜２０Ｎの中から選択可能な１つの信号を選択し、入力側位相比較タイミング信号１１０として位相比較器３に出力する。
【００３１】
位相比較器３は、電圧制御発振器７から出力されるクロック信号１１５を分周回路８で位相比較周波数に分周したＶＣＯ側位相比較タイミング信号１１６と、上記入力側位相比較タイミング信号１１０との位相を比較して位相比較結果信号１１１を出力する。位相比較結果信号１１１は、デジタルサンプリング回路４においてデジタル値１１２に変換され、Ｄ／Ａコンバータ５およびループフィルタ６を経由して電圧制御発振器７に入力される。電圧制御発振器７は、ループフィルタ６が出力する制御電圧１１４に基づき、選択している入力クロックに同期した出力クロック１１５を得る。出力クロック１１５は、周辺回路および後段のネットワークの基準クロックとして使用される。
【００３２】
クロック選択制御回路１１は、外部から入力される各入力クロック信号１０１〜１０Ｎのクロック断情報１２１、クロックの品質を示すクオリティ情報１２２、及び選択しているクロックの周波数異常ＡＬＭ信号１１９に基づいて最適なクロックを選出し、クロックセレクタ２を制御する。
【００３３】
次に、周波数変動監視部１４の動作を図１のブロック図、及び図２のフローチャートを用いて説明する。図２は、本発明の実施の形態における周波数変動監視部１４の動作を説明するためのフローチャートである。まず、クロック供給装置の運用前もしくはメンテナンス時の動作ついて説明する。
【００３４】
入力クロック信号１０１にシンセサイザなどを接続し、クロック選択制御回路１１の選択制御信号１２０で強制的に入力クロック信号１０１から生成された位相比較周波数のタイミング信号２０１を選択する。このとき、入力クロック１０１に入力周波数の障害と判定する周波数の最高値を入力し（ステップＡ１）、位相比較結果のデジタル値Ａをデータメモリ９に書き込む（ステップＡ２）。
【００３５】
次に、入力クロック１０１に入力周波数の障害と判定する周波数の最低値を入力し（ステップＡ３）、位相比較結果のデジタル値Ｂをデータメモリ９に書き込む（ステップＡ４）。これにより、入力周波数の障害と判断する周波数に対する位相比較結果のデジタル値を記憶しておく。
【００３６】
ここで、図１における電圧制御発振器７は、制御電圧１１４が高いほど出力周波数が高くなり、Ｄ／Ａコンバータ６は、入力されるデジタル値が大きい程出力電圧１１３が高くなるとする。また、位相比較器３は、入力側位相比較タイミング信号１１０でセットし、ＶＣＯ側位相比較タイミング信号１１６でリセットを行うエッジトリガ式のセット・リセットフリップフロップであるとすると、入力クロックの周波数が高くなるとサンプリング結果のデジタル値１１２が大きくなり、周波数が低くなると上記デジタル値１１２は小さくなるため、データメモリ９に書き込まれたデジタル値はＢ＜Ａという関係が成立する。
【００３７】
次に、実運用時の動作について説明する。上記データメモリ９から運用前もしくはメンテナンス時に記憶しておいたデジタル値Ａ及びデジタル値Ｂを読み出し（ステップＡ５) 、デジタル値比較回路１０において現在選択しているクロックに対するサンプリング結果のデジタル値１１２と比較する（ステップＡ６）。
【００３８】
現在選択しているクロックのサンプリング結果のデジタル値をＸとしたとき、Ｂ≦Ｘ≦Ａの関係が成立していれば（ステップＡ６／イエス）、現在選択しているクロックは障害と判定する周波数変動の設定範囲内であることを示している（ステップＡ７）。これに対し、Ｘ≦Ｂ、もしくはＡ≦Ｘとなっていた場合（ステップＡ６／ノー）、選択している入力クロックの周波数は、周波数変動の設定範囲を超えているため、入力クロックの周波数に障害が発生していると判断し、周波数異常ＡＬＭ信号１１９を出力して他の選択可能な入力クロックに切り替える（ステップＡ８）。
【００３９】
次に、本発明の第２の実施の形態について図３を参照して詳細に説明する。図３を参照すると、モニタ回路１５が設けられ、入力クロックの障害と判定する最高周波数でのデジタル値１１７と最低周波数でのデジタル値１１８及び現在選択しているクロックに対する位相比較結果のデジタル値１１２が入力されている。上記モニタ回路１５は、運用前もしくはメンテナンス前に決定された上記デジタル値１１７、１１８、および現在選択しているクロックに対する位相比較結果のデジタル値１１２から現在選択しているクロックの周波数を算出する。
【００４０】
例えば、入力クロックの障害と判定する最高周波数を中心周波数＋３ｐｐｍとしたときのデジタル値が”２００”、最低周波数を中心周波数−３ｐｐｍとしたときのデジタル値が”１００”であったとする。入力周波数変動に対する位相比較結果のデジタル値変動は比例関係にあるため、現在選択しているクロックに対する位相比較結果のデジタル値が”１５０”ならば選択しているクロックは中心周波数に対して全くずれていない（０ｐｐｍ）ということになる。本実施の形態は、現在選択しているクロックの周波数を測定できるという新たな機能を提供する。
【００４１】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。例えば、周波数変動監視部１４は、ＤＳＰ（Digital Signal Processor）を用いてマイコン制御によるデジタル信号処理で行ってもよい。
【００４２】
【発明の効果】
以上の説明から明らかなように、本発明の第一の効果は、ネットワークの信頼性が向上するということである。その理由は、選択しているクロックの周波数を常時監視し、周波数に障害が発生した際には他の安定した入力クロックに切り替えるクロック周波数監視回路を設けることにより、周波数に障害のあるクロックに同期したクロックが周辺回路や後段のネットワークに出力されることがないためである。
【００４３】
本発明の第二の効果は、安価で周波数変動を監視できるということである。その理由は、周波数変動を監視する高精度の基準発振器が必要ないためである。
【００４４】
本発明の第三の効果は、周波数異常の判定可能範囲の変更が容易であるということである。その理由は、運用前、およびメンテナンス時に周波数変動許容範囲を設定でき、ハード変更の必要がないからである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるクロック供給装置の構成を示すブロック図である。
【図２】本発明の実施の形態における周波数変動監視部１４の動作を説明するためのフローチャートである。
【図３】本発明の第２の実施の形態におけるクロック供給装置の構成を示すブロック図である。
【図４】従来技術におけるクロック供給装置の構成を示すブロック図である。
【符号の説明】
１−１〜１−Ｎ 分周回路
２ クロックセレクタ
３ 位相比較器
４ デジタルサンプリング回路
５ Ｄ／Ａコンバータ
６ ループフィルタ
７ 電圧制御発振器
８ 分周回路
９ データメモリ
１０ デジタル値比較回路
１１ クロック選択制御回路
１２ クロック選択部
１３ ＰＬＬ部
１４ 周波数変動監視部
１５ モニタ回路
Claims (6)
- クロック供給装置の運用前又はメンテナンス時に障害判定用の最高周波数を入力クロックに入力した場合の位相比較結果をデジタルサンプリングした最高デジタル値と、前記運用前又は前記メンテナンス時に障害判定用の最低周波数を入力クロックに入力した場合の位相比較結果をデジタルサンプリングした最低デジタル値とを記憶する記憶手段と、
前記クロック供給装置の運用時に複数の入力クロックの中から選択している入力クロックと電圧制御発振器の出力クロックとの位相比較結果をデジタルサンプリングした運用時デジタル値が、前記記憶手段に記憶された前記最高デジタル値と前記最低デジタル値との範囲内に収まるか否かを判断するデジタル値比較手段と、を有し、
前記デジタル値比較手段による判断の結果、前記運用時デジタル値が前記範囲を外れたとき、アラーム信号を出力することを特徴とする周波数監視回路。 - 前記運用時デジタル値、前記最高デジタル値、および前記最低デジタル値を取得し、前記選択している入力クロックの周波数をモニタするモニタ手段をさらに有することを特徴とする請求項１記載の周波数監視回路。
- 複数の入力クロックの中から１の入力クロックを選択するクロック選択部と、
基準クロックとなる出力クロックを出力する電圧制御発振手段と、該電圧制御発振手段の出力クロックを分周した信号と前記クロック選択部により選択された入力クロックを分周した信号とを比較する位相比較手段と、該位相比較手段による位相比較結果信号をデジタルサンプリングするデジタルサンプリング手段と、を有するＰＬＬ部と、
クロック供給装置の運用前又はメンテナンス時に障害判定用の最高周波数を入力クロックに入力した場合の位相比較結果信号が前記デジタルサンプリング手段によりデジタルサンプリングされた最高デジタル値と、前記運用前又は前記メンテナンス時に障害判定用の最低周波数を入力クロックに入力した場合の位相比較結果信号が前記デジタルサンプリング手段によりデジタルサンプリングされた最低デジタル値とを記憶する記憶手段と、前記クロック供給装置の運用時における前記出力クロックを分周した信号と前記入力クロックを分周した信号との位相比較結果信号が前記デジタルサンプリング手段によりサンプリングされた運用時デジタル値が、前記記憶手段に記憶された前記最高デジタル値と前記最低デジタル値との範囲内に収まるか否かを判断するデジタル値比較手段と、を含む周波数変動監視部と、を有し、
前記周波数変動監視部は、前記デジタル値比較手段による判断の結果、前記運用時デジタル値が前記範囲を外れたとき、アラーム信号を前記クロック選択部に出力することを特徴とするクロック供給装置。 - 前記運用時デジタル値、前記最高デジタル値、および前記最低デジタル値を取得し、前記選択している入力クロックの周波数をモニタするモニタ手段をさらに有することを特徴とする請求項３記載のクロック供給装置。
- クロック供給装置の運用前又はメンテナンス時に、障害と判定する最高周波数を入力クロックに入力し、該入力クロックにおける位相比較結果をデジタルサンプリングして、最高デジタル値としてデータメモリに書き込む最高デジタル値登録工程と、
前記運用前又は前記メンテナンス時に、障害と判定する最低周波数を入力クロックに入力し、該入力クロックにおける位相比較結果をデジタルサンプリングして、最低デジタル値としてデータメモリに書き込む最低デジタル値登録工程と、
複数の入力クロックの中から１の入力クロックを選択するクロック選択工程と、
前記クロック選択工程により選択された入力クロックを分周した信号と、基準クロックとなる出力クロックを出力する電圧制御発振器の出力クロックを分周した信号とを比較する位相比較工程と、
前記位相比較工程で得られた位相比較結果をデジタルサンプリングするデジタルサンプリング工程と、
前記最高デジタル値登録工程、および前記最低デジタル値登録工程により登録された前記最高デジタル値、および前記最低デジタル値を前記データメモリから読み出すデジタル値読出工程と、
前記クロック供給装置の運用時における前記出力クロックを分周した信号と前記入力クロックを分周した信号との位相比較結果が前記デジタルサンプリング工程によりサンプリングされた運用時デジタル値が、前記デジタル値読出工程により読み出された前記最高デジタル値と前記最低デジタル値との範囲内に収まるか否かを判断するデジタル値比較工程と、
前記デジタル値比較工程による判断の結果、前記運用時デジタル値が前記範囲を外れたとき、アラーム信号を出力するアラーム工程と、
を有することを特徴とする周波数監視方法。 - 前記運用時デジタル値、前記最高デジタル値、および前記最低デジタル値を取得し、前記クロック選択工程により選択されている入力クロックの周波数をモニタするモニタ工程をさらに有することを特徴とする請求項５記載の周波数監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002064423A JP4036013B2 (ja) | 2002-03-08 | 2002-03-08 | 周波数監視回路、クロック供給装置、および周波数監視方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002064423A JP4036013B2 (ja) | 2002-03-08 | 2002-03-08 | 周波数監視回路、クロック供給装置、および周波数監視方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003264460A JP2003264460A (ja) | 2003-09-19 |
| JP4036013B2 true JP4036013B2 (ja) | 2008-01-23 |
Family
ID=29197227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002064423A Expired - Fee Related JP4036013B2 (ja) | 2002-03-08 | 2002-03-08 | 周波数監視回路、クロック供給装置、および周波数監視方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4036013B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5018888B2 (ja) | 2007-09-28 | 2012-09-05 | 富士通株式会社 | 監視装置及びプログラム |
| US10534015B2 (en) | 2016-05-19 | 2020-01-14 | Panasonic intellectual property Management co., Ltd | Sensor and method for diagnosing sensor |
| JP6982725B2 (ja) | 2017-10-25 | 2021-12-17 | パナソニックＩｐマネジメント株式会社 | センサ |
-
2002
- 2002-03-08 JP JP2002064423A patent/JP4036013B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003264460A (ja) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0177731B1 (ko) | 망동기용 디지탈 위상동기루프 제어방법 | |
| US5726607A (en) | Phase locked loop using a counter and a microcontroller to produce VCXO control signals | |
| US5459435A (en) | Frequency synchronous circuit for obtaining original clock signal by removing noise components | |
| JP3411909B2 (ja) | 同期通信ネットワークのためのスレーブ・クロック発生システム及び方法 | |
| US10908635B1 (en) | Detection and management of frequency errors in a reference input clock signal | |
| JP6133986B2 (ja) | システム・クロックを発生させるためのシステム、および温度勾配検出システム | |
| US9595972B2 (en) | Digital phase locked loop arrangement with master clock redundancy | |
| KR100871205B1 (ko) | 다중 클럭 위상 결정 시스템 | |
| JPH06102964A (ja) | 情報処理システム | |
| US11815552B2 (en) | Clock frequency monitoring device and clock frequency monitoring method | |
| JPH11308102A (ja) | 位相同期回路 | |
| JP4036013B2 (ja) | 周波数監視回路、クロック供給装置、および周波数監視方法 | |
| US7856075B2 (en) | Clock supply circuit and clock supply method | |
| US6181175B1 (en) | Clock generator and synchronizing method | |
| JPH06104882A (ja) | 網同期クロック供給装置 | |
| JPH0795053A (ja) | 周波数同期回路 | |
| JP4805547B2 (ja) | 位相同期回路のジッタ検出回路 | |
| KR100281972B1 (ko) | 고정도디지털처리위상동기루프장치및방법 | |
| US5596300A (en) | Method and arrangement for determining phase changes of a reference input signal of a phase-locked loop | |
| US5796272A (en) | Frequency deviation detection circuit | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JPS6226605B2 (ja) | ||
| KR0144125B1 (ko) | 망동기용 디지탈 위상동기 루프장치 및 제어방법 | |
| US8184685B2 (en) | System and method for identifying a non-predetermined input data rate | |
| KR20020041129A (ko) | 전송시스템의 클럭주파수 오프셋 검출장치 및 그 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |