KR100262945B1 - 천이모드를이용한디지털위상고정루프의동기제어방법 - Google Patents
천이모드를이용한디지털위상고정루프의동기제어방법 Download PDFInfo
- Publication number
- KR100262945B1 KR100262945B1 KR1019970045822A KR19970045822A KR100262945B1 KR 100262945 B1 KR100262945 B1 KR 100262945B1 KR 1019970045822 A KR1019970045822 A KR 1019970045822A KR 19970045822 A KR19970045822 A KR 19970045822A KR 100262945 B1 KR100262945 B1 KR 100262945B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase locked
- locked loop
- reference clock
- frequency
- phase
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000007704 transition Effects 0.000 title abstract description 11
- 230000001360 synchronised effect Effects 0.000 claims abstract description 55
- 230000010355 oscillation Effects 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
1. 청구범위에 기재된 발명의 속한 기술분야
본 발명은 디지털 위상 고정 루프의 동기 제어 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 동기 기준 클럭의 상태가 순각적으로 나빠지는 경우에 루프 클럭의 안정도가 현저히 저하되고 다중화된 위상 고정 루프의 출력 클럭의 위상들이 일치하지 않으므로 인해 출력 클럭들 간에 간섭 현상이 발생되는 종래의 방법과는 달리, 디지털 위상 고정 루프가 입력 동기 기준 클럭의 상태변화에 대해 안정적으로 루프 클럭을 출력할수 있도록 하고, 다중화된 디지털 위상 고정 루프의 출력 클럭의 위상을 일치시키는 위상 동기 루프의 동기 제어 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 종래의 디지털 위상 고정 루프에서 사용하던 동작 모드이외에 중간 천이 모드를 추가하여 동기 기준 클럭이 순간적으로 나빠지는 경우에 동작 모드의 변경으로 인한 위상 고정 루프의 출력 클럭의 급격한 변화를 방지하여 클럭의 안정도가 저하되는 것을 방지하고, 다중화된 위상 고정 루프의 출력 클럭의 위상들을 일치시켜 출력 클럭들 사이에 발생 가능한 간섭 현상을 배제할 수 있다.
4. 발명의 중요한 용도
본 발명은 디지털 위상 동기 루프의 동기 제어에 이용됨.
Description
본 발명은 전자 교환기 등과 같이 고안정도의 클럭을 필요로 하는 통신 시스템에서 마이크로 프로세서를 사용하여 디지털로 구현한 디지털 위상 고정 루프가 입력 동기 기준 클럭의 상태 변화에 대해 안정적으로 루프 클럭을 출력할수 있도록 하고, 다중화된 디지털 위상 고정 루프의 출력 클럭의 위상을 일치시키는 위상 동기 루프의 동기 제어 방법에 관한 것이다.
종래의 디지털 위상 고정 루프는 동기 제어 모드를 위상 고정 루프의 동기 정도에 따라 동기 기준 클럭이 입력 기준 조건을 벗어난 장애 상태로 입력되는 경우의 동작 모드, 동기 기준 클럭이 정상적으로 입력되어 위상 고정 루프가 이를 추적하는 경우의 동작모드 및 위상 고정 루프가 동기 기준 클럭에 동기된 루프 클럭을 출력하는 경우의 동작 모드로만 구분하여 운용하였기 때문에 동기 기준 클럭의 상태가 순간적으로 나빠지는 경우에 동작 모드의 변경으로 인한 루프 클럭의 변화가 커져 루프 클럭의 안정도가 현저히 저하되는 문제점과 다중화된 위상 고정 루프의 출력 클럭의 위상들이 일치하지 않으므로 인해 출력 클럭들간에 간섭 현상이 발생되는 문제점이 있었다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 종래의 디지털 위상 고정 루프에서 사용하던 동작 모드이외에 중간 천이 모드를 추가하여 동기 기준 클럭이 순간적으로 나빠지는 경우에 동작 모드의 변경으로 인한 위상 고정 루프의 출력 클럭의 급격한 변화를 방지하여 클럭의 안정도가 저하되는 것을 방지하고, 다중화된 위상 고정 루프의 출력 클럭의 위상들을 일치시켜 출력 클럭들 사이에 발생 가능한 간섭 현상을 배제할 수 있는 위상 동기 루프의 동기 제어 방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 동기 제어 방법에 대한 모드 전이도.
*도면의 주요 부분에 대한 부호의 설명
1 : 프리-런닝(free-running)모드 2 : 패스트(FAST)모드
3 : 홀드 패스트(HOLD FAST)모드 4 : 노멀(NORMAL)모드
5 : 홀드 노멀(HOLD NORMAL)모드 6 : 파인 노멀(FINE NORMAL)모드
상기 목적을 달성하기 위하여 본 발명은, 디지털 위상 고정 루프의 동기 제어 방법에 있어서, 위상 고정 루프의 조기 시동시와 동기 기준 클럭의 손실시 및 동기기준 클럭의 주파수가 위상 고정 루프내 발진기의 발진 범위를 벗어나 위상 고정 루프가 이를 추적할수 없는 경우에 동작하여 위상 고정 루프내 발진기의 안정도를 유지하는 제 1 단계; 상기 제 1 단계의 동작중 동기 기준 클럭의 주파수가 위상 고정 루프내 발진기의발진 범위 이내로 돌입하면 위상 고정 루프가 동기 기준 클럭을 추적하여 위상 고정 루프의 출력 클럭이 동기 기준 클럭과 주파수 동기를 이루도록 동작하는 제 2단계; 상기 제 2 단계의 동작중 동기 기준 클럭의 주파수가 위상 고정 루프내 발진기의 발진 범위를 벗어나면 동작하여 상기 제 2 단계의 수행을 중지하고 제 1 소정의 기간동안 동기 기준 클럭의 주파수를 감시하여 상기 제 1 소정의 기간안에 동기 기준 클럭의 주파수가 위상 고정 루프내 발진기의 발진 범위 이내로 다시 돌입하면 상기 제 2 단계로 복귀하고, 동기 기준 클럭의 주파수가 지속적으로 위상 고정 루프내 발진기의 발진 범위를 벗어나면 상기 제 1 단계로 천이하는 제 3 단계; 상기 제 2 단계로 동작중 위상 고정 루프의 출력 클럭이 동기 기준 클럭에 주파수 동기를 이루면 동작하여 위상 고정 루프가 안정된 상태로 동기 기준 클럭을 추적하여 위상 동기를 이루도록 하는 제 4 단계; 상기 제 4단계의 동작중 동기 기준 클럭과 위상 고정 루프 출력 클럭간에 주파수 차가 발생하면 동작하여 상기 제 4 단계의 수행을 중지하고 제2 소정의 기간동안 동기 기준 클럭과 위상 고정 루프 출력 클럭간의 주파수 차를 감지하여 상기 제2 소정의 기간안에 주파수 차가 발생하지 않으면 상기 제 4 단계로 복귀하고, 지속적으로 주파수 차가 발생하면 상기 제 1 단계로 전이하는 제 5 단계; 및 상기 제 4 단계의 동작중 위상 고정 루프의 출력 클럭과 동기 기준 클럭의 위상이 일치되면 동작하여 다중호된 위상 고정 루프의 출력 클럭간 상대 위상을 비교하여 다중화된 위상 고정 루프들의 출력 클럭 위상이 일치하도록 미세 조정하고, 위상 고정 루프의 출력 클럭과 동기 기준 클럭간에 위상차가 발생하면 상기 제 4 단계로 천이하는 제 6 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실실예를 상세히 설명한다.
도 1 은 본 발명에 따른 동기 제어 방법에 대하 모드 천이도이다.
본 발명은 전자 교환기와 같이 고안정도의 클럭을 필요로 하는 통신 시스템에 사용되는 디지털 위상 고정 루프의 동기를 제어하기 위한 방법으로, 마아컴 등에 실장되어 구현될 수 있다.
도면에서 프리-런닝(FREE-RUNNING)모드(1)은 위상 고정 루프의 초기 시동시와 시스템 운용중 기준 클럭이 손실되었을 경우 및 동기 기준 클럭의 주파수가 위상 고정 루프내 발진기의 발진 범위를 벗어나 위상 고정 루프가 이를 추적할 수 없는 경우에 동작하는 동작 모드로 위상 고정 루프내 발진기의 안정도를 유지한다.
패스트(FAST)모드(2)는 상기 프리-런닝(FREE-RUNNING)모드(1)로 동작중 동기 기준 클럭의 주파수가 위상 고정 루프내 발진기의 발진 범위 이내로 돌입하면 동작하는(11) 동작 모드로, 위상 고정 루프의 루프 이득을 크게 설정하여 위상 고정 루프가 가능한 빨리 동기 기준 클럭을 추적하여 짧은 시간내에 고정 루프의 가능한 빨리 동기 기준 클럭을 추적하여 짧은 시간내에 위상 고정 루프의 출력 클럭이 동기 기준 클럭과 주파수 동기를 이루도록 한다.
홀드 패스트(HOLD FAST) 모드(3)는 상기 패스트(FAST) 모드(2)로 동작중 동기 기준 클럭의 주파수가 위상 고정 루프내 발진기의 발진 범위를 벗어나면 동작하는(14) 천이 모드로, 상기 패스트(FAST)모드(2) 수행을 중지하고 일정 대기 기간을 설정하여 동기 기준 클럭의 주파수를 감시하여 해당 기간동안 동기 기준 클럭의 주파수가 위상 고정 루프내 발진기의 발진범위 이내로 다시 돌입하면 원래 동작 모드인 상기 패스트(FAST) 모드(2)로 복귀하고(15), 동기 기준 클럭의 주파수가 지속적으로 위상 고정 루프내 발진기의 발진 범위를 벗어나면 상기 프리-러닝(FREE-RUNNING)모드(1)로 천이한다(16).
노멀(NORMAL) 모드(4)는 상기 패스트(FAST) 모드(2)로 동작중 위상고정 루프의 출력 클럭이 동기 기준 클럭에 주파수 동기를 이루면 동작하는(12) 동작 모드로, 위상 고정 루프의 루프 이득을 작게 설저하여 매우 느린 응답 특성을 갖게 하므로써 위상 고정 루프의 출력 클럭이 안정된 상태로 동기기준 클럭과 위상 동기를 일루도록 한다.
홀드 노멀(HOLD NORMAL) 모드(5)는 상기 노멀(NORMAL) 모드(4)로 동작중 동기 기준 클럭과 위상 고정 루프 출력 클럭간에 주파수 차가 발생하면 동작하는(17) 천이 모드로, 상기 노멀(NORMAL) 모드(4) 수행을 중지하고 일정 대기 기간을 설정하여 동기 기준 클럭과 위상 고정 루프 출력 클럭간의 주파수 차를 감시하여 해당 기간동안 주파수 차가 발생하지 않으면 원래 동작중인 모드인 상기 노멀(NORMAL) 모드(4)로 복귀하고(18). 지속적으로 주파수 차가 발생하면 상기 프리-런닝(FREE-RUNNING) 모드(1)로 천이한다(19).
파인 노멀(FINE NORMAL) 모드(6)는 상기 노멀(NORMAL) 모드(4)로 동작중 위상 고정 루프의 출력 클럭과 동기 기준 클럭의 위상이 일치되면 동작하는(13) 동작 모드로, 다중화된 위상 고정 루프의 출력 클럭간 상대 위상을 비교하여 다중화된 모든 위상 고정 루프의 출력 클럭 위상이 일치하도록 미세 조정하며, 파인 노멀(FINE NORMAL) 모드(6)로 동작중 위상 고정 루프의 출력 크럭과 동기 기준 크럭간에 위상차가 발생하면 상기 노멀(NORMAL) 모드(4)로 천이한다(20).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명은 다음과 같은 특유의 효과를 갖는다.
첫째, 동기 과정에서 장애를 감지하면 해당 동작 모드의 수행을 중지하고 천이 모드로 동작하여 장애 상태를 지속적으로 감시한 후에 그 결과에 따라 위상 고정 루프를 동작시키기 때문에 외부로부터 입력되는 동기 기준 클럭에 순간적으로 장애가 발생하여도 위상 고정 루프가 안정되게 클럭을 출력할 수 있다.
둘째, 다중화된 위상 고정 루프 출력 클럭간의 미세 위상자까지도 제어하여 모두 동일한 클럭을 출력하게 하므로써 서로 다른 클럭으로 인한 간섭 현상을 최소화할 수 있다.
셋째, 주파수 동기를 거쳐 위상 동기를 하고 그 다음에 다중화된 위상 고정 루프의 출력 클럭 위상을 이루는 다단 제어 방식을 사용하므로써 위상 고정 루프가 안정되기까지 소요되는 시간을 단축시켰으며 궁극적으로는 매우 높은 안정도를 유지할 수 있다.
Claims (3)
- 디지털 위상 고정 루프의 동기 제어 방법에 있어서,위상 고정 루프의 초기 시동시와 동기 기준 클럭의 손실시 및 동기 기준 클럭의 주파수가 위상 고정 루프내 발진기의 발진 범위를 벗어나 위상 고정 루프가 이를 추적할 수 없는 경우에 동작하여 상기 위상 고정 루프내 발진기의 안정도를 유지하는 제 1 단계;상기 제 1 단계의 동작중 동기 기준 클럭의 주파수가 상기 위상 고정 루프내 발진기의 발진 범위 이내로 돌입하면 위상 고정 루프가 동기기준 클럭을 추적하여 위상 고정 루프의 출력 클럭이 동기 기준 클럭과 주파수 동기를 이루도록 동작하는 제 2 단계;상기 제 2 단계의 동작중 동기 기준 클럭의 주파수가 상기위상 고정 루프내 발진기의 발진 범위를 벗어나면 동작하여 상기 제 2 단계의 수행을 중지하고 제1 소정의 기간동안 동기 기준 클럭의 주파수를 감시하여 상기 제1 소정의 기간안에 동기 기준 클럭의 주파수가 상기 위상 고정 루프내 발진기의 발진범위 이내로 다시 돌입하면 상기 제 2 단계로 복귀하고, 동기 기준 클럭의 주파수가 지속적으로 상기 위상 고정 루프내 발진기의 발진 범위를 벗어나면 상기 제 1 단계로 천이하는 제 3 단계;상기 제 2 단계의 동작중 위상 고정 루프의 출력 클럭이 동기 기준 클럭에 주파수 동기를 이루면 동작하여 위상 고정 루프가 안정된 상태로 동기 기준 클럭을 추적하여 위상 동기를 이루도록 하는 제 4 단계;상기 제 4 단계의 동작중 동기 기준 클럭과 위상 고정 루프 출력 클럭간에 주파수 자가 발생하면 동작하여 상기 제 4 단계의 수행을 중지하고 제2 소정의 기간동안 동기 기준 클럭과 위상 고정 루프 출력 클럭간의 주파수 자를 감시하여 상기 제2 소정의 기간안에 주파수 차가 발생하지 않으면 상기 제 4 단계로 복귀하고, 지속적으로 주파수 차가 발생하면 상기 제 1 단계로 천이하는 제 5 단계; 및상기 제 4 단계의 동작중 위상 고정 루프의 출력 클럭과 동기 기준 클럭의 위상이 일치되면 동작하여 다중화된 위상 고정 루프의 출력 클럭간 상대 위상을 비교하여 다중화된 위상 고정 루프들의출력 클럭 위상이 일치하도록 미세 조정하고, 위상 고정 루프의 출력 클럭과 동기 기준 클럭간에 위상차가 발생하면 상기 제 4 단계로 천이하는 제 6 단계를 포함하는 디지털 위상 고정 루프의 동기 제어 방법.
- 제 1 항에 있어서,상기 제 2 단계는,위상 고정 루프의 루프 이득을 크게 설정하여 위상 고정 루프가 가능한 빨리 동기 기준 클럭을 추적하여 짧은 시간내에 위상 고정 루프의 출력 클럭이 동기 기준 클럭과 주파수 동기를 이루도록 한 것을 특징으로 하는 디지털 위상 고정 루프의 동기 제어 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 4 단계는,위상 고정 루프의 루프 이득을 작게 설정하여매우느린 응답 특성을 갖게 하여 위상 고정 루프가 안정된 상태로 동기 기준 클럭을 추적하여 동기 기준 클럭에 위상 동기를 일도록 한 것을 특징으로 한는 디지털 위상 고정 루프의 동기 제어 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970045822A KR100262945B1 (ko) | 1997-09-04 | 1997-09-04 | 천이모드를이용한디지털위상고정루프의동기제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970045822A KR100262945B1 (ko) | 1997-09-04 | 1997-09-04 | 천이모드를이용한디지털위상고정루프의동기제어방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990024607A KR19990024607A (ko) | 1999-04-06 |
| KR100262945B1 true KR100262945B1 (ko) | 2000-08-01 |
Family
ID=19520876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970045822A KR100262945B1 (ko) | 1997-09-04 | 1997-09-04 | 천이모드를이용한디지털위상고정루프의동기제어방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100262945B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7308062B2 (en) | 2003-12-17 | 2007-12-11 | Electronics And Telecommunications Research Institute | Apparatus for providing system clock synchronized to a network universally |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040041981A (ko) * | 2002-11-12 | 2004-05-20 | 한국전자통신연구원 | 디지털 처리 위상 고정 루프의 클록 동기 제어 방법 |
-
1997
- 1997-09-04 KR KR1019970045822A patent/KR100262945B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7308062B2 (en) | 2003-12-17 | 2007-12-11 | Electronics And Telecommunications Research Institute | Apparatus for providing system clock synchronized to a network universally |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990024607A (ko) | 1999-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4633706B2 (ja) | 電子回路及び電子回路を動作するための方法 | |
| US4980899A (en) | Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange | |
| JPH06102964A (ja) | 情報処理システム | |
| CA2125450C (en) | Method and apparatus for switching of duplexed clock system | |
| JPH11308102A (ja) | 位相同期回路 | |
| KR100262945B1 (ko) | 천이모드를이용한디지털위상고정루프의동기제어방법 | |
| JP2538866B2 (ja) | デイジタル位相同期発振器 | |
| US6147562A (en) | Apparatus for synchronizing master and slave processors | |
| KR100498411B1 (ko) | 주파수동기제어방법및이를수행하는위상동기루프 | |
| JPH0964732A (ja) | 同期クロック生成回路 | |
| JPH0267820A (ja) | 標準周波数クロック発生装置 | |
| US5867545A (en) | Phase-locked loop circuit | |
| KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
| KR0139827B1 (ko) | 개선된 위상고정루프회로를 구비한 클럭발생회로 | |
| JPS61259357A (ja) | 共通バス制御方式 | |
| KR100518439B1 (ko) | 이중화된 클럭 모듈의 위상 동기화 장치 | |
| JPH0669912A (ja) | 位相同期発振器 | |
| JPH0432330A (ja) | システムクロツク保護方式 | |
| JPH06177754A (ja) | 位相同期発振回路 | |
| KR100236947B1 (ko) | 삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법 | |
| JPH098786A (ja) | 同期クロック切替方式 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JPH03272234A (ja) | 従属同期方式 | |
| JPH0832567A (ja) | 複数の信号系のｐｌｌ使用による同期切替え方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040401 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |