KR100236947B1 - 삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법 - Google Patents

삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법 Download PDF

Info

Publication number
KR100236947B1
KR100236947B1 KR1019970064102A KR19970064102A KR100236947B1 KR 100236947 B1 KR100236947 B1 KR 100236947B1 KR 1019970064102 A KR1019970064102 A KR 1019970064102A KR 19970064102 A KR19970064102 A KR 19970064102A KR 100236947 B1 KR100236947 B1 KR 100236947B1
Authority
KR
South Korea
Prior art keywords
digital
control data
analog converter
converter control
dacw
Prior art date
Application number
KR1019970064102A
Other languages
English (en)
Other versions
KR19990043116A (ko
Inventor
주범순
김봉수
이범철
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970064102A priority Critical patent/KR100236947B1/ko
Publication of KR19990043116A publication Critical patent/KR19990043116A/ko
Application granted granted Critical
Publication of KR100236947B1 publication Critical patent/KR100236947B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 디지털/아날로그 변환기 제어 데이터 복원 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 삼중화 망동기 장치에서 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 삼중화로 구성된 망동기 장치의 직렬 통신 채널을 연결하여 직렬 통신 채널의 연결 버스를 구비하여 직렬 통신의 채널 연결 버스로 각 망동기 장치가 프로세서간 통신을 이용하여 자신의 디지털/아날로그 변환기 제어 데이터(Digital to Analog Converter Control Word : 이하 DACW)를 교환하고, 각 망동기 장치가 안정된 동작 모드로 동작할 때에만 DACW를 송신하며, 자신이 동작중 재기동시 다른 여분의 망동기 장치로 자신이 안정 동작중에 송신한 DACW를 요구하여 수신하고, 수신한 DACW를 자신의 초기 동작값으로 이용한다.
4. 발명의 중요한 용도
본 발명은 망동기 장치에 이용됨.

Description

삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법
본 발명은 전자 교환기와 같이 고안정도 클럭을 필요로 하는 통신 시스템에서 클럭의 안정된 공급을 위하여 삼중화로 구성된 망동기 장치들간에 프로세서간 통신을 이용하여 자체 디지털/아날로그 변환기 제어 데이터(Digital to Analog Converter Control Word, 이하 DACW)를 다른 망동기 장치로 송신하여 저장시켜 자신의 장치가 여러 원인에 의하여 재기동되었을 때 이전에 이용된 자체 DACW를 다른 망동기 장치로부터 수신하여 이전의 안정된 상태로 신속히 복귀할 수 있도록 한 D/A 변환기 제어 데이터 복원 방법에 관한 것이다.
여러 디지털 통신 시스템이 연동하여 동작하는 네트워크에서 통신 시스템간에 클럭의 위상이 일치하지 않으면 데이터 송수신시 손실이 발생하여 정확한 데이터의 전송이 수행되지 않는 문제점이 있다.
전술한 바와 같은 손실을 방지하기 위하여 상위 계층에서 제공하는 정밀한 기준 클럭에 자신의 클럭의 위상을 동기시킴으로써 다른 통신 시스템과의 데이터 송수신시에 손실없이 데이터를 송수신하는 중요한 기능의 통신 시스템이 필요하다.
통상적으로 통신 시스템에서의 망동기 장치는 디지털처리-위상고정루프(Digital Processing-Phase Lock Loop, 이하 DP-PLL)를 사용하여 상위 계층으로부터 수신한 기준 클럭에 자신의 클럭을 동기시켜 안정된 클럭을 생성하고 생성된 클럭을 자신의 시스템에 공급한다.
DP-PLL내에서는 전압제어발진기(Voltage Controlled Oscillator, 이하 VCO)에 가해지는 전압을 변경하여 클럭 발생을 제어하는데, VCO에 가해지는 전압을 변경한다는 것은 디지털 데이터인 DACW를 변경하는 것이며, 디지털 데이터가 D/A 변환기에서 아날로그 전압으로 변환되어 VCO에 가해지는 전압을 변경하는 것이다.
VCO는 일정한 주파수로 클럭을 발생하고 VCO에 가해지는 전압의 강약에 따라 클럭의 위상을 빠르게 또는 느리게 변경한다. DP-PLL에는 위상고정루프의 동기 정도에 따라 여러 가지 동기 제어 모드가 존재한다. 여러 가지 동기 제어 모드는 DP-PLL의 출력인 동기 기준 클럭이 입력인 입력 기준 조건에 일치하는 정도에 따라 정해진다. 동기 기준 클럭이 망동기 장치의 동작 초기에는 입력 기준 클럭에 비교하여 많은 오차를 나타내며 동작하지만 VCO에 가해지는 DACW를 수시로 변경하여 입력 기준 클럭에 가장 근접하게 일치하는 동기 기준 클럭을 생성한다.
도 1 은 본 발명이 적용되는 일반적인 동기 기준 클럭 생성 장치의 개략적인 구성도이다.
도면에 도시된 바와 같이 입력 기준 클럭 3종은 망동기 장치의 안정된 운용을 위하여 이 망동기 장치의 상위 계층 장치로부터 3종의 입력 기준 클럭을 수신한다. 이로부터 동기 기준 클럭은 이 3종의 입력 기준 클럭과 일치하게 만들어진다.
동기 기준 클럭 생성 장치는 외부로부터 3종의 입력 기준 클럭을 수신하여 이 입력 기준 클럭과 일치하는 동기 기준 클럭을 생성하는 장치로서, 기준 클럭 수신 및 선택기(11)와 디지털 처리-위상고정루프(12)를 구비한다.
기준 클럭 수신 및 선택기(11)는 외부로부터 3종의 입력 기준 클럭을 수신하여 우선순위에 따라 이들 중의 하나를 입력 기준 클럭으로 선택하는 장치이다.
디지털 처리-위상고정루프(12)는 선택된 입력 기준 클럭과 일치하는 동기 기준 클럭을 만들기 위하여 디지털 처리를 수행하는 장치로 하드웨어와 소프트웨어로 구성되어진다.
동기 기준 클럭 생성 장치에 의해 동기 기준 클럭은 외부로부터 수신되는 3종의 입력 기준 클럭과 일치하게 만들어져 통신 시스템내로 공급되어지는 안정된 클럭이다.
도 2 는 상기 도 1의 일반적인 디지털 처리-위상고정루프의 개략적인 구성도이다.
도면에 도시된 바와 같이 디지털 처리-위상고정루프는 디지털/아날로그 변환기(23) 및 전압 제어 발진기(VCO)(24)를 구비한다.
DACW는 출력 클럭의 위상을 변화시키기 위하여 입력되는 디지털 데이터로서 D/A 변환기(23)를 거쳐 아날로그 전압으로 변환된다. DACW는 출력 클럭의 위상을 빠르게 또는 느리게 하기 위하여 먼저 초기에 기준점을 설정하고 기준점 이하 또는 기준점 이상으로 소정폭의 범위를 갖고 움직인다. 이러한 범위내에서 DACW를 변동시켜 빠르고 느린 출력 클럭을 제어하며, 제어 결과에 의해 DP-PLL이 안정 상태에 도달하면 DACW는 일정한 작은 변동 범위를 가지는 고유의 값을 가진다.
디지털/아날로그(Digital to Analog, 이하 D/A) 변환기(23)는 DACW를 아날로그 전압으로 변환시킨다.
아날로그 전압은 DACW가 D/A 변환기(23)를 통하여 변환된 결과이다. 만일 소정의 시간 t1에서 아날로그 전압이 V1이었다면 소정의 시간 t2에서 DACW가 증가하면 증가한 차이만큼 아날로그 전압이 증가된다.
VCO(24)는 자체 기준 주파수로 클럭을 발생시키는 부품이며, 입력받은 아날로그 전압의 강약에 따라 위상이 빠르고 느린 클럭을 출력한다. 바꾸어서 말해서 출력 클럭은 DACW에 의해 위상이 빠르거나 느려진다.
VCO(24)에 의한 출력 클럭의 제어는 DACW를 변동시키면 이러한 변동값에 해당하는 아날로그 전압을 D/A 변환기(23)에서 출력하고, 이러한 아날로그 전압이 VCO(24)에 가해지면 DACW의 변동값만큼 출력 클럭의 위상이 변경된다.
전술한 바와 같이 동기 기준 클럭이 입력 기준 클럭과 일치하면 이러한 상태는 안정한 상태로 통신 시스템에 입력 기준 클럭과 위상이 일치하는 안정된 클럭을 공급하게 된다. 전술한 바와 같이 안정된 상태에서의 DACW가 해당 망동기 장치에서 동기 기준 클럭이 입력 기준 클럭에 가장 일치하는 클럭을 생성하는 제어값이다.
종래의 망동기 장치는 여러 원인에 의하여 자신의 장치가 재기동되면 DP-PLL에서 사용되는 DACW를 초기값으로 설정하여 동작을 시작하기 때문에 안정된 상태에 도달하기까지 여러 번의 DACW를 변경하고 이에 따라 많은 시간이 요구되는 문제점이 있다.
따라서, 본 발명은 전술한 바와 같은 종래기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 삼중화로 구성된 망동기 장치사이에 각 망동기 장치가 자신의 출력 클럭인 동기 기준 클럭이 입력 기준 클럭에 가장 일치하는 안정된 상태에 도달하면 자신의 DACW를 다른 2개의 망동기 장치에 프로세서간 통신(Inter Processor Communication : IPC)을 이용하여 주기적으로 전송하여 저장하게 하고, 만일 자신이 여러 가지 원인에 의하여 재기동되면 다른 망동기 장치에게 자신의 가장 안정된 상태에서의 DACW의 전송을 요구하여 수신된 DACW값을 초기 설정치 대신에 사용하기 때문에 가장 빠른 시간내에 안정된 상태를 갖도록 하는 D/A 변환기 제어 데이터 복원 방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명이 적용되는 일반적인 동기 기준 클럭 생성 장치의 개략적인 구성도.
도 2 는 상기 도 1의 일반적인 디지털 처리-위상고정루프의 개략적인 구성도.
도 3 은 본 발명이 적용되는 망동기 장치의 삼중화 구성 및 직렬 통신 채널 연결도.
도 4 는 본 발명에 따른 디지털/아날로그 변환기 제어 데이터의 송수신 방법의 일실시예 흐름도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기준 클럭 수신 및 선택기 12 : 디지털 처리 위상고정루프
23 : 디지털/아날로그 변환기 24 : 전압 제어 발진기
31 : 망동기 장치 1 32 : 망동기 장치 2
33 : 망동기 장치 3 34 : 직렬 통신 채널 1
35 :직렬 통신 채널 2 36 : 직렬 통신 채널 3
상기의 목적을 달성하기 위한 본 발명의 방법은, 삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법에 있어서, 제 1 망동기 장치는 주기적으로 위상고정루프 동작 모드가 정상 동작 모드로 동작하는지를 판단하여 안정된 정상 동작 모드로 동작할 경우 제 2 망동기 장치로 디지털/아날로그 변환기 제어 데이터를 주기적으로 전송하는 제 1 단계; 제 3 망동기 장치는 재기동될 경우 이전 디지털/아날로그 변환기 제어 데이터를 상기 제 2 망동기 장치로 요구하는 제 2 단계; 상기 제 2 망동기 장치는 수신된 메시지 종류를 판단하여 상기 제 1 망동기 장치의 디지털/아날로그 변환기 제어 데이터 저장 요구 메시지이면 디지털/아날로그 변환기 제어 데이터를 저장하고, 상기 이전 디지털/아날로그 변환기 제어 데이터 송신 요구 메시지이면 상기 이전 디지털/아날로그 변환기 제어 데이터를 제 3 망동기 장치로 송신하는 제 3 단계; 및 상기 제 3 망동기 장치는 상기 이전 디지털/아날로그 변환기 제어 데이터를 수신하여 초기값으로 설정하는 제 4 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 3 은 본 발명이 적용되는 망동기 장치의 일 예시도로서 삼중화 구성 및 직렬 통신 채널 연결 관계를 설명하기 위한 개략도이다.
도면에 도시된 바와 같이 망동기 장치 1(31), 망동기 장치 2(32) 및 망동기 장치 3(31)은 통신 시스템내로 공급되는 클럭의 안정성을 위하여 도면과 같이 삼중화로 구성된다.
통상 마이크로 프로세서로 구성된 통신 시스템은 1개 이상의 직렬 통신 채널을 갖고 있으며, 각 망동기 장치(31, 32, 33)는 3개씩의 직렬 통신 채널(34, 35, 36)을 구비한다.
직렬 통신 채널 1(34)의 연결 버스(37)는 삼중화된 망동기 장치(31, 32, 33)의 프로세서간 통신을 위하여 각 망동기 장치의 직렬 통신 채널 1(34)을 서로 연결한 것이다. 전술한 바와 같이 구성된 직렬 통신 채널 1(34)의 연결 버스(37)로 각 망동기 장치가 프로세서간 통신하며, 각 망동기 장치(31, 32, 33)가 가장 안정된 동작 상태로 천이되면 자신의 DACW를 다른 2개의 망동기 장치에 주기적으로 송신하여 자신이 여러 원인에 의하여 재기동될 때 자신의 DACW를 요구하고 이러한 DACW로 디지털 처리 위상고정루프에서 사용하는 초기 DACW 대신에 사용하여 동기 기준 클럭을 생성한다. 개인 컴퓨터(38)는 각 망동기 장치의 상태 출력 및 변경의 결과를 외부로 볼 수 있게 하는 터미널의 역할을 한다.
도 4 는 본 발명에 따른 디지털/아날로그 변환기 제어 데이터의 송수신 방법의 일실시예 흐름도이다.
도면에 도시된 바와 같이 망동기 장치 1은 주기적으로 자신의 PLL 동작 모드가 정상 동작 모드로 동작하는지를 판단하여(41) 안정된 정상 동작 모드로 동작하면 타 망동기 장치로 자신의 DACW를 주기적으로 전송하고(42), 자신이 초기 시동 모드이거나 아직 안정적인 정상 동작 모드가 아니면 타 망동기 장치로 자신의 DACW를 전송하지 않는다.
망동기 장치 2에서는 망동기 장치 1과 망동기 장치 3이 송신하는 메시지들을 수신하여(43) 수신한 메시지 종류를 판단한다(44).
만일 타 망동기 장치로부터 수신한 메시지가 타 망동기 장치의 DACW를 저장하기 원하는 메시지이면 수신한 DACW를 저장하고(45), 타 망동기 장치로부터 수신한 메시지가 저장된 DACW의 송신을 요구하는 메시지이면 자신이 저장하여 보관중인 DACW를 요구한 타 망동기 장치로 송신한다(46).
망동기 장치 3은 자신이 여러 원인에 의하여 재기동되면 타 망동기 장치로 자신이 이미 전송하였던 DACW의 전송을 요구하여(47) 타 망동기 장치로부터 자신의 이전 DACW를 수신하면(48), 타 망동기 장치로부터 수신한 이전 자신의 DACW를 자신의 초기값으로 설정하여 동작한다(49).
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
그러므로, 전술한 바와 같이 본 발명은, 프로세서간 통신을 이용하여 자신의 DACW를 다른 여분의 망동기 장치에 저장하고 필요시 수신함으로써, 디지털 처리 위상고정루프는 통상 동작시 수개의 동작 모드를 설정하는데 초기 시동시 설정하는 초기 모드와 초기 시동을 지나 안정된 동작 모드로 진행되는 중간 단계의 중간 모드와 디지털 처리 위상고정루프가 안정된 상태로 있을 때의 안정 동작 모드로 크게 분류할 수 있으며 더욱 세분할 수 있고, 다수의 동작 모드로 인하여 망동기 장치가 재기동시 DACW가 초기 동작 모드에서 이용하는 값으로 설정되면 안정된 동작 모드로 천이하기까지 DACW를 서서히 변경시켜야 하므로 많은 시간이 요구되지만 자체의 안정 동작 모드로 동작시 DACW를 다른 여분의 망동기 장치에 주기적으로 저장하므로써 자신이 재기동시 다른 여분의 망동기 장치로부터 DACW를 요구하여 수신하여 사용하여 짧은 시간내에 안정된 동작 모드로 동작할 수 있으며, 모든 동작 모드에서의 DACW를 다른 2개의 망동기 장치에 전송하는 것이 아니라 자신이 안정된 동작 모드로 동작될 때에만 DACW값을 전송하므로써 DACW를 요구하여 수신한 DACW는 자신이 가장 안정되게 동작했을 때의 DACW이므로 DACW를 신뢰하여 이용할 수 있어 신속하고 안정성있게 디지털 처리-위상고정루프를 동작시킬 수 있는 효과가 있다.

Claims (2)

  1. 삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법에 있어서,
    제 1 망동기 장치는 위상고정루프 동작 모드가 정상 동작 모드로 동작하는지를 판단하여 안정된 정상 동작 모드로 동작할 경우 제 2 망동기 장치로 디지털/아날로그 변환기 제어 데이터를 전송하는 제 1 단계;
    제 3 망동기 장치는 재기동될 경우 이전 디지털/아날로그 변환기 제어 데이터를 상기 제 2 망동기 장치로 요구하는 제 2 단계;
    상기 제 2 망동기 장치는 수신된 메시지 종류를 판단하여 상기 제 1 망동기 장치의 디지털/아날로그 변환기 제어 데이터 저장 요구 메시지이면 디지털/아날로그 변환기 제어 데이터를 저장하고, 상기 이전 디지털/아날로그 변환기 제어 데이터 송신 요구 메시지이면 상기 이전 디지털/아날로그 변환기 제어 데이터를 제 3 망동기 장치로 송신하는 제 3 단계; 및
    상기 제 3 망동기 장치는 상기 이전 디지털/아날로그 변환기 제어 데이터를 수신하여 초기값으로 설정하는 제 4 단계
    를 포함하는 디지털/아날로그 변환기 제어 데이터 복원 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계에서, 상기 제 1 망동기 장치는 주기적으로 상기 위상고정루프 동작 모드가 상기 정상 동작 모드로 동작하는지 판단하고, 상기 제 2 망동기 장치로 디지털/아날로그 변환기 제어 데이터를 주기적으로 전송하여 안정된 동작중에 전송된 가장 최근의 디지털/아날로그 변환기 제어 데이터가 보관되도록 하는 것을 특징으로 하는 디지털/아날로그 변환기 제어 데이터 복원 방법.
KR1019970064102A 1997-11-28 1997-11-28 삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법 KR100236947B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970064102A KR100236947B1 (ko) 1997-11-28 1997-11-28 삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970064102A KR100236947B1 (ko) 1997-11-28 1997-11-28 삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법

Publications (2)

Publication Number Publication Date
KR19990043116A KR19990043116A (ko) 1999-06-15
KR100236947B1 true KR100236947B1 (ko) 2000-01-15

Family

ID=19525941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970064102A KR100236947B1 (ko) 1997-11-28 1997-11-28 삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법

Country Status (1)

Country Link
KR (1) KR100236947B1 (ko)

Also Published As

Publication number Publication date
KR19990043116A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US6954506B2 (en) Clock signal recovery circuit used in receiver of universal serial bus and method of recovering clock signal
JP4051131B2 (ja) クロック信号準備装置および方法
JP4719100B2 (ja) 二重システム型基準周波数信号発生器
JPH11308102A (ja) 位相同期回路
KR100236947B1 (ko) 삼중화 망동기 장치에서의 프로세서간 통신을 이용한 디지털/아날로그 변환기 제어 데이터 복원 방법
JP6963115B2 (ja) レーダセンサシステムおよびレーダセンサシステムを動作させる方法
KR100262945B1 (ko) 천이모드를이용한디지털위상고정루프의동기제어방법
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
KR19990052899A (ko) 고정도 디지털 처리 위상 동기 루프 장치 및 방법
JP2978884B1 (ja) クロック交絡分配装置
US7468991B2 (en) Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss
KR19990061451A (ko) 전전자 교환기의 루프 상태 천이 방법
KR100523356B1 (ko) 시분할 방법을 이용한 클럭 동기장치
KR960009775A (ko) 국설교환기의 기준클럭선택 장치 및 그 제어방법
JP3494867B2 (ja) 従属クロック切替回路および従属クロック切替システム
JPH09261787A (ja) Pll回路におけるクロック同期回路
JPS61259357A (ja) 共通バス制御方式
JPS6255717A (ja) 共通クロツク信号供給方式
KR100259913B1 (ko) 데이터통신시스템의가변클럭제공회로및방법
JPH06177754A (ja) 位相同期発振回路
JPH0432330A (ja) システムクロツク保護方式
KR100260090B1 (ko) 망동기 장치에서의 미세 위상 조절 방법
JPH11298460A (ja) クロック切替回路
JPH0530095A (ja) 位相同期発振回路
KR100454830B1 (ko) 무선가입자망 시스템에서 프레임 펄스 제공장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee