JPS6255717A - 共通クロツク信号供給方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、複数個のモジュールより構成されるデータ処
理システムにおいて、各モジュールに供給されるクロッ
ク信号の耐故障性を高める為の゛、共通クロック信号の
供給方式に関する。

〔発明の技術的背景と問題点〕

複数個のモジュールより構成されるデータ処理システム
において、モジュール間のデータ通信を同期方式で行う
為には、データ送受信の基準タイミングとして、すべて
のモジュールの間で共通な共通クロック信号が必要であ
る。また、３重冗長モジュール構成など、耐故障技術を
適用する上でモジー−ル間の同期が要求されることが多
々あり、この場合にもモジュール間の共通クロック信号
が必要である。

従来の同期式データ処理システムでは、前記共通クロッ
ク信号は、システム内に唯一存在するクロック信号発振
回路によって生成し、他のすべてのモジュールへ供給し
ていた。しかしこれは耐故障性の観点から見ると重大な
欠点である。３重冗長モジュール構成やエラー訂正コー
ドなど、どんなに耐故障ハードウェア・ソフトウェア技
術を駆使した耐故障データ処理システムを組み立てても
、クロック回路のただひとつの故障によって全システム
が停止してしまうからである。

第６図にこの状況を示す。図において１．２．３はシス
テムを構成するプロセッサモジュール、４はシステム内
に唯一存在する共通クロック信号発生回路、５は共通ク
ロック線である。

図によって分かる通り、従来方式では共通クロック発生
回路４．又は共通クロック線５に故障が発生すると、す
べてのモジュールへのクロック信号の供給がとだえ、シ
ステムの動作は停止する。

更に従来方式では、クロック線５にノイズなどの一時的
な外乱が加わると、この影響は直ちに各モジュールへ伝
わり、モジュールの動作に障害を与える。

〔発明の目的〕

本発明は以上の点に鑑みなされたもので、共通クロック
発生回路の耐故障性を高め、ノイズなどの一時的外乱に
対して耐性があり、共通クロック発生回路が永久的に故
障しても別の共通クロック発生回路によって七ジュール
間の同期を維持し、システムが正常に運行できるような
、障害に対して頑強な共通クロック供給方式を提供する
ことを目的としている。

〔発明の概要〕

本発明は複数個のモジー−ルによって構成されたデータ
処理システムにおける共通クロック信号の供給方式であ
って、システム内の複数個のモジュールは、ある範囲内
で発振周波数の可変なクロック信号発振回路を持ち、 前記モジュール内のクロック発振回路は、各モジュール
に接続されている共通クロック信号を参照信号とするＰ
　Ｌ　Ｌ　（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ　）
回路として構成され、前記クロック発振回路の出力を前
記共通クロック信号に追随させ、周波数と位相とを一致
させる第１の機能と、及び 前記モジュール内のクロック発振回路は、すべてのモジ
ュールについて十分な精度で一致し、かつ発振周波数の
変化範囲のほぼ中央に位置するようなあらかじめ定めら
れた一定の周波数で発振し、前記共通クロック線に出力
して他のすべてのモジュールに対して共通クロック信号
の供給源となる第２の機能とを有し、 システム内のただひとつのモジュールが前記第２の機能
に従って動作し、クロック信号を必要とする他のすべて
の七ジュールは前記第１の機能に従って動作し、かつシ
ステムの動作中、必要に応じて適蟲なモジュール間で、
前記第１の機能と前記第２の機能の役割りの交換が行え
るような制御が存在すること、 以上の機能を持った共通クロック供給方式によって実現
される。

〔発明の効果〕

本発明によれば、各モジュールが共通クロック信号を参
照信号とするｉ’ＬＬ発振回路を持つが、共通クロック
信号とＰＬＬ発振回路との結合は比較的弱く、従って共
通クロック信号の一時的途絶や、共通クロック線上ヘノ
イズなどの一時的外乱が加わっても、各モジュール内の
ＰＬＬクロック発振回路に与える影響は小さく、モジュ
ール間の同期をそのまま維持できる為、一時故障に対し
て耐性のある共通クロック信号供給システムが実現でき
る。

更に本発明によれば、現在の共通クロック信号の供給源
のモジュールに永久故障が発生して共通クロック信号の
供給がとだえたとしても、各モジュールは自身のクロッ
ク発振回路によってそのまま動作し続けることができる
為、ハードウェアやン７トウェアの適轟な制御によって
別のモジュールが新たな共通クロック信号の供給源とな
ってシステム内のすべてのモジュールを再び同期化させ
ることが可能である。

また本発明によれば、共通クロック信号の供給に関して
、すべてのモジュールが同一の機能を持つ為、どのモジ
ュールが故障しその為システムから除去されても、或は
またシステムの性能向上の為所しいモジ纂−ルを追加し
たとしても、共通クロック信号の供給を維持することが
でき、拡張性の高いクロック供給システムが実現できる
。

〔発明の実施例〕

第１図は本発明のクロック供給方式を用いたデータ処理
システムの図である。図において、１１゜１２．１３は
データ処理システムを構成するモジュール、１４は共通
クロック線である。本発明によれば各モジ為−ル１１．
　ｔ２．　ｔ：３はそれぞれ内部にクロック発生回路を
含む。第２図はこのクロック発生回路の構成を示したも
のである。図において２１はＰＬＬ発振回路、２２はＰ
ＬＬ発振回路の出力でモジュールの動作タイミングとし
て使われるモジュールクロック信号であり、２３はすべ
てのモジュールの間で共通な共通クロック信号である。

すべてのモジニールのＰＬ！Ｌ発振回路２１の発振周波
数は十分な精度で一致するよう設定されている。本発明
によればＰＬＬ発掘回路は２つの動作モードを持つ。第
１の動作モードはモード選択信号２５を０とすることに
よって選択され、他のモジュールより供給される共通ク
ロック信号２３を参照信号として、　ＰＬＬ発振回路、
２１の発振周波数を微小変化させて、その出力即ちモジ
ュールクロック信号２２の周波数と位相とを前記共通ク
ロック信号２３に一致させる。この際、共通クロック信
号２３とモジュールクロック信号２２の周波数と位相が
一致し、ロック状態にあることが、ロック信号２４によ
って発振回路の外部へ知らされる。前記ＰＬＬ発掘回路
の第２の動作モードはそ一ド選択信号２５を１とするこ
とによって選択され、ＰＬＬ発振回路２１は、ＰＬＬ発
振回路２１の発掘周波数の可、変範囲のほぼ中央に位置
するようなあらかじめ定まれた一定周波数で発振し、発
振出力２２をゲート２６を介して共通クロック信号とし
て出力し、他のすべてのモジュールに対して共通クロッ
ク信号の供給源となる。

本発明によればシステム内のただひとつのモジュールの
クロック発振回路が前記第２の動作モードに従って動作
し、共通クロック信号の供給源となり、他のすべてのモ
ジュールのクロック発振回路は前記第１の動作モードに
従って動作し、発振周波数を前記共通クロック信号に同
期させる。そして共通クロック信号の供給源となるモジ
ュールはシステムの動作中、動的に他のモジュールと入
れ換ることができる。

第３図は第２図におけるＰＬＬ発振回路２１の詳細を示
したものである。図の中には水晶振動子３１、　Ｃへｆ
ＢＳ型インバータ３２、及びロジックレベルで制御でき
るスイッチ３３．３４とによって構成された発振回路が
含まれている。一般に水晶発振回路は高精度、高安定な
基準クロック発生回路として用いられるが、図に示すよ
うにスイッチ３３．３４を制御してキャパシタを変化さ
せることによりて発振周波数を微小変化させることがで
きるＯ 図中の水晶発振回路ではスイッチ３３．スイッチ３４を
ともＫＯＮＫＬ、て低い周波数、スイッチ３３をＯＮ、
　　スイッチ３４をＯＦＦにして中間の周波数、スイッ
チ３３．３４をともにＯＦＦにして高い周波数の３つの
離散的な周波数変化を実現している。先に述べたように
１中間の周波数はすべてのモジュール内のクロック発振
回路において十分な精度で一致してなければならない。

第３図の残りの部分について、３５は分周回路、３６は
本ＰＬＬ発振回路の最終出力信号であるモジュールクロ
ック信号でありモジュール内の論理回路の動作タイミン
グとして用いられる。３７は共通クロック信号である。

３８はＤ−７リツプフロツプで、モジュールクロック信
号３６と共通クロック信号３７との間の位相比較器とし
て機能する。４９はモード選択信号である。

もし、このモジュールが共通クロック信号の供給源とな
ったなら、信号線３９に１を入力し、その結果スイッチ
３３はＯＮｌ　スイッチ３４はＯＦＦとなって発振回路
は中間の周波数で発振し、共通クロック信号３６として
共通クロック線上へ出力サレ、他のすべてのモジー−ル
に対して共通クロック信号の供給源となる。

今、このモジュールが共通クロック信号の供給源ではな
いとする。このとき信号線３９に０を入力して位相比較
器３８を動作させる。　この場合ＰＬＬ発振回路の動作
は次のように説明される。

まず前提条件として、すべてのモジュール内のクロック
発振回路の中間の発振周波数は十分な精度で一致してい
る。従って現在の共通クロック信号の供給源が出力して
いる共通クロック信号の周波数は、共通クロックの供給
源ではないすべてのモジュールのクロック発振回路の高
い発振周波数と低い発振周波数との中間にある。そこで
、共通クロックの供給源ではないこのモジュールにおい
て、第４図（ａ）のタイミング図が示すように共通クロ
ック３７の立ち上がりに対してモジュールクロック３６
の立ち上がりがすこし遅れているとする。このときＤ−
７リツプフロツプ３８には０が・セットされ、スイッチ
３３．３４はともにＯＦＦとなり、従って水晶発振回路
＝は高い周波数で発振し、モジュールクロック３６の周
期は共通クロック３７の周期より僅かに短かくなる。こ
の結果、両者の立ち上がりの時間差は除々に減少して行
く。次に第４図（ｂ）のタイミング図が示すように共通
クロック３７の立ち上がりに対してモジュールクロック
３６の立ち上がりが少し進んでいるとする。このときＤ
−７リツプフロツプ３８に１がセットされることによっ
てスイッチ３３．３４がともにＯＮとなり、水晶発振回
路は低い周波数で発振し、モジュールクロック３６の周
期は共通クロック３７の周期より僅かに長くなる。この
結果、両者の立ち上がりの時間差は除々に減少して行く
。以上の動作によってモジュールクロック３６は共通ク
ロック３７に追随し、両者の位相が一致するようになる
。しかしながら完全に位相が一致することなく、Ｄ−フ
リップフロップ３８の５ｅｔｕｐ　ｔ　ｉｍｅ十ｈｏｌ
ｄ　ｔ　ｉｍｅ程度のジッタが生じる。Ｄ−フリップフ
ロップ４８に７４Ｆ７４を用いた場合、前記ジッタの典
型的な値は４ｎｓ程度であり、十分に小さい。

第４図において４０はロック状態検出回路である。ロッ
ク状態の検出は、第５図に示すように共通クロックの立
ち上がりに対しである定められた範囲内、即ちロック状
態の許容幅の中にモジュールクロックの立ち上がりがあ
ることを検出することによって実現できる。このロック
状態の許容幅は先に述べたＤ−フリップフロップ３８に
よって生じるジッタの大きさよりは大きくなくてはなら
ない。

以上述べた本発明の実施例によれば、各モジュールが水
晶発振回路の発振周波数の微小変化を利用したクロック
発振回路を持つので、共通クロック線にノイズなどが乗
って一時的に共通クロック信号の波形が乱れたり、或は
短期間の共通クロック信号の途絶があったとしても、各
モジュールのクロック発生回路へ与える影響は小さく、
モジュール間の同期がはずれることがほとんどない。

また本実施例によれば、モジュール内のクロック発信回
路と共通クロック信号との同期がはずれたことをロック
状態検出信号によって知ることができ、クロック回路の
故障検出として役立つ。例えば、長期間故障が回復しな
いときは、自身のモジュール内のクロック回路か、又は
現在の共通クロック信号の供給源のモジュールに故障が
あると判断できる。本実施例によれば、共通クロック信
号の供給源のモジュールに永久故障が発生して共通クロ
ック信号の供給がとだえたとしても、各モジュールのク
ロック回路は動作し続け、従ってモジュールの動作は維
持できるので、例えば予備の低速なビットシリアル通信
路などによって他のモジュールと交信することによって
、故障モジュールをシステムから切り離し、別のモジュ
ールが新たな共通クロック信号の供給源となって、再び
モジュール間の同期を回復するような処理が可能である
。

本実施例におけるクロック発振回路は、水晶発振回路の
発振周波数の微小変化を利用したＰＬＬ発振回路である
為、一時故障によって共通クロック信号との同期がはず
れると、再び同期を回復するまで長時間（数ｍｓ程度）
待たされる可能性があるが、これは待機時間として有効
である。即ち、一般に一時故障の発生原因はある短い時
間にのみ存在する為、故障発生後直ちに再試行するより
も、しばらく間を置いて再試行する方が成功する確率が
高い。本実施例によればクロック回路と共通クロック信
号との同期がはずれたら、ロック状態検出信号によって
同期の回復を待つことにより、自動的に前記待機時間を
得ることができる。

また本実施例によれば、共通クロック信号の供給源のモ
ジュール間での交代が、システムの動作中いつでも可能
であるが、モジュール間の共通クロック信号の供給源の
交代を、クロック回路の故障時だけでなく、システムの
正常な動作状態においても頻繁に行うことは、クロック
回路の潜伏的な故障を発見する上で有効である。即ち、
各モジュールのクロック回路が常に正常に機能すること
を確認しておくことによって、障害発生時において確実
な故障回復処置が可能になり、システムの耐故障性を高
めることができる。

更に本実施例によれば、共通クロック信号の供給に対し
て、すべてのモジ−エールが同一の機能ｔ−持つ為、任
意のモジュールがシステムから除去された９、新しいモ
ジュールが追加されても、共通クロック信号の供給の妨
げにはならず、拡張性の高いデータ処理システムを構築
することができる。

以上述べた本発明の実施例は本発明の１つの実現例にす
ぎない。例えば上記実施例では、データ処理システムを
構成する七ジュールはプロセッサ・モジュールであると
仮定したが、本発明はこれに限定するものではなく、１
枚のボードでも、或はシステムのどんな部分であっても
よい。また上記実施例では水晶発振回路の周波数の微小
離散的変化を利用したＰＬＬ発振回路を用いたが、本発
明は特定のＰＬＬ回路方式に限定するものではない。

（１又Ｔ−金色）　　　　　　　　　　　　　嘩＝壬

【図面の簡単な説明】

第１図は本発明の同期型共通パスシステムを示す図、第
２図はモジュール内のクロック発生回路の一実施例を示
す図、第３図は上記クロック発生回路の詳細構成例を示
す図、第４図は本発明の実施例におけるＰＬＬクロック
発生回路の動作を説明する為のタイミング図、第５図は
本発明の実施例におけるロック状態、検出信号の動作を
説明する、為のタイミング図、第６図は従来の同期型バ
スシステムを示す図である。 １１、１２．１３・・・データ処理システムを構成する
モジュール、１４・・・共通クロック線。 代理人　弁理士　則　近　憲　佑 同　　　　竹　花　喜久勇 第　　１　　図 第　２　図 第　　６　　図

Claims (1)

1. 【特許請求の範囲】 データ処理システムを構成する複数個のモジュールに対
   する共通クロック信号の供給方式であって、 システム内の複数個のモジュールは、ある範囲内で発振
   周波数の可変なクロック発振回路を持ち、前記モジュー
   ル内のクロック発振回路は、各モジュールに接続されて
   いる共通クロック信号を参照信号とするＰＬＬ（Ｐｈａ
   ｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路として構成され、
   前記クロック発振回路の出力を前記共通クロック信号に
   追随させ、周波数と位相とを一致させる第１の機能と、
   及び 前記モジュール内のクロック発振回路は、すべてのモジ
   ュールにおいて十分な精度で一致し、かつ発振周波数の
   可変範囲のほぼ中央に位置するあらかじめ定められた一
   定周波数で発振し、前記共通りロック線に出力して他の
   すべてのモジュールに対して共通クロック信号の供給源
   となる第２の機能とを持ち、 システム内のただひとつのモジュールが前記第２の機能
   に従って動作し、クロック信号を必要とする他のすべて
   のモジュールは前記第１の機能に従って動作し、かつシ
   ステムの動作中、必要に応じてモジュール間で前記第１
   の機能と前記第２の機能の役割の交代を行う為の制御が
   存在すること、を特徴とした共通クロック信号供給方式
   。