KR100343929B1 - 기준 클럭 감시 장치 - Google Patents
기준 클럭 감시 장치 Download PDFInfo
- Publication number
- KR100343929B1 KR100343929B1 KR1019990054207A KR19990054207A KR100343929B1 KR 100343929 B1 KR100343929 B1 KR 100343929B1 KR 1019990054207 A KR1019990054207 A KR 1019990054207A KR 19990054207 A KR19990054207 A KR 19990054207A KR 100343929 B1 KR100343929 B1 KR 100343929B1
- Authority
- KR
- South Korea
- Prior art keywords
- reference clock
- voltage
- signal
- clock
- divider
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 기준 클럭 감시 장치에 관한 것으로, 특히, 종래 망동기 장치의 지터(Jitter)를 흡수하기 위한 외부 기준 클럭 발생 회로부에서 기준 클럭 발생 회로부의 정상 동작 여부 상태를 체크하기 위한 기준 클럭 감시 장치에 관한 것으로, 종래의 망동기 장치에 구현되어 있는 기준 클럭 발생 회로부에서 외부 기준 클럭의 지터(Jitter)흡수를 위해 구현되어 있는 PLL부의 정상 동작 여부를 체크할 수 있는 부분을 추가함으로써 종래에 발생할 수 있는 시스템 클럭의 불안정, 부품의 불량으로 인한 기준 클럭 발생 회로부의 오동작 또는 시스템 환경에 의한 기준 클럭 발생부 회로의 이상 동작 여부를 미리 감지하고 시스템 클럭의 불안정으로 인한 시스템의 오동작을 방지하여 시스템의 안정도를 높일 수 있는 뛰어난 효과가 있다.
Description
본 발명은 기준 클럭 감시 장치에 관한 것으로, 특히, 종래 망동기 장치의 지터(Jitter)를 흡수하기 위한 외부 기준 클럭 발생 회로부에서 기준 클럭 발생 회로부의 정상 동작 여부 상태를 체크하기 위한 기준 클럭 감시 장치에 관한 것이다.
주지하다시피, 망동기 장치는 디지털 교환망에서 교환기간 클럭 주파수의 불일치에 의해 발생할 수 있는 슬립을 방지하기 위하여 디지털 교환망의 기준 클럭에 교환기의 기준 클럭을 동기시키는 블록으로 최대 3개의 동기용 기준 클럭을 수신하여 이들 중 정상인 최우선 순위의 클럭을 선택하여 이 기준 클럭에 동기된 클럭을 발생하여 분배하는 기능을 수행한다. 교환기가 동기되어 있지 않은 경우 주파수 불일치에 의해 교환기의 중계선 입력단에서 입력되는 데이터 속도와 교환기 내부 스위치로 읽어들이는 데이터 속도의 차이에 기인한 데이터 손실 및 중복 현상인 슬립이 발생하게 된다. 망동기 장치에 의해서 디지털 교환기가 동기되면 이론적으로 슬립이 발생하지 않으나 동기 장치의 장애, 기준 클럭 전송로의 장애 등에 의해서 슬립이 발생한다.
종래의 기준 클럭 발생 회로는 도 1에서와 같이, 외부 기준 클럭(2.048MHz)을 4KHz로 분주하는 제 1 분주기(10)와; 내부 기준 클럭을 생성하는 국부 발진기와; 상기 발진기에서 입력된 클럭을 4KHz로 분주하는 제 2 분주기(20)와; 상기 제 1 분주기 및 제 2 분주기가 분주한 4KHz의 클럭 신호를 입력받아 두 클럭 사이의위상차를 추출하여 이 신호를 출력하는 PLL부(30); 및 상기 PLL부의 신호를 입력받아 이를 기준이 되는 전압과 비교하여 상기 국부 발진기의 출력을 제어하는 전압 제어 신호를 상기 국부 발진기로 출력하는 전압 레벨 비교기(40)로 구성되어 있었다.
그러나, 상술한 종래의 기준 클럭 발생 회로는, 외부 기준 클럭에 동기된 안정한 시스템 클럭을 생성하기 위해 위상 동기 회로(Phase Locked Loop ; 이하 PLL이라 칭함.)를 이용하여 기준 클럭의 지터(Jitter)를 흡수하여 안정된 기준 클럭을 발생시켜 시스템 클럭 발생의 기준으로 사용하고 있으나, 회로부로 입력되는 외부 기준 클럭의 이상이나 PLL회로 구성부의 부품의 불량으로 PLL부가 제대로 동작하지 않을 경우에는 기준 클럭 발생 회로부 자체에서 그 이상 유무를 체크하는 수단이 결여되어 있었으므로 시스템 클럭 발생의 기준 클럭 불안으로 시스템의 운용시 문제를 일으킬 수 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 종래의 망동기 장치에 구현되어 있는 기준 클럭 발생 회로부에서 외부 기준 클럭의 지터(Jitter)흡수를 위해 구현되어 있는 PLL부의 정상 동작 여부를 체크할 수 있는 부분을 추가함으로써 종래에 발생할 수 있는 시스템 클럭의 불안정, 부품의 불량으로 인한 기준 클럭 발생 회로부의 오동작 또는 시스템 환경에 의한 기준 클럭 발생부 회로의 이상 동작 여부를 미리 감지하고 시스템 클럭의 불안정으로 인한 시스템의 오동작을 방지하여 시스템의 안정도를 높일 수 있는 기준 클럭 감시 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 기준 클럭 감시 장치는, 외부 기준 클럭(2.048MHz)을 4KHz로 분주하는 제 1 분주기와; 내부 기준 클럭을 생성하는 국부 발진기와; 상기 발진기에서 입력된 클럭을 4KHz로 분주하는 제 2 분주기와; 상기 제 1 분주기 및 제 2 분주기가 분주한 4KHz의 클럭 신호를 입력받아 두 클럭 사이의 위상차를 추출하여 이 신호를 출력하는 PLL부; 및 상기 PLL부의 신호를 입력받아 이를 기준이 되는 전압과 비교하여 상기 국부 발진기의 출력을 제어하는 전압 제어 신호를 상기 국부 발진기로 출력하는 전압 레벨 비교기를 포함하는 기준 클럭 발생회로에 있어서,
상기 PLL부로부터 신호를 입력받아 저역 주파수를 통과시켜 상기 전압 레벨 비교기 및 다른 장치로 출력하는 저역 필터와; 상기 저역 필터로부터 신호를 입력받아 그 레벨을 판단하여 외부 기준 클럭이 안정적이면 전압을 일정한 레벨로 유지하고, 외부 기준 클럭이 안정적이지 못하면 레벨의 변화가 발생하여 제어신호를 출력하는 레벨 비교기; 및 상기 레벨 비교기로부터 레벨의 변화에 따른 제어신호를 입력받으면 구동되어 기준 클럭 경보를 출력하는 단안정 멀티바이브레이터를 포함하는 것을 특징으로 한다.
도 1 은 종래의 망동기 장치에 있어서 기준 클럭 발생 회로에 대한 구성을 나타낸 기능블록도이고,
도 2 는 본 발명의 일 실시예에 따른 기준 클럭 감시 장치가 부과된 기준 클럭 발생 회로에 대한 구성을 나타낸 기능블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제 1 분주기
20 : 국부 발진기
30 : 제 2 분주기
40 : PLL부
50 : 전압 레벨 비교기
100 : 저역 필터
110 : 레벨 비교기
120 : 단안정 멀티바이브레이터
이하, 본 발명에 의한 기준 클럭 감시 장치에 대하여 첨부된 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 동일 부호를 가지도록 하였다. 또한 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 2 는 본 발명의 일 실시예에 따른 기준 클럭 감시 장치가 부과된 기준 클럭 발생 회로에 대한 구성을 나타낸 기능블록도로서, 본 발명의 일 실시예에 의한 기준 클럭 감시 장치는 제 1 분주기(10), 국부 발진기(20), 제 2 분주기(30), PLL부(40), 전압 레벨 비교기(50), 저역 필터(Low Pass Filter)(100), 레벨 비교기(110), 및 단안정 멀티바이브레이터(120)로 구성되어 있다.상기 제 1 분주기(10)는 외부 기준 클럭(2.048MHz)을 입력받은 후 그 입력받은 외부 기준 클럭을 4KHz로 분주하여 상기 PLL부(40)로 출력하는 역할을 한다.그리고, 상기 국부 발진기(20)는 상기 제 1 분주기(10)로부터 4KHz로 분주된 외부 기준 클럭을 입력받음과 동시에 상기 제 2 분주기(30)로부터 4KHz로 분주된 내부 기준 클럭을 입력받아 내부 기준 클럭의 지터를 제거한 후 상기 저역 필터(100)로 출력하는 역할을 한다.또한, 상기 제 2 분주기(30)는 상기 국부 발진기(20)로부터 입력된 내부 기준 클럭을 4KHz로 분주하여 이를 상기 PLL부(40)로 재 전송하는 역할을 한다.그리고, 상기 PLL부(40)는 상기 제 1 분주기(10) 및 제 2 분주기(30)가 분주한 4KHz의 클럭 신호를 각각 입력받아 두 클럭 사이의 위상차를 추출한 후 내부 기준 클럭을 발생시켜 출력하는 역할을 한다.또한, 상기 전압 레벨 비교기(50)는 상기 PLL부(40)의 내부 기준 클럭을 입력받아 이를 기준이 되는 전압과 비교하여 상기 국부 발진기(20)의 출력을 제어하는 전압 제어 신호를 상기 국부 발진기(20)로 출력하는 역할을 한다.
그리고, 상기 저역 필터(Low Pass Filter)(100)는 상기 PLL부(40)로부터 신호를 입력받아 저역 주파수를 통과시켜 상기 전압 레벨 비교기(50) 및 레벨 비교기(110)로 출력하는 역할을 한다.
또한, 상기 레벨 비교기(110)는 상기 저역 필터(100)로부터 신호를 입력받아 그 레벨을 판단하여 외부 기준 클럭이 안정적이면 전압을 일정한 레벨로 유지하고, 외부 기준 클럭이 안정적이지 못하면 전압이 일정한 레벨로 유지되지 못하여 그 레벨의 변화를 상기 단안정 멀티바이브레이터(120)로 출력하는 역할을 한다.
상기 단안정 멀티바이브레이터(120)는 상기 레벨 비교기(110)로부터 레벨의 변화에 따른 제어신호를 입력받으면 구동되어 기준 클럭 경보를 출력함으로써 삼중화되어 있는 망동기 장치에서 기준 클럭을 공급하는 보드의 액티브를 변경하도록 하여 시스템에 보다 안정된 기준 클럭을 공급할 수 있도록하고, 동시에 PLL부(40)의 이상을 감지하도록 하는 역할을 한다.
본 발명에서 제안한 기준 클럭 감시 장치의 동작을 설명하면 다음과 같다.
기준 클럭 발생 회로가 정상적으로 동작하는 경우에는, 외부 기준 클럭(2.048MHz)을 제 1 분주기(10)를 통하여 분주한 4KHz 클럭 신호와 국부 발진기(20)의 출력을 제 2 분주기(30)를 통하여 분주한 4KHz 클럭 신호를 PLL부(40)로 입력한다.
그런 후, PLL부(40)를 통해 지터를 제거한 기본 클럭 4KHz를 시스템 클럭으로 출력한다.
이후에, 상기 시스템 클럭 신호는 전압 레벨 비교기(50)와 레벨 비교기(110)로 입력되고 레벨 비교기(110)의 전압이 안정적으로 유지되어 단안정 멀티바이브레이터(120)를 구동하는 제어 신호를 출력하지 않는다.
기준 클럭 발생 회로가 정상적으로 동작하지 않는 경우에는, 외부 기준 클럭(2.048MHz)을 제 1 분주기(10)를 통하여 분주한 4KHz 클럭 신호와 국부 발진기(20)의 출력을 제 2 분주기(30)를 통하여 분주한 4KHz 클럭 신호를 PLL부(40)로 입력한다.
그런 후, PLL부(40)를 통해 지터를 제거한 기본 클럭 4KHz를 시스템 클럭으로 출력한다. 여기까지는 상기 정상적 동작 과정과 동일하다.
이후에, 상기 시스템 클럭 신호는 전압 레벨 비교기(50)와 레벨 비교기(110)로 입력되고 레벨 비교기(110)의 전압이 일정한 레벨로 유지되지 못하므로 단안정 멀티바이브레이터(120)를 구동하는 제어 신호를 출력하게 되고 단안정 멀티바이브레이터(120)는 기준 클럭 경보를 발생하여 시스템의 이상을 알린다.
상술한 바와 같이 본 발명에 의한 기준 클럭 감시 장치에 의하면, 종래의 망동기 장치에 구현되어 있는 기준 클럭 발생 회로부에서 외부 기준 클럭의 지터(Jitter)흡수를 위해 구현되어 있는 PLL부의 정상 동작 여부를 체크할 수 있는 부분을 추가함으로써 종래에 발생할 수 있는 시스템 클럭의 불안정, 부품의 불량으로 인한 기준 클럭 발생 회로부의 오동작 또는 시스템 환경에 의한 기준 클럭 발생부 회로의 이상 동작 여부를 미리 감지하고 시스템 클럭의 불안정으로 인한 시스템의 오동작을 방지하여 시스템의 안정도를 높일 수 있는 뛰어난 효과가 있다.
Claims (1)
- 외부 기준 클럭(2.048MHz)을 4KHz로 분주하는 제 1 분주기와; 내부 기준 클럭을 생성하는 국부 발진기와; 상기 발진기에서 입력된 클럭을 4KHz로 분주하는 제 2 분주기와; 상기 제 1 분주기 및 제 2 분주기가 분주한 4KHz의 클럭 신호를 입력받아 두 클럭 사이의 위상차를 추출하여 이 신호를 출력하는 PLL부; 및 상기 PLL부의 신호를 입력받아 이를 기준이 되는 전압과 비교하여 상기 국부 발진기의 출력을 제어하는 전압 제어 신호를 상기 국부 발진기로 출력하는 전압 레벨 비교기를 포함하는 기준 클럭 발생회로에 있어서,상기 PLL부로부터 신호를 입력받아 저역 주파수를 통과시켜 상기 전압 레벨 비교기 및 다른 장치로 출력하는 저역 필터;상기 저역 필터로부터 신호를 입력받아 그 레벨을 판단하여 외부 기준 클럭이 안정적이면 전압을 일정한 레벨로 유지하고, 외부 기준 클럭이 안정적이지 못하면 레벨의 변화가 발생하여 제어신호를 출력하는 레벨 비교기; 및상기 레벨 비교기로부터 레벨의 변화에 따른 제어신호를 입력받으면 구동되어 기준 클럭 경보를 출력하는 단안정 멀티바이브레이터를 포함하는 것을 특징으로 하는 기준 클럭 감시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054207A KR100343929B1 (ko) | 1999-12-01 | 1999-12-01 | 기준 클럭 감시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054207A KR100343929B1 (ko) | 1999-12-01 | 1999-12-01 | 기준 클럭 감시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010053730A KR20010053730A (ko) | 2001-07-02 |
| KR100343929B1 true KR100343929B1 (ko) | 2002-07-20 |
Family
ID=19622992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990054207A KR100343929B1 (ko) | 1999-12-01 | 1999-12-01 | 기준 클럭 감시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100343929B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0125210Y1 (ko) * | 1993-12-31 | 1998-10-01 | 구자홍 | 디지탈 시스템에서의 여러 동기 타이밍 발생회로 |
-
1999
- 1999-12-01 KR KR1019990054207A patent/KR100343929B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0125210Y1 (ko) * | 1993-12-31 | 1998-10-01 | 구자홍 | 디지탈 시스템에서의 여러 동기 타이밍 발생회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010053730A (ko) | 2001-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6516422B1 (en) | Computer system including multiple clock sources and failover switching | |
| US7242740B2 (en) | Digital phase-locked loop with master-slave modes | |
| JP2005518012A (ja) | シームレス・クロック | |
| US11815552B2 (en) | Clock frequency monitoring device and clock frequency monitoring method | |
| KR100343929B1 (ko) | 기준 클럭 감시 장치 | |
| JPS6348928A (ja) | 網同期用クロツク制御方式 | |
| JPH06104882A (ja) | 網同期クロック供給装置 | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| US6931087B1 (en) | Feedforward clock switching circuit | |
| KR100222406B1 (ko) | 이중화 구조를 가지는 클럭 동기 장치 및 이중화 구현 방법 | |
| US6999546B2 (en) | System and method for timing references for line interfaces | |
| KR100188228B1 (ko) | 이중화된 타이밍 동기시스템의 타이밍 공급회로 | |
| JPH09116425A (ja) | クロック供給回路 | |
| US7468991B2 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss | |
| KR100257344B1 (ko) | 디지탈 피엘엘 회로 | |
| JPH10313349A (ja) | データ通信装置 | |
| KR200185362Y1 (ko) | 시스템 클럭 이중화 장치 | |
| KR19980066118A (ko) | 동기식장치에서 홀드오버 회로 및 방법 | |
| JPH0347615B2 (ko) | ||
| KR100560434B1 (ko) | 범용 망 동기 시스템 클럭 공급 장치 | |
| KR100207858B1 (ko) | 자체 동기 신호 공급 회로 | |
| KR100228379B1 (ko) | 이중화된 시스템에서의 클럭 공급장치 | |
| KR20020014167A (ko) | 동기식 광 전송 다중화 장치에서의 무절체에러 스위칭이가능한 클럭 공급 장치 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| KR100518439B1 (ko) | 이중화된 클럭 모듈의 위상 동기화 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070628 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |