KR100257344B1 - 디지탈 피엘엘 회로 - Google Patents
디지탈 피엘엘 회로 Download PDFInfo
- Publication number
- KR100257344B1 KR100257344B1 KR1019970082202A KR19970082202A KR100257344B1 KR 100257344 B1 KR100257344 B1 KR 100257344B1 KR 1019970082202 A KR1019970082202 A KR 1019970082202A KR 19970082202 A KR19970082202 A KR 19970082202A KR 100257344 B1 KR100257344 B1 KR 100257344B1
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- clock
- reference clock
- converter
- phase
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 9
- 238000013500 data storage Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007958 sleep Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 디지탈 피엘엘(PLL; Phase Locked Loop) 회로에 관한 것으로, 특히 기준클럭이 상실되거나 기준클럭이 오차 범위를 벋어나 입력되는 경우에도 시스템 클럭 공급을 안정하게 하도록 하는 디지탈 피엘엘 회로에 관한 것이다.
종래의 피엘엘 회로에서는 전송 데이타의 입력이 중단되어 입력클럭이 인가되지 않는 경우에는 급 변화된 위상 에러신호에 의해 비정상적인 시스템 클럭을 출력하므로, 통신기기의 동기를 정상적으로 맞추어 줄 수 없어서 데이타 송수신에 있어 슬립현상이 발생되어 데이타 송수신을 정상적으로 행할 수 없게되는 문제점이 있다.
본 발명은 기준클럭이 상실되거나 기준클럭이 오차 범위를 벋어나 입력되는 경우에도 시스템 클럭을 정상적으로 안정하게 발생하므로 통신기기가 동기상태를 유지하여 데이타 슬립현상 없이 데이타 송수신을 하게 된다.
Description
본 발명은 디지탈 피엘엘(PLL; Phase Locked Loop) 회로에 관한 것으로, 특히 기준클럭이 상실되거나 기준클럭이 오차 범위를 벋어나 입력되는 경우에도 시스템 클럭 공급을 안정하게 하도록 하는 디지탈 피엘엘 회로에 관한 것이다.
일반적으로 일반적으로 여러 통신기기 사이에 데이타를 주고받는 경우 통신기기 사이에 동기를 정상적으로 유지해 주어야 만이 정상적으로 데이타 통신할 수 있고, 통신기기 사이에 선로 장애 등에 의해 데이타 스트림이 단절되는 경우에는 해당 두 통신기기 사이에 동기를 맞추어줄 수 없어 데이타 슬립(slip)현상이 발생되어서 데이타 통신을 정상적으로 수행할 수 없다. 이와같이 통신기기 사이에 동기를 맞추어 주기 위하여 선로를 통해 데이타를 수신할 때 피엘엘 회로가 해당 데이타에 실려온 클럭을 추출하여 해당 클럭에 의거해서 여러 가지 시스템 클럭을 발생하여 통신기기의 동기를 맞추어 준다.
그런데, 종래의 피엘엘 회로에서는 전송 데이타의 입력이 중단되어 입력클럭이 인가되지 않는 경우에는 급 변화된 위상 에러신호에 의해 비정상적인 시스템 클럭을 출력하므로, 통신기기의 동기를 정상적으로 맞추어 줄 수 없어서 데이타 송수신에 있어 슬립현상이 발생되어 데이타 송수신을 정상적으로 행할 수 없게되는 문제점이 있다.
본 발명은 상술한 바와같은 문제점을 해결하기 위하여 안출된 것으로, 기준클럭이 상실되거나 기준클럭이 오차 범위를 벋어나 입력되는 경우에도 시스템 클럭을 정상적으로 안정하게 발생함으로써 통신기기가 동기상태를 유지하여 데이타 슬립현상 없이 데이타 송수신을 하도록 하는 디지탈 피엘엘 회로를 제공함에 목적이 있다.
이와같은 목적을 달성하기 위한 본 발명의 특징은, 디지탈 피엘엘 회로에 있어서, 대국으로 부터의 기준클럭, 이중화된 클럭보드중 동작상태에 있는 보드로 부터의 기준클럭, 또는 서브랙인 경우 메인랙과 연결된 링크로부터 추출된 기준클럭을 검출하여, 이중에서 시스템 설정상태, 랙위치 또는 보드 실장 상태에 따라서 하나를 선택하여 출력하는 기준클럭 검출/선택부와; 상기 기준클럭 검출/선택부로부터 인가받은 기준클럭을 이분주 하고, 해당 이분주된 클럭을 소정 주파수의 카운트 클럭으로 카운트하여 위상 오차를 검출해서 출력하는 디지탈 위상검출기와; 상기 디지탈 위상검출기로부터 인가되는 위상 오차를 프리런 모드, 고속모드, 로킹모드, 홀드오버모드의 미리 설정된 파라미터와 비교하여 동작모드를 결정해서 해당 동작모드 정보를 출력하는 모드전환기와; 상기 모드변환기로부터 인가받은 동작모드 정보에 따라 모드별 제어값을 계산하여 출력하는 위상제어기와; 상기 위상제어기로부터 인가받은 제어값을 아날로그 전압값으로 변환하여 VCXO측에 출력하여 VCXO의 발진 동작을 제어하는 D/A변환기와; 상기 VCXO로부터 인가되는 발진 클럭을 분주하여 각종 시스템클럭을 생성해서 시스템에 공급함과 동시에 카운트 클럭을 생성하여 상기 디지탈 위상검출기측에 출력하는 시스템 클럭 생성/공급부와; 로킹모드에서 상기 위상제어기에 의해 D/A변환기측에 출력되는 제어값을 저장하면서 상기 모드전환기에 의해 홀드오버모드가 결정되는지를 감시하여, 홀드오버모드로 전환되는 경우 저장된 제어값을 상기 위상제어기에 공급하여 상기 위상제어기로 하여금 홀드오버모드에서의 제어값을 계산하여 상기 D/A변환기측에 출력할 수 있게하는 홀드오버 감시/데이타 저장부를 포함하는데 있다.
도1은 본 발명에 따른 디지탈 피엘엘 회로의 구성도.
도2는 본 발명 디지탈 피엘엘 회로의 동작 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 기준클럭 검출/선택부 12 : 디지탈 위상검출기
13 : 모드전환기 14 : 홀드오버감시/데이타 저장부
15 : 위상제어기 16 : D/A변환기
17 : VCXO 18 : 시스템 클럭 생성/공급부
본 발명에 따른 디지탈 피엘엘 회로는 도1에 도시된 바와같이 기준클럭 검출/선택부(11), 디지탈 위상검출기(12), 모드전환기(13), 홀드오버감시/데이타 저장부(14), 위상제어기(15), D/A변환기(16), VCXO(17) 및 시스템 클럭 생성/공급부(18)를 구비하여 이루어진다. 기준클럭 검출/선택부(11)는 대국으로 부터의 기준클럭, 이중화된 클럭보드중 동작상태에 있는 보드로 부터의 기준클럭, 또는 서브랙(sub rack)인 경우 메인랙과 연결된 링크로부터 추출된 기준클럭을 검출하여, 이중에서 시스템 설정상태, 랙위치 또는 보드 실장 상태에 따라서 하나를 선택하여 디지탈 위상검출기(12)측에 출력한다. 디지탈 위상검출기(12)는 기준클럭 검출/선택부(11)로부터 인가받은 기준클럭을 이분주 하고, 해당 이분주된 클럭을 시스템 클럭 생성/공급부(18)로 부터 인가된 2048배 주파수의 카운트 클럭으로 카운트하여 위상 오차를 검출해서 모드전환기(13)측에 출력한다. 모드전환기(13)는 디지탈 위상검출기(12)로부터 인가되는 위상 오차를 프리런 모드, 고속(FAST)모드, 로킹(LOCKING)모드, 홀드오버(HOLD OVER)모드의 미리 설정된 파라미터와 비교하여 동작모드를 결정해서 해당 동작모드 정보를 위상제어기(15)측에 출력한다. 위상제어기(15)는 모드변환기(13)으로부터 인가받은 동작모드 정보에 따라 모드별 제어값을 계산하여 D/A변환기(16)측에 출력한다. 또한, D/A변환기(16)는 위상제어기(15)로부터 인가받은 제어값을 아날로그 전압값으로 변환하여 VCXO(17)측에 출력함으로써 VCXO(17)의 발진 동작을 제어하며, 시스템 클럭 생성/공급부(18)는 VCXO(17)로부터 인가되는 발진 클럭을 분주하여 각종 시스템클럭을 생성해서 시스템에 공급함과 동시에 기준클럭의 2048배 주파수를 갖는 카운트 클럭을 생성하여 디지탈 위상검출기(12)측에 출력한다. 그리고, 홀드오버 감시/데이타 저장부(14)는 로킹모드에서 위상제어기(15)에 의해 D/A변환기(16)측에 출력되는 제어값을 저장하면서 모드전환기(13)에 의해 홀드오버모드가 결정되는지를 감시하여, 홀드오버모드로 전환되는 경우 저장된 제어값을 위상제어기(15)에 공급하여 위상제어기(15)로 하여금 홀드오버모드에서의 제어값을 계산하여 D/A변환기(16)측에 출력할 수 있게한다.
한편, 프리런모드는 기준클럭 검출/선택부(11)에 입력되는 기준클럭이 없거나 입력되는 기준클럭이 VCXO(17)의 제어범위를 벋어나 홀드모드로 전환된 후 일정시간이 경과하여도 기준클럭이 복구되지 않는 경우에 선택되는 동작모드로서, 이 프리런모드에서 위상제어기(15)는 중간 제어값을 D/A변환기(16)를 통해 출력한다. 고속모드는 최초 전원이 입력되는 경우 빠른 시간내에 VCXO(17)의 출력이 기준클럭에 접근하기 위하여 위상제어기(15)가 비교적 큰 상수값으로 D/A변환기(16)를 통해 VCXO(17)를 제어하는 동작모드로서, 이 고속모드에서는 디지탈 위상검출기(12)에 의해 검출된 위상 오차가 고속모드 제어 범위내의 값을 가질 때 고속모드 계수에 몇 배수의 값을 계산하여 출력 제어값에 더해 출력함으로써 빠르게 기준클럭에 접근하게 된다. 그리고, 로킹모드는 VCXO(17)의 출력이 기준클럭에 로킹된 상태로, 이 로킹모드에서 위상제어기(15)는 고속모드 보다 시상수값을 적게 설정하여 해당 제어값으로 D/A변환기(16)를 통해 VCXO(17)를 제어한다. 홀드오버모드는 로킹모드 상태에서 기준클럭이 상실되거나 입력 기준클럭이 VCXO(17)의 제어 범위를 벋어난 경우 위상제어기(15)가 로킹모드 상태의 제어값을 VCXO(17)측에 출력하도록 함으로써 VCXO(17)의 출력을 안정화 시키는데, 이 홀드오버모드는 일정시간이 경과하여도 기준클럭이 복구되지 않으면 프리런 모드로 전환된다.
이상과 같이 구성된 본 발명의 디지탈 피엘엘 회로는 다음과 같이 동작한다.
먼저, 기준클럭 검출/선택부(11)가 인가받은 기준클럭을 검출하고, 이중에서 시스템 설정상태, 랙위치 또는 보드 실장 상태에 따라서 하나를 선택하여 디지탈 위상검출기(12)측에 출력하면, 디지탈 위상검출기(12)는 기준클럭 검출/선택부(11)로부터 인가되는 해당 기준클럭을 이분주 하고 해당 이분주된 클럭을 시스템 클럭 생성/공급부(18)로 부터 인가된 2048배 주파수의 카운트 클럭으로 카운트하여 위상 오차를 검출해서 모드전환기(13)측에 출력한다. 그때, 모드전환기(13)는 디지탈 위상검출기(12)로부터 인가되는 위상 오차를 프리런 모드, 고속모드, 로킹모드, 홀드오버모드의 미리 설정된 파라미터와 비교하여 동작모드를 결정해서 해당 동작모드 정보를 위상제어기(15)측에 출력하며, 위상제어기(15)는 모드변환기(13)으로부터 인가받은 해당 동작모드 정보에 따라 모드별 제어값을 계산하여 D/A변환기(16)측에 출력한다. 이에따라, D/A변환기(16)는 위상제어기(15)로부터 인가받은 제어값을 아날로그 전압값으로 변환하여 VCXO(17)측에 출력함으로써 VCXO(17)의 발진 동작을 제어하여 발진클럭을 시스템 클럭 생성/공급부(18)측에 출력케한다. 그후, 시스템 클럭 생성/공급부(18)는 VCXO(17)로부터 인가되는 발진 클럭을 분주하여 각종 시스템클럭을 생성해서 시스템에 공급하고, 기준클럭의 2048배 주파수를 갖는 카운트 클럭을 생성하여 디지탈 위상검출기(12)측에 출력한다.
한편, 홀드오버 감시/데이타 저장부(14)는 로킹모드에서 위상제어기(15)에 의해 D/A변환기(16)측에 출력되는 제어값을 저장하면서 모드전환기(13)에 의해 홀드오버모드가 결정되는지를 감시하는데, 기준클럭 검출/선택부(11)에 입력되던 기준클럭이 상실되거나 해당 입력 기준클럭이 VCXO(17)의 제어 범위를 벋어남에 기인하여 모드전환기(13)에 의해 홀드오버모드로 전환되는 경우, 홀드오버 감시/데이타 저장부(14)는 로킹모드에서 저장한 제어값을 위상제어기(15)에 공급하여, 위상제어기(15)로 하여금 해당 저장 제어값에 의거하여 홀드오버모드에서의 제어값을 계산해서 VCXO(17)를 제어하여 로킹모드에 상응하는 발진클럭을 출력케 함으로써 안정된 시스템 클럭을 공급케한다.
이상 설명한 바와같이, 본 발명은 기준클럭이 상실되거나 기준클럭이 오차 범위를 벋어나 입력되는 경우에도 시스템 클럭을 정상적으로 안정하게 발생하므로 통신기기가 동기상태를 유지하여 데이타 슬립현상 없이 데이타 송수신을 하게 된다.
Claims (1)
- 디지탈 피엘엘 회로에 있어서,대국으로 부터의 기준클럭, 이중화된 클럭보드중 동작상태에 있는 보드로 부터의 기준클럭, 또는 서브랙인 경우 메인랙과 연결된 링크로부터 추출된 기준클럭을 검출하여, 이중에서 시스템 설정상태, 랙위치 또는 보드 실장 상태에 따라서 하나를 선택하여 출력하는 기준클럭 검출/선택부와; 상기 기준클럭 검출/선택부로부터 인가받은 기준클럭을 이분주 하고, 해당 이분주된 클럭을 소정 주파수의 카운트 클럭으로 카운트하여 위상 오차를 검출해서 출력하는 디지탈 위상검출기와; 상기 디지탈 위상검출기로부터 인가되는 위상 오차를 프리런 모드, 고속모드, 로킹모드, 홀드오버모드의 미리 설정된 파라미터와 비교하여 동작모드를 결정해서 해당 동작모드 정보를 출력하는 모드전환기와; 상기 모드변환기로부터 인가받은 동작모드 정보에 따라 모드별 제어값을 계산하여 출력하는 위상제어기와; 상기 위상제어기로부터 인가받은 제어값을 아날로그 전압값으로 변환하여 VCXO측에 출력하여 VCXO의 발진 동작을 제어하는 D/A변환기와; 상기 VCXO로부터 인가되는 발진 클럭을 분주하여 각종 시스템클럭을 생성해서 시스템에 공급함과 동시에 카운트 클럭을 생성하여 상기 디지탈 위상검출기측에 출력하는 시스템 클럭 생성/공급부와; 로킹모드에서 상기 위상제어기에 의해 D/A변환기측에 출력되는 제어값을 저장하면서 상기 모드전환기에 의해 홀드오버모드가 결정되는지를 감시하여, 홀드오버모드로 전환되는 경우 저장된 제어값을 상기 위상제어기에 공급하여 상기 위상제어기로 하여금 홀드오버모드에서의 제어값을 계산하여 상기 D/A변환기측에 출력할 수 있게하는 홀드오버 감시/데이타 저장부를 포함하는 것을 특징으로 하는 디지탈 피엘엘 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970082202A KR100257344B1 (ko) | 1997-12-31 | 1997-12-31 | 디지탈 피엘엘 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970082202A KR100257344B1 (ko) | 1997-12-31 | 1997-12-31 | 디지탈 피엘엘 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990061909A KR19990061909A (ko) | 1999-07-26 |
| KR100257344B1 true KR100257344B1 (ko) | 2000-05-15 |
Family
ID=19530798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970082202A KR100257344B1 (ko) | 1997-12-31 | 1997-12-31 | 디지탈 피엘엘 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100257344B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040051019A (ko) * | 2002-12-11 | 2004-06-18 | 엘지전자 주식회사 | 디지털 위상 동기 루프를 이용한 통합 동기화 보드 및 방법 |
-
1997
- 1997-12-31 KR KR1019970082202A patent/KR100257344B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990061909A (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459435A (en) | Frequency synchronous circuit for obtaining original clock signal by removing noise components | |
| US6816818B2 (en) | Method, clock generator module and receiver module for synchronizing a receiver module | |
| KR100871205B1 (ko) | 다중 클럭 위상 결정 시스템 | |
| JPH10261944A (ja) | データ信号切換装置 | |
| KR100257344B1 (ko) | 디지탈 피엘엘 회로 | |
| US7599460B2 (en) | Transmitting apparatus | |
| JP2008035111A (ja) | 二重システム型基準周波数信号発生器 | |
| JPH06104882A (ja) | 網同期クロック供給装置 | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| KR100188228B1 (ko) | 이중화된 타이밍 동기시스템의 타이밍 공급회로 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| KR19990005630A (ko) | 다양한 망동기 클럭 발생장치 | |
| KR920003362B1 (ko) | 미세 위상차 보정회로 및 보정 방법 | |
| KR100343929B1 (ko) | 기준 클럭 감시 장치 | |
| KR100257253B1 (ko) | 교환기의 망동기 장치 | |
| KR100222406B1 (ko) | 이중화 구조를 가지는 클럭 동기 장치 및 이중화 구현 방법 | |
| JP2004015659A (ja) | Ｐｌｌ制御装置 | |
| KR100560434B1 (ko) | 범용 망 동기 시스템 클럭 공급 장치 | |
| KR19980066118A (ko) | 동기식장치에서 홀드오버 회로 및 방법 | |
| JPH09261787A (ja) | Ｐｌｌ回路におけるクロック同期回路 | |
| KR19990058878A (ko) | 코드분할다중접속 기지국에서의 클럭 동기부 이중화 방법 및 이중화기 | |
| KR19980039841A (ko) | 사설교환시스템에 안정된 클럭을 공급하는 회로 | |
| JP2003158510A (ja) | 回線切替装置 | |
| JP2004179864A (ja) | クロック切替方法及びクロック切替装置 | |
| WO2004086686A1 (en) | Apparatus of network synchronization and switching for use in atm exchanger |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080124 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |