JPS61281318A

JPS61281318A - 半導体集積回路

Info

Publication number: JPS61281318A
Application number: JP60107767A
Authority: JP
Inventors: Masaaki Tsukagoshi; 塚越　政明
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1985-05-20
Filing date: 1985-05-20
Publication date: 1986-12-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、発振回路を内蔵する半導体集積回路に関し、
特に、動作を停止する保持モードが設けられた半導体集
積回路に関する。

（ロ）従来の技術一般に、ワンチップマイクロコンピュータ等の半導体集
積回路では、水晶振動子あるいはセラミック振動子等を
外部接続することによって基準クロックパルスを発生す
る発振回路、及び、発振回路から出力されるクロックパ
ルスに基いて内部回路の動作を制御するための複数のタ
イミング信号を発生するタイミングジェネレータが内蔵
されている。この様な半導体集積回路は消費電力を減少
するためにＣ−ＭＯＳで構成される場合が多い。

更に、本願出願人が昭和５８年１１月３０日に発行した
ｒＬｃ６５００シリーズ　ユーザーズマニュアル」の第
３５頁から第４１頁に記載されている如く、プログラム
待機中や停電バックアップ中の消費電力低減のために保
持モードが設けられている。

保持モードは、その要求により発振回路の動作やタイミ
ングジェネレータの動作等を停止させることにより、内
部回路の状態を保持したまま全体の動作を停止させる機
能である。

従来の保持モードに於ける制御の仕方には、第２図□に
示す方法と第３図に示す方法とがある。

第２図は、発振回路（１）を常時動作させておき、発振
回路（１）からのクロックパルスＣＬＫに基いて内部回
路の動作を制御する複数のタイミングパルスＴ１〜Ｔ４
を発生するタイミングジェネレータ（２）の動作を保持
モード制御信号５ＴＡＲＴ／５ＴＯＰで制御するもので
あり、保持モード要求時にはタイミングジェネレータ（
２）の動作を停止させてタイミングパルスＴ　ｔ　””
　Ｔ４の発生を禁止し、保持モードの解除時に再び動作
を開始させる。

また、第３図は、発振回路（３）及びタイミングジェネ
レータ（４）の動作を保持モード制御信号５ＴＡＲＴ／
５ＴＯＰで制御するものであり、保持モード要求時には
発振回路（３）の発振動作を停止させると共にタイミン
グジェネレータ（４）の動作も停止させ、保持モード解
除時に再び発振回路（３）の発振を開始させると共にタ
イミングジェネレータ（４）の動作も開始させる。

（ハ）発明が解決しようとする問題点しかしながら、第２図に示された方法では、保持モード
状態であっても発振回路（１）は発振動作を行っている
ため、発振回路（１）での消費電力が大きく、期待した
ほどの低電力化ができない。また。

第３図に示された方法では、保持モード状態で発振回路
（３）の動作が停止するため消費電力は大幅に減少でき
る。しかし、水晶振動子やセラミック振動子等を用いた
発振方式の場合には、保持モードの解除時に発振回路（
３）が動作を再開する際、異常発振・が起こり半導体集
積回路の誤動作につながるため、この発振方式は採用で
きず、第３図に示すようなＣＲ発振方式に限られる。但
し、ＣＲ発振方式は通常の動作状態に於いて、電源電圧
及び温度等の影響を受は易く、発振周波数の安定度が悪
い欠点がある。

に）問題点を解決するための手段本発明は、上述した点に鑑みて為されたものであり、保
持モード時に発振回路及びタイミングジェネレータの動
作を停止させる手段によって制御され、タイミングジェ
ネレータの動作開始後も複数のタイミング信号を遮断す
る手段と、タイミングジェネレータから出力される所定
のタイミング信号を計数するカウンタとを設け、保持モ
ードの解除時に発振回路の発振が安定するまでの期間に
相当する数のタイミング信号をカウンタが計数したとき
複数のタイミング信号の遮断を解除するものである。

（ホ）作用本発明によれば、保持モード時には発振回路及びタイミ
ングジェネレータの動作が停止され、保持モードの解除
時には発振回路及びタイミングジェネレータの動作が再
開されるが、動作再開後はタイミングジェネレータから
出力される複数のタイミング信号は遮断されており、内
部回路へは供給されない。そして、発振回路の発振が安
定する期間に相当する数のタイミング信号をカウンタが
計数したとき、カウンタの出力が複数のタイミング信号
を遮断する手段を制御して、タイミング信号の遮断を、
解除する。

（へ）実施例第１図は本発明の実施例を示すブロック図である。発振
回路（５）は外部接続された水晶振動子（６）、抵抗Ｒ
１及び、コンデンサＣによって発振を行い、基準クロッ
クパルスＣＬＫ３タイミングジェネレータ（７）に印加
する。タイミングジェネレータ（７）はクロックパルス
ＣＬＫに基いて半導体集積回路の内部回路（図示せず）
の動作を制御するためのタイミング信号Ｔ１〜Ｔ４を作
成するものである。発振回路（５）及びタイミングジェ
ネレータ（７）の動作は、フリップフロップ（８）の出
力によって制御され、フリップフロップ（８）はモード
制御回路（９）によってセット及びリセットされる。モ
ード制御回路（９）は、保持モード要求信号（ト）及び
保持モード解除要求信号（６）を入力し、半導体集積回
路の保持モード及び通常の動作モードを制御するもので
あり、保持モード要求信号（転）は、停電検出などによ
りハードウエア的に発生する場合率、マイクロコンピュ
ータのようにソフトウェア的に発生する場合等に印加さ
れ・保持モード解除要求信号（ロ）は停電からの復帰時
あるいは外部からの操作等によって印加される。タイミ
ングジェネレータ（７）から出力されるタイミング信号
Ｔ、〜Ｔ４は各々ＡＮＤゲートａ２Ｑ３（ロ）（至）に
印加され、ＡＮＤゲート（２）μｓα４（至）の各出力
が半導体集積回路の内部回路へタイミング信号として供
給される。また、ＡＮＤゲートＱ２０３０４）（至）の
他方の入力には、共通にフリップフロップα０の出力Ｑ
が印加される。フリップフロップ００はモード制御回路
（９）から保持モードになるときに出力されるセット信
号αηによってリセットされ、カウンタ（ト）の出力α
窃によってリセットされる。カウンタ（ト）は、タイミ
ングジェネレータ（７）から出力されるタイミング信号
Ｔ、〜Ｔ４のいずれか一つ、例えば、タイミング信号Ｔ
、〜Ｔ４を動作の１サイクルとしたときその１サイクル
中の最初に出力されるタイミング信号Ｔ、を入力し、そ
のパルスを計数するものであり、発振回路（５）が発振
を開始してから安定するまでの期間に相当する数のタイ
ミング信号Ｔ１を計数したとき、そのタイミング信号Ｔ
１　の発生と同期して出力ａ傷を発生する。

第１図の実施例に於いて、通常の動作中はフリップフロ
ップ（８）（至）は共にリセット状態にあり、発振回路
（５）及びタイミングジェネレータ（７）は動作中で、
タイミングジェネレータ（７）から出力されるタイミン
グ信号Ｔ、〜Ｔ４はＡＮＤゲートＱ２（至）（ロ）（至
）を介して各内部回路へ供給されている。この状態に於
いて、停電等の発生により保持モード要求信号（ト）が
印加されるとモード制御回路（９）は、保持モード解除
要求（ロ）や現在のタイミング状態を判断し、保持モー
ドの起動準備が整うとセット信号αηを出力しフリップ
フロップ（８）（至）をセット状態にする。

するとフリップフロップ（８）の出力Ｑにより発振回路
（５）及びタイミングジェネレータ（７）の動作が停止
され、クロックパルスＣＬＫ及びタイミング信号Ｔ、〜
Ｔ４は発生されなくなる。これにより、半導体集積回路
全体の動作は、その状態を保持したまま停止され、保持
モードとなり、消費電力の減少が図られる。

次に、保持モード状態に於いて、保持モード解除要求信
号（６）が発生すると、モード制御回路（９）はリセッ
ト信号翰を出力してフリップフロップ（８）をリセット
する。リセットされたフリップフロップ（８）の出力Ｑ
により発振回路（５）は発振を開始し、タイミングジェ
ネレータ（７）はクロックパルスＣＬＫに基いてタイミ
ング信号Ｔ１〜Ｔ４を出力する。しかし、フリップフロ
ップ（ト）はセント状態のままであるためＡＮＤゲート
Ｑ２ａ３α４）（至）は印加されたタイミング信号Ｔ１
〜Ｔ４を遮断している。従って、他の内部回路の動作は
停止したままである。一方、カウンタ（ト）はタイミン
グジェネレータ（７）から出力されているタイミング信
号Ｔ、を計数しており、所定数、即ち、発振回路（５）
の動作開始後、発振が安定となるまでの期間、を計数す
ると出力（１つを発生しフリップフロップ（ト）をリセ
ットする。リセットされたフリップフロップ（至）の出
力ｄによりＡＮＤゲート（２）（至）αＩＯ（至）はタ
イミング信号Ｔ１〜Ｔ４を各内部回路に供給する。この
とき、動作の１サイクルに於いて最初に出力されるタイ
ミング信号Ｔ。

の発生と同期してフリップフロップ（至）がリセットさ
れるため、ＡＮＤゲートＱ２０３α４）（至）から出力
されるタイミング信号Ｔ１〜Ｔ４は必ず動作に必要な信
号から出力されることになり、各内部回路の誤動作は発
生しない。

通常、タイミングジェネレータ（７）内にはクロックパ
ルスＣＬＫを分周する分周回路が設けられてあり、その
分周された信号によってタイミング信号Ｔ１〜Ｔ４を発
生するため、タイミング信号Ｔ１を計数するカウンタ（
ト）は、発振回路（５）から出力されるクロックパルス
ＣＬＫの周波数の１／４以下の周波数を計数するため、
カウンタ（ト）を構成するフリップフロップの段数が少
なくて良い。

（ト）　発明の効果上述の如く本発明によれば、保持モード時に発振回路及
びタイミングジェネレータの動作を停止させて消費電力
の減少を図れると共に、発振回路に水晶振動子あるいは
セラミック振動子等を使用した場合でも、その発振開始
時の不安定な発振による誤動作を回避できるものである
。更に、発振が安定するまでの期間を検出する回路を構
成する素子数が少なくて良い利点を有している。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図及び
第３図は従来例を示すブロック図である。主な図番の説明（５）・・・発振回路、　（７）・・・タイミングジェ
ネレータ、（８）Ｑｅ・・・フリップフロップ、　（９
）・・・モード制御回路、Ｑ２０３０帽縛・・・ＡＮＤ
ゲート。出願人　三洋電機株式会社　外１名代理人　弁理士　　佐　野　靜　夫第１図

Claims

【特許請求の範囲】

１、発振回路と、該発振回路の発振出力パルスに基いて
内部回路の動作を制御する複数のタイミング信号を発生
するタイミングジェネレータと、保持モード時に前記発
振回路の動作及びタイミングジェネレータの動作を停止
させる手段と、前記保持モードの解除時に前記発振回路
及びタイミングジェネレータの動作を再開させる手段と
を備えた半導体集積回路に於いて、前記発振回路及びタ
イミングジェネレータの動作を停止させる手段によって
前記タイミング信号を遮断する手段と、前記タイミング
ジェネレータの所定タイミング信号を計数するカウンタ
とを設け、保持モードの解除時に前記発振回路の発振が
安定するまでの期間に相当するタイミング信号を前記カ
ウンタが計数したとき、前記タイミング信号の遮断を解
除することを特徴とする半導体集積回路。