JPH04310019A - 位相ロックループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は自走周波数の制御機能
を有した位相ロックループ回路に関するものである。

【０００２】

【従来の技術】図４は、例えば特開昭６３−２８７２１
７号公報に示された従来の位相ロックループ回路の構成
図である。図において１は電圧制御発振器、２はループ
フィルタ、３はＲＳフリップフロップ、４は１／Ｎ分周
器、５は１／Ｍ分周器、６は第１の微分器、７は第２の
微分器、８は１／２分周器、９は排他的論理和回路、１
０は入力信号断検出回路である。

【０００３】入力信号断検出回路１０は、位相ロックル
ープ回路への入力クロック信号１１が断すると有意信号
を１／２分周器８のリセット端子に出力する。１／２分
周器８は１／Ｍ分周器５の出力信号１５を入力とし、入
力信号１１が断となり入力信号断検出回路１０から有意
信号が出力された時のみ１／Ｍ分周器５の出力信号を１
／２分周して排他的論理和回路９に入力する。入力クロ
ック信号１１が正常で入力断検出回路１０から無意信号
が出力された時には１／２分周器８はリセット状態であ
り”Ｌｏｗ“レベルを排他的論理和回路９に出力する。 排他的論理和回路９は、ＲＳフリップフロップ３の出力
信号１７と１／２分周器８の出力信号１９を入力とし、
ループフィルタ２に排他的論理和を出力する。

【０００４】図５に従来の位相ロックループ回路の各部
の波形を示す。図において、入力クロック信号１１は時
刻２２から断となる。１２は１／Ｎ分周器４の出力信号
であり、ここではＮ＝２としている。１５は１／Ｍ分周
器５の出力信号であり、ここではＭ＝３としている。時
刻２２までは入力クロック信号１１が正常であるため、
１／２分周器８はリセットされており、排他的論理和回
路９への入力信号１９は“Ｌｏｗ”レベルである。この
ため、ループフィルタ２への入力信号２０はＲＳフリッ
プフロップ３の出力信号１７と同一となる。この状態で
は１／Ｎ分周器４の出力信号１２を第１の微分器６で微
分したタイミング信号１３と１／Ｍ分周器５を第２の微
分器７で微分したタイミング信号１６は交互にほぼ等間
隔の位相で出力され、ループフィルタ２への入力信号２
０はデューティーが約５０％の信号となり、ループフィ
ルタ２で平滑化された制御信号２１で電圧制御発振器１
を制御することによりロック状態が保たれている。

【０００５】時刻２２以後、入力クロック信号１１が断
となるとＲＳフリップフロップ３のセット端子への入力
がなくなるためＲＳフリップフロップ３はリセット状態
となり、排他的論理和回路９の入力信号１７は“Ｌｏｗ
”レベルとなる。このため、ループフィルタ２への入力
信号２０は１／２分周器８の出力信号１９と同一となる
。また、時刻２２以後、入力断検出回路１０は有意信号
を出力するため１／２分周器８は１／Ｍ分周器５の出力
信号１５を１／２分周したデューティ５０％の信号とな
る。

【０００６】従って、ループフィルタ２への入力信号２
０は図５に示すように時刻２２以前はデューティ５０％
、時刻２２以後は周期は２倍であるが、デューティは５
０％の信号となり、ループフィルタ２で平滑化して得ら
れる電圧制御発振器１の制御信号２１は時刻２２の前後
におけるレベル変動が小さい。

【０００７】以上により、入力信号１１が断してロック
がずれ、電圧制御発振器１が自走しても制御信号２１の
変動が小さいため電圧制御発振器１の出力クロック信号
１４の周波数はロック時の周波数とほぼ等しい周波数と
なる。

【０００８】

【発明が解決しようとする課題】上記のような従来の位
相ロックループ回路では、入力クロック信号１１が断し
た後のループフィルタ２への入力信号２０のデューティ
を５０％に固定しているため、経年変化、温度変動、調
整ずれ等により、信号２０のデューティが５０％からず
れた状態でロックしている時に入力クロック信号１１が
断すると制御信号２１の変動が大きくなり、自走周波数
がロック状態における周波数からずれるという問題点が
あった。

【０００９】この発明は、かかる問題点を解決するため
になされたもので、経年変化、温度変動調整ずれ等によ
りループフィルタ２への入力信号２０のデューティが５
０％からずれた状態でロックしている場合にロック状態
から自走状態へ変化しても自走周波数がロック状態にお
ける周波数とほぼ等しくなる位相ロックループ回路を得
ることを目的としている。

【００１０】

【課題を解決するための手段】この発明における位相ロ
ックループ回路では、入力クロック信号を分周し第１タ
イミング信号を生成して出力する第１タイミング信号生
成手段と、上記出力された第１タイミング信号を入力し
、同信号と同期した第２タイミング信号を自己保持出力
する第２タイミング信号生成手段と、上記入力クロック
信号の断状態検出時に制御信号を出力する断検出回路と
、該断検出回路からの制御信号無入力時に、上記第１タ
イミング信号を選択出力し、制御信号入力時に、上記第
２タイミング信号を選択出力する選択回路と、該選択回
路から出力されたタイミング信号によって制御された周
波数のクロック信号を発振する電圧制御発振器とを備え
たものである。

【００１１】

【作用】この発明によれば、選択回路は第１タイミング
信号生成手段より入力クロック信号に基づいた第１タイ
ミング信号と、第２タイミング信号生成手段より上記第
１タイミング信号と同位相で自己保持出力される第２タ
イミング信号とを入力すると共に、入力断検出回路より
の検出信号を入力し、検出断信号が入力されていない間
は第１タイミング信号を電圧制御発振器に選択出力し、
検出断信号入力時は第２タイミング信号を第１タイミン
グ信号に代わって選択出力することで、電圧制御発振器
は自走状態になっても、ロック状態と変わらない周波数
の出力クロック信号を出力する。

【００１２】

【実施例】図１はこの発明の一実施例を示す回路構成図
であり、１〜７、１０は上記従来回路と同一のものであ
る。２３はタイミング信号生成回路、２４は第３の微分
器、２５はロック状態か自走状態かに応じて第１のタイ
ミング信号１３または第３の微分器２４からの第３のタ
イミング信号２７の一方を選択する選択回路である。ま
た、図２はタイミング信号生成回路２３の回路構成の一
例を示す図であり、２９は１／Ｍ分周を行うカウンタ、
３０はＡＮＤ回路、３１はＯＲ回路である。

【００１３】入力クロック信号１１は／Ｎ分周器４にて
１／Ｎ分周されたのち第１の微分器６で微分され、第１
のタイミング信号１３としてタイミング信号生成回路２
３および選択回路２５へ入力する。入力断検出回路１０
では入力クロック信号１１を監視し、断状態にあるかな
いかに応じて第１の制御信号１８によりタイミング信号
生成回路２３および選択回路２５を制御する。タイミン
グ信号生成回路２３においてカウンタ２９は、電圧制御
発振器１からのクロック信号１４で動作し、ＯＲ回路３
１からのロード信号３２に同期してキャリア出力信号２
６をＭビットのカウント周期で出力する。また、電圧制
御発振器１の出力クロック信号１４は１／Ｍ分周器５に
て１／Ｍ分周されたのち第２の微分器７で微分されて第
２のタイミング信号を生成し、ＲＳフリップフロップ３
のリセット端子へ入力する。Ｒフリップフロップ３の出
力信号２０はループフィルタ２で平滑化されたのち電圧
制御発振器１の発振周波数を制御する。

【００１４】入力信号１１が正常な場合、第１の制御信
号１８は“Ｈｉｇｈ”レベルであり、選択回路２５では
第１のタイミング信号１３が選択されてＲＳフリップフ
ロップ３のセット端子に入力し、位相ロックループ回路
はロック状態で動作する。また、第１のタイミング信号
１３はＡＮＤ回路３０、ＯＲ回路３１を経てカウンタ２
９のロード端子へ入力し、キャリー出力信号２６は第１
のタイミング信号１３と同一の位相で出力する。入力ク
ロック信号１１が断すると制御信号１８は“Ｌｏｗ”レ
ベルとなり、ＡＮＤ回路３０の出力信号３３も“Ｌｏｗ
”レベルとなる。このとき、キャリー出力信号２６はＯ
Ｒ回路３１を介してカウンタ２９のロード端子に帰還し
ているため入力クロック信号１１が断する以前の位相を
保持してＭビット間隔で出力される。また、選択回路２
５ではキャリー出力信号２６を第３の微分器２４にて微
分した第３のタイミング信号２７を選択し、ＲＳフリッ
プフロップ３のセット端子に入力し、位相ロックループ
回路は自走状態で動作する。

【００１５】図３に本発明による位相ロックループ回路
の各部の波形図を示す。図３において入力クロック信号
１１は時刻２２から断となる。１２は１／Ｎ分周器４の
出力信号であり、ここではＮ＝２としている。１５は１
／Ｍ分周器の出力信号であり、ここではＭ＝３としてい
る。時刻２２までは入力クロック信号１１が正常である
ため入力断検出回路１０から出力される第１の制御信号
１８は“Ｈｉｇｈ”レベルであり、選択回路２５では第
１のタイミング信号１３が選択されてＲＳフリップフロ
ップ３のセット端子に入力する。この場合、位相ロック
ループ回路はロック状態にあるが、経年変化、温度変動
、調整ずれ等によりＲＳフリップフロップ３のセットと
リセットのタイミングは不等間隔であり、ＲＳフリップ
フロップ３の出力信号２０はデューティが５０％からず
れているものとする。

【００１６】時刻２２以後、入力クロック信号１１が断
すると第１の制御信号１８は“Ｌｏｗ”レベルとなり、
選択回路２５では第３のタイミング信号２７を選択する
。キャリー出力信号２６は時刻２２以後も位相が保持さ
れて出力するため第３のタイミング信号２７の位相も時
刻２２の以前の位相が保たれたまま出力される。従って
、ＲＳフリップフロップ３に対するセットとリセットの
タイミングは時刻２２以前のタイミングが保持され、出
力信号２０のデューティも時刻２２の前後で変化しない
ため、ループフィルタ２で平滑化して得られる電圧制御
発振器１への第２の制御信号２１はレベルがほとんど変
動しない。

【００１７】以上により、入力クロック信号１１が断し
てロックがはずれ、電圧制御発振器１が自走しても第２
の制御信号２１の変動が小さいため電圧制御発振器１の
出力クロック信号１４の周波数はロック時の周波数とほ
ぼ等しい周波数となる。

【００１８】実施例２．上記実施例１では入力クロック
信号１１の断を検出することによりロック状態から自走
状態へ移行しているが、断検出回路１０を用いずに第１
の制御信号１８を独立に変化させてロック状態から自走
状態への制御を行ってもかまわない。

【００１９】

【発明の効果】この発明は以上説明したように位相ロッ
クループ回路がロック状態から自走状態へ変化した時に
経年変化、温度変動、調整ずれ等による影響を受けるこ
となく自走周波数がロック状態における周波数とほぼ等
しくなるという効果を有する。

【図面の簡単な説明】

【図１】この発明の実施例１の構成図である。

【図２】図１のタイミング信号生成回路２３の構成図で
ある。

【図３】この発明の実施例１の回路各部の構成図である
。

【図４】従来の位相ロックループ回路の構成図である。

【図５】従来の位相ロックループ回路の回路各部の波形
図である。

【符号の説明】

１　　　　電圧制御発振器 ２　　　　ループフィルタ ３　　　　ＲＳフリップフロップ ４　　　　１／Ｎ分周器 ５　　　　１／Ｍ分周器 ６　　　　第１の微分器 ７　　　　第２の微分器 １０　　　　断検出回路 ２３　　　　タイミング信号生成回路 ２４　　　　第３の微分器 ２５　　　　選択回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力クロック信号を分周し第１タイミ
   ング信号を生成して出力する第１タイミング信号生成手
   段と、上記出力された第１タイミング信号を入力し、同
   信号と同期した第２タイミング信号を自己保持出力する
   第２タイミング信号生成手段と、上記入力クロック信号
   の断状態検出時に制御信号を出力する断検出回路と、該
   断検出回路からの制御信号無入力時に、上記第１タイミ
   ング信号を選択出力し、制御信号入力時に、上記第２タ
   イミング信号を選択出力する選択回路と、該選択回路か
   ら出力されたタイミング信号によって制御された周波数
   のクロック信号を発振する電圧制御発振器とを備えたこ
   とを特徴とする位相ロックループ回路。