JP2829366B2 - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JP2829366B2 JP2829366B2 JP3206229A JP20622991A JP2829366B2 JP 2829366 B2 JP2829366 B2 JP 2829366B2 JP 3206229 A JP3206229 A JP 3206229A JP 20622991 A JP20622991 A JP 20622991A JP 2829366 B2 JP2829366 B2 JP 2829366B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- circuit
- output
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 title claims description 14
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、位相同期発振回路に
関し、特に伝送路クロックに対する位相同期または外部
同期網従属用の位相同期発振回路に関するものである。
関し、特に伝送路クロックに対する位相同期または外部
同期網従属用の位相同期発振回路に関するものである。
【０００２】
【従来の技術】従来より、この種の位相同期発振回路と
して、図２に示すようなものがある。この位相同期発振
回路は、基準クロックパルス５をＮ分周する第１の分周
回路１と、入力される制御電圧９に応じて出力クロック
パルス６の周波数を変える電圧制御発振器２と、この電
圧制御発振器２の出力クロックパルス６をＭ分周する第
２の分周回路３と、この第２の分周回路３の分周出力８
と第１の分周回路の分周出力７とを位相比較し、その差
分を電圧に変換して制御電圧９とする位相比較回路４と
を有している。
して、図２に示すようなものがある。この位相同期発振
回路は、基準クロックパルス５をＮ分周する第１の分周
回路１と、入力される制御電圧９に応じて出力クロック
パルス６の周波数を変える電圧制御発振器２と、この電
圧制御発振器２の出力クロックパルス６をＭ分周する第
２の分周回路３と、この第２の分周回路３の分周出力８
と第１の分周回路の分周出力７とを位相比較し、その差
分を電圧に変換して制御電圧９とする位相比較回路４と
を有している。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の位相同期発振回路によると、基準クロックパ
ルス５が「断」から「有」へ変化した時、基準クロック
パルス５をＮ分周する分周回路１の出力７の位相が不定
となるため、電圧制御発振器２の出力６クロックパルス
の位相が最悪のばあい反転してしまい、この出力クロッ
クパルス６を使用した回路が誤動作してしまうという問
題があった。
うな従来の位相同期発振回路によると、基準クロックパ
ルス５が「断」から「有」へ変化した時、基準クロック
パルス５をＮ分周する分周回路１の出力７の位相が不定
となるため、電圧制御発振器２の出力６クロックパルス
の位相が最悪のばあい反転してしまい、この出力クロッ
クパルス６を使用した回路が誤動作してしまうという問
題があった。
【０００４】
【課題を解決するための手段】本発明はこのような課題
を解決するためになされたもので、上述した位相同期発
振回路において、第２の分周回路の分周出力より位相設
定信号を作成する設定回路と、基準クロックパルスの
「断」を検出して断検出信号を送出する断検出回路とを
設け、断検出信号を受けてその出力位相を位相設定信号
で示される位相に強制的に設定する機能を第１の分周器
に付加したものである。
を解決するためになされたもので、上述した位相同期発
振回路において、第２の分周回路の分周出力より位相設
定信号を作成する設定回路と、基準クロックパルスの
「断」を検出して断検出信号を送出する断検出回路とを
設け、断検出信号を受けてその出力位相を位相設定信号
で示される位相に強制的に設定する機能を第１の分周器
に付加したものである。
【０００５】
【作用】したがってこの発明によれば、基準クロックパ
ルスが「断」から「有」へ変化した時、第１の分周回路
の出力位相は位相設定信号で示される位相に設定されて
いるため、不定となることがない。
ルスが「断」から「有」へ変化した時、第１の分周回路
の出力位相は位相設定信号で示される位相に設定されて
いるため、不定となることがない。
【０００６】
【実施例】以下、本発明に係る位相同期発振回路を詳細
に説明する。
に説明する。
【０００７】図１はこの位相同期発振回路の一実施例を
示すブロック回路構成図である。同図において、図２と
同一符号は同一あるいは同等構成要素を示しその説明は
省略する。
示すブロック回路構成図である。同図において、図２と
同一符号は同一あるいは同等構成要素を示しその説明は
省略する。
【０００８】同図において、１０は基準クロックパルス
５の「断」を検出して断検出信号１１を送出する断検出
回路、１３は分周回路３の分周出力８より位相設定信号
１２を作成する設定回路である。分周回路１’は、基準
クロックパルス５をＮ分周する機能に加えて、断検出信
号１１を受けた時これを位相強制設定制御信号として、
位相設定信号１２で示される位相に出力７の位相を強制
的に設定する機能を備えている。
５の「断」を検出して断検出信号１１を送出する断検出
回路、１３は分周回路３の分周出力８より位相設定信号
１２を作成する設定回路である。分周回路１’は、基準
クロックパルス５をＮ分周する機能に加えて、断検出信
号１１を受けた時これを位相強制設定制御信号として、
位相設定信号１２で示される位相に出力７の位相を強制
的に設定する機能を備えている。
【０００９】この位相同期発振回路において、基準クロ
ックパルス５が入力されている場合、すなわち基準クロ
ックパルスが有る場合には、分周回路１’の分周出力７
は位相設定信号１２の影響を全く受けることがないた
め、分周回路１’の分周出力７と分周回路３の分周出力
８との位相差が、位相比較回路４により制御電圧９に変
換される。
ックパルス５が入力されている場合、すなわち基準クロ
ックパルスが有る場合には、分周回路１’の分周出力７
は位相設定信号１２の影響を全く受けることがないた
め、分周回路１’の分周出力７と分周回路３の分周出力
８との位相差が、位相比較回路４により制御電圧９に変
換される。
【００１０】これに対して、基準クロックパルス５が入
力されなくなると、すなわち基準クロックパルス５が断
になった場合には、断検出回路１０にて基準クロックパ
ルス５の「断」が検出され、断検出信号１１が送出され
る。分周回路１’は、この断検出信号１１を受けて、そ
の分周動作を停止状態としたまま、出力７の位相を位相
設定信号１２で示される位相に強制的に設定し、次に基
準クロックパルス５が入力されるまで待機する。
力されなくなると、すなわち基準クロックパルス５が断
になった場合には、断検出回路１０にて基準クロックパ
ルス５の「断」が検出され、断検出信号１１が送出され
る。分周回路１’は、この断検出信号１１を受けて、そ
の分周動作を停止状態としたまま、出力７の位相を位相
設定信号１２で示される位相に強制的に設定し、次に基
準クロックパルス５が入力されるまで待機する。
【００１１】但し、この時、位相比較回路４には、電圧
制御発振器２の出力クロックパルス６をＭ分周した分周
回路３からの分周出力８が入力されており、位相設定信
号１２で示される位相に強制的に設定された出力７と分
周出力８との位相差が、制御電圧９に変換される。本実
施例では、この場合、制御電圧９として電圧制御発振器
２の周波数制御電圧範囲の中点が出力されるものとして
おり、これにより電圧制御発振器２の出力クロックパル
ス６の周波数は自己中心周波数となる。
制御発振器２の出力クロックパルス６をＭ分周した分周
回路３からの分周出力８が入力されており、位相設定信
号１２で示される位相に強制的に設定された出力７と分
周出力８との位相差が、制御電圧９に変換される。本実
施例では、この場合、制御電圧９として電圧制御発振器
２の周波数制御電圧範囲の中点が出力されるものとして
おり、これにより電圧制御発振器２の出力クロックパル
ス６の周波数は自己中心周波数となる。
【００１２】したがって、本実施例による位相同期発振
回路によれば、基準クロックパルス５の入力が再開され
たとき、すなわち基準クロックパルス５が「断」から
「有」に変化したとき、分周回路１’の出力位相は位相
設定信号１２で示される位相に設定されているため、不
定となることがなく、電圧制御発振器２の出力６は安定
した状態を保つものとなる。
回路によれば、基準クロックパルス５の入力が再開され
たとき、すなわち基準クロックパルス５が「断」から
「有」に変化したとき、分周回路１’の出力位相は位相
設定信号１２で示される位相に設定されているため、不
定となることがなく、電圧制御発振器２の出力６は安定
した状態を保つものとなる。
【００１３】すなわち、基準クロックパルス５の「断」
状態において、分周回路１’は、出力７の位相を位相設
定信号１２で示される位相に強制的に設定し、待機状態
となっている。基準クロックパルス５が「断」から
「有」に変化した瞬間、分周回路１’の出力７の位相
は、位相設定信号１２で示される位相に強制的に設定さ
れているため、不定となることがない。このため、電圧
制御発振器２への制御電圧９は、基準クロックパルス５
の周波数が正常である限り、急激かつ大幅な変動がな
く、電圧制御発振器２の出力クロックパルス６は安定し
た状態を保つものとなる。
状態において、分周回路１’は、出力７の位相を位相設
定信号１２で示される位相に強制的に設定し、待機状態
となっている。基準クロックパルス５が「断」から
「有」に変化した瞬間、分周回路１’の出力７の位相
は、位相設定信号１２で示される位相に強制的に設定さ
れているため、不定となることがない。このため、電圧
制御発振器２への制御電圧９は、基準クロックパルス５
の周波数が正常である限り、急激かつ大幅な変動がな
く、電圧制御発振器２の出力クロックパルス６は安定し
た状態を保つものとなる。
【００１４】
【発明の効果】以上説明したことから明らかなように本
発明によれば、基準クロックパルスの「断」が検出され
ると、第１の分周器の出力位相が位相設定信号で示され
る位相に強制的に設定されるので、基準クロックパルス
が「断」から「有」へ変化した時、第１の分周回路の出
力位相が不定となることがなく、電圧制御発振器の出力
クロックパルスの位相が反転してしまうというようなこ
とが無くなり、例えば、伝送路の瞬断または自装置内の
位相同期発振回路の自走出力を利用したシステムを外部
同期網への従属同期方式への変更に伴う誤動作を防止で
きるとういう効果を奏する。
発明によれば、基準クロックパルスの「断」が検出され
ると、第１の分周器の出力位相が位相設定信号で示され
る位相に強制的に設定されるので、基準クロックパルス
が「断」から「有」へ変化した時、第１の分周回路の出
力位相が不定となることがなく、電圧制御発振器の出力
クロックパルスの位相が反転してしまうというようなこ
とが無くなり、例えば、伝送路の瞬断または自装置内の
位相同期発振回路の自走出力を利用したシステムを外部
同期網への従属同期方式への変更に伴う誤動作を防止で
きるとういう効果を奏する。
【図１】本発明に係る位相同期発振回路の一実施例を示
すブロック回路構成図。
すブロック回路構成図。
【図２】従来の位相同期発振回路を示すブロック回路構
成図。
成図。
１’ 第１の分周回路 ２ 電圧制御発振器 ３ 第２の分周回路 ４ 位相比較回路 ５ 基準クロックパルス ６ 出力クロックパルス ７ 分周出力 ８ 分周出力 ９ 制御電圧 １０ 断検出回路 １１ 断検出信号 １２ 位相設定信号 １３ 設定回路
Claims (1)
- 【請求項１】 基準クロックパルスをＮ分周する第１の
分周回路と、入力される制御電圧に応じて出力クロック
パルスの周波数を変える電圧制御発振器と、この電圧制
御発振器の出力クロックパルスをＭ分周する第２の分周
回路と、この第２の分周回路の分周出力と前記第１の分
周回路の分周出力とを位相比較し、その差分を電圧に変
換して前記制御電圧とする位相比較回路とを備えてなる
位相同期発振回路において、 前記第２の分周回路の分周出力より位相設定信号を作成
する設定回路と、前記基準クロックパルスの「断」を検
出して断検出信号を送出する断検出回路とを備え、 前記第１の分周回路は前記断検出信号を受けてその出力
位相を前記位相設定信号で示される位相に強制的に設定
する機能を有し、前記第１の分周回路は前記基準クロッ
クパルスが入力されると前記基準クロックパルスによっ
て前記位相設定信号で示される位相から分周する機能と
を有することを特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206229A JP2829366B2 (ja) | 1991-07-24 | 1991-07-24 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206229A JP2829366B2 (ja) | 1991-07-24 | 1991-07-24 | 位相同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0530095A JPH0530095A (ja) | 1993-02-05 |
| JP2829366B2 true JP2829366B2 (ja) | 1998-11-25 |
Family
ID=16519903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3206229A Expired - Fee Related JP2829366B2 (ja) | 1991-07-24 | 1991-07-24 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829366B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9824614D0 (en) * | 1998-11-11 | 1999-01-06 | Glaxo Group Ltd | Chemical compounds |
| JP4652855B2 (ja) * | 2005-03-16 | 2011-03-16 | 沖電気工業株式会社 | クロック再生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0344214A (ja) * | 1989-07-12 | 1991-02-26 | Fujitsu Ltd | 位相同期発振回路における入力基準信号の瞬断時位相不定防止回路 |
-
1991
- 1991-07-24 JP JP3206229A patent/JP2829366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0530095A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3983498A (en) | Digital phase lock loop | |
| US6329882B1 (en) | Third-order self-biased phase-locked loop for low jitter applications | |
| US5870002A (en) | Phase-frequency lock detector | |
| US6211739B1 (en) | Microprocessor controlled frequency lock loop for use with an external periodic signal | |
| JPH09266442A (ja) | 位相同期システム | |
| US5970106A (en) | Phase locked loop having a phase/frequency comparator block | |
| US4363003A (en) | Phase locked loop for use with discontinuous input signals | |
| JP2829366B2 (ja) | 位相同期発振回路 | |
| EP0479237B1 (en) | Phase-locked oscillation circuit system with measure against shut-off of input clock | |
| JPH04343525A (ja) | 周波数合成器を待機モードにする方法およびその装置 | |
| US20050151593A1 (en) | Programmable bandwidth and frequency slewing for phase-lock loop | |
| JP2634417B2 (ja) | ロック検出回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPH07273643A (ja) | 位相同期回路 | |
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| JPH04310019A (ja) | 位相ロックループ回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPS63234630A (ja) | 位相同期ル−プの同期補償回路 | |
| JP2697361B2 (ja) | 位相同期発振器 | |
| KR950001436B1 (ko) | 기준펄스 발생회로 | |
| JP3564424B2 (ja) | Ｐｌｌ回路 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPS5912049B2 (ja) | Ｐｌｌ回路 | |
| JP2001085995A (ja) | 位相保持型ｐｌｌ回路 | |
| JPH04273618A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |