JP4652855B2 - クロック再生装置 - Google Patents

クロック再生装置 Download PDF

Info

Publication number
JP4652855B2
JP4652855B2 JP2005074676A JP2005074676A JP4652855B2 JP 4652855 B2 JP4652855 B2 JP 4652855B2 JP 2005074676 A JP2005074676 A JP 2005074676A JP 2005074676 A JP2005074676 A JP 2005074676A JP 4652855 B2 JP4652855 B2 JP 4652855B2
Authority
JP
Japan
Prior art keywords
clock
signal
pll circuit
switching
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005074676A
Other languages
English (en)
Other versions
JP2006261898A (ja
Inventor
武 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005074676A priority Critical patent/JP4652855B2/ja
Publication of JP2006261898A publication Critical patent/JP2006261898A/ja
Application granted granted Critical
Publication of JP4652855B2 publication Critical patent/JP4652855B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、例えば、映像信号処理装置等のサンプリングクロック再生等に使用される1次PLL(Phase Lock Loop)回路及び2次PLL回路からなる2段のPLL回路を有するクロック再生装置であって、映像信号等の劣化状況により、1次PLL回路、2次PLL回路のそれぞれの自走方法をフレキシブルに変更し、再生されるサンプリングクロック等の周波数偏差変動を軽減し、映像等に極力ショックを感じさせない2段のPLL回路を有するクロック再生装置に関するものである。
従来、映像信号処理のサンプリングクロック再生に関する技術としては、例えば、次のような文献に記載されるものがあった。
日本放送協会編「放送におけるディジタル技術」日本放送出版協会、昭和57年12月20日、p.163−167 特開平5−22131号公報(図1) 特開平5−68182号公報(図1) 特開平7−177469号公報(図1、図2)
従来、アナログテレビジョン(TV)放送で使用されているテレビジョン信号を、ディジタル化する際には、テレビジョン信号からカラーバーストクロックを抽出し、映像に同期させたサンプリングクロックにおいて、アナログ/ディジタル変換を行う必要がある。サンプリングクロックの再生手段は、非特許文献1に記載されているようなPLLを用いた方式がある。
又、特許文献2には、2段のPLL回路を用いて映像信号のサンプリングクロックを発生する装置が記載されている。
しかしながら、従来の技術では、家庭用ビデオテープレコーダ(VTR)等の非標準信号や、カラーバーストレベルが低下したような劣化した映像信号においては、正常なサンプリングクロック再生が望めない。又、そのときのサンプリングクロックは周波数偏差変動が大きくなり、その結果が出力映像に画面ノイズとして確認されることとなる。そこで、簡易な回路で、劣化映像信号においても周波数偏差変動の少ないサンプリングクロック再生を行うためのクロック再生装置が望まれていた。
本発明は、簡易な回路構成による2段PLL回路を有するクロック再生装置において、入力映像信号等の劣化状況により、1次PLL回路、2次PLL回路のそれぞれの自走方法をフレキシブルに変更し、再生されるサンプリングクロックの周波数偏差変動を軽減し、出力映像等に極力ショック等を感じさせないクロック再生装置を提供することを目的とする。
前記課題を解決するために、本発明のクロック再生装置では、1次PLL回路と、入力信号異常検出回路と、第1切替手段と、前記1次PLL回路の出力側に接続された2次PLL回路と、PLL自走検出回路と、第2切替手段とを備えている。
前記1次PLL回路は、映像信号から再生されたサンプリングクロックを入力し、前記サンプリングクロックと第1帰還クロックとの第1位相差を第1位相比較器で検出し、前記第1位相比較器で検出された前記第1位相差に対応した第1制御信号に基づき、前記第1位相差を零にするような周波数で発振する第1制御発振器の第1出力クロックに対応した前記第1帰還クロックを、前記第1位相比較器に帰還入力する回路である。この1次PLL回路では、前記入力クロックに対して前記第1帰還クロックの位相引き込みが行われている状態又は前記位相差が零に維持されている状態であるロック状態と、前記位相引き込み制御を放棄して前記第1制御発振器が自走状態で動作するアンロック状態とを有している。
前記入力信号異常検出回路は、前記映像信号の異常状態を検出して前記1次PLL回路を前記アンロック状態に切り替えるための第1切替信号を出力する回路である。前記第1切替手段は、前記1次PLL回路が前記ロック状態のときには、前記第1制御信号を前記第1制御発振器に与え、前記1次PLL回路が前記アンロック状態のときには、前記第1切替信号によって前記第1制御信号を一定レベルの第1信号に切り替えて前記第1制御発振器に与えるものである。
前記2次PLL回路は、前記第1出力クロックを入力し、前記第1出力クロックと第2帰還クロックとの第2位相差を第2位相比較器で検出し、前記第2位相比較器で検出された前記第2位相差に対応した第2制御信号に基づき、前記第2位相差を零にするような周波数で発振する第2制御発振器の第2出力クロックに対応した前記第2帰還クロックを、前記第2位相比較器に帰還入力する回路であり、ロック状態とアンロック状態とを有している。
前記PLL自走検出回路は、前記第1制御発振器が前記自走状態で動作していることを検出して前記2次PLL回路を前記アンロック状態に切り替えるための第2切替信号を出力する回路である。更に、前記第2切替手段は、前記2次PLL回路が前記ロック状態のときには、前記第2制御信号を前記第2制御発振器に与え、前記2次PLL回路が前記アンロック状態のときには、前記第2切替信号によって前記第2制御信号を一定レベルの第2信号に切り替えて前記第2制御発振器に与えるものである。
請求項1、2、5に係る発明によれば、1次PLL回路及び2次PLL回路の2段のPLL回路に、入力信号異常検出回路、第1切替手段、PLL自走検出回路、及び第2切替手段を設けたので、映像信号の劣化状況により、1次PLL回路と2次PLL回路の自走/ロック方法をフレキシブルに変更でき、劣化した映像信号に対しても、正常なクロック再生を可能とし、回路構成も簡易である。
請求項3〜に係る発明によれば、2次PLL回路の自走状態からロック状態へ切り替える際に切り替えのタイミングを調整する位相調整回路を設けたので、2次PLL回路が自走状態からロック状態に遷移した際の第2出力クロックの周波数偏差変動のショックを軽減させることができ、後段装置への影響が少なくなる。
本発明を実施するための最良の形態のクロック再生装置では、1次PLL回路と、入力信号異常検出回路と、第1信号発生器及び第1切替スイッチからなる第1切替手段と、前記1次PLL回路の出力側に接続された2次PLL回路と、PLL自走検出回路と、第2信号発生器及び第2切替スイッチからなる第2切替手段とを備えている。
1次PLL回路は、映像信号から再生されたサンプリングクロックを入力し、このサンプリングクロックと第1帰還クロックとの第1位相差を第1位相比較器で検出し、この第1位相比較器で検出された第1位相差に対応した第1制御信号に基づき、第1位相差を零にするような周波数で発振する電圧制御発振器(Voltage Controled Oscillator、以下「VCO」という。)等の第1制御発振器の第1出力クロックに対応した第1帰還クロックを、第1位相比較器に帰還入力する。
入力信号異常検出回路は、映像信号の異常状態を検出して1次PLL回路をアンロック状態に切り替えるための第1切替信号を出力する。第1切替手段は、1次PLL回路がロック状態のときには、第1制御信号を第1制御発振器に与え、1次PLL回路がアンロック状態のときには、第1切替信号によって第1制御信号を一定レベルの第1信号に切り替えて第1制御発振器に与える。
2次PLL回路は、第1出力クロックを入力し、第1出力クロックと第2帰還クロックとの第2位相差を第2位相比較器で検出し、この第2位相比較器で検出された第2位相差に対応した第2制御信号に基づき、第2位相差を零にするような周波数で発振するVCO等の第2制御発振器の第2出力クロックに対応した第2帰還クロックを、第2位相比較器に帰還入力する。
PLL自走検出回路は、第1制御発振器が自走状態で動作していることを検出して2次PLL回路をアンロック状態に切り替えるための第2切替信号を出力する。更に、第2切替手段は、2次PLL回路がロック状態のときには、第2制御信号を第2制御発振器に与え、2次PLL回路がアンロック状態のときには、第2切替信号によって第2制御信号を一定レベルの第2信号に切り替えて前記第2制御発振器に与える。
(図1の構成)
図1は、本発明の実施例1を示す2段PLL回路を有するクロック再生装置の概略の構成図である。
このクロック再生装置は、映像信号から再生、即ち抽出されたサンプリングクロック(例えば、参照クロック)REFCLKを入力して第1出力クロックCLK1を出力する1次PLL回路10と、この出力側に接続され、第1出力クロックCLK1を入力して第2出力クロックCLKOUTを出力する2次PLL回路20と、映像信号の異常状態を検出して1次PLL回路10をアンロック状態に切り替えるための第1切替信号FD1を出力する入力信号異常検出回路30と、1次PLL回路10内の制御発振器(例えば、VCO)が自走状態で動作していることを検出して2次PLL回路20をアンロック状態に切り替えるための第2切替信号FD2を出力するためのPLL自走検出回路40とを備えている。
ここで、1次PLL回路10において、ロック状態とは、入力される参照クロックREFCLKを基準にして位相引き込みが行われている状態又は位相の引き込みが完了してそれが維持されている状態をいい、又、アンロック状態とは、1次PLL回路10が位相引き込み制御を放棄して内部のVCOが自走状態で動作する状態をいう。
1次PLL回路10は、第1位相比較器11と、この出力側に接続された低域通過フィルタ(Low Pass Filter、以下「LPF」という。)12と、この出力側に接続された第1切替スイッチ(以下「切替SW」という。)13と、この出力側に接続された第1制御発振器(例えば、VCO)14と、一定レベルの第1信号(例えば、定電圧)を発生して切替SW13に与える第1信号発生器(例えば、定電圧発生器)15と、VCO14の出力側と位相比較器11の入力側との間に帰還接続された1/N分周回路16とにより構成されている。切替SW13と定電圧発生器15とにより、第1切替手段が構成されている。
位相比較器11には、カラーバーストから抽出した参照クロックREFCLKと、1/N分周回路15から出力された第1帰還クロックとが入力され、この2つにより、位相比較を行う。位相比較結果は、LPF12に入力され、この出力が、切替SW13に入力される。切替SW13は、例えばアナログスイッチ等のようなスイッチで構成され、LPF12の出力電圧と定電圧発生器15の出力電圧のどちらかを、入力信号異常検出回路30からの第1切替信号FD1により選択し、VCO14の第1制御信号(例えば、制御電圧)CV1として出力する。VCO14は、制御電圧CV1により制御される発振周波数可変の発振器であり、この第1出力クロックCLK1が、2次PLL回路20と1/N分周回路16とに入力される。定電圧発生器15は、VCO14の中心周波数を示すような一定電圧(例えば、+2.5V)を出力する回路である。1/N分周回路16は、VCO14の出力クロックCLK1を参照クロックREFCLKと同じ周波数に分周する回路である。
2次PLL回路20は、前段のVCO14に接続された第2位相比較器21と、この出力側に接続されたLPF22と、この出力側に接続された第2切替SW23と、この出力側に接続された第2制御発振器(例えば、VCO)24と、一定レベルの第2信号(例えば、定電圧)を発生して切替SW23に与える第2信号発生器(例えば、定電圧発生器)25と、VCO24の出力側と第2位相比較器21の入力側との間に帰還接続された1/M分周回路26とにより構成されている。切替SW23と定電圧発生器25とにより、第2切替手段が構成されている。
位相比較器21には、1次PLL回路10内VCO14の出力クロックCLK1と、1/M分周回路26から出力された第2帰還クロックCLK2とが入力され、この2つにより、位相比較を行う。位相比較結果は、LPF22に入力され、この出力が、切替SW23に入力される。切替SW23は、例えばアナログスイッチ等のようなスイッチで構成され、LPF22の出力電圧と定電圧発生器25の出力電圧とのどちらかを、PLL自走検出回路40から出力される第2切替信号FD2により選択し、VCO24の制御信号(例えば、制御電圧)CV2として出力する。VCO24は、制御電圧CV2により制御される発振周波数可変の発振器であり、この第2出力クロックが、出力クロックCLKOUTとなる一方、1/M分周回路26へも入力される。定電圧発生器25は、VCO24の中心周波数を示すような一定電圧(例えば、+2.5V)を出力する回路である。1/M分周回路26は、VCO24の出力クロックCLKOUTを、VCO14の出力クロックCLK1と同じ周波数に分周する回路である。
(図1の動作)
図1に示すクロック再生装置においては、1次PLL回路10、2次PLL回路20共に、それぞれ、入力信号異常検出回路30、PLL自走検出回路40から出力される切替信号FD1,FD2により、自走(アンロック)状態とロック状態を切り替えることが可能である。一般的には、自走状態を作るためには、自走用の発振器を別途用意する必要があるが、本装置においては、自走用の発振器を使用することなく、VCO14、VCO24への制御電圧CV1,CV2を定電圧発生器15、定電圧発生器25からの定電圧入力により、自走状態へと遷移する。2段PLL回路10,20の使用方法としては、一般的に1次PLL回路10の位相引き込みを早くし、2次PLL回路20の位相引き込みを1次PLL回路10よりも遅くすることにより、低ジッタのクロック再生を可能とする。
映像処理装置におけるPLL回路10,20に求められる要件として、劣化映像信号入力時の動作が挙げられる。カラーバーストが抽出できないような映像信号や、水平同期・垂直同期が異常な映像信号、カラーバースト周波数が異常である映像信号に対して、どのようなクロックで例えばアナログ/ディジタル(以下「A/D」という。)変換を行うかは、後段装置にも関することであり、非常に重要である。
(図2の構成・動作)
図2は、図1中の入力信号異常検出回路30及びPLL自走検出回路40の構成例を示すクロック再生装置の構成図である。
入力信号異常検出回路30は、水平同期異常監視回路31、垂直同期異常監視回路32、カラーバーストレベル異常監視回路33により構成され、これらの出力側が論理和(以下「OR」という。)接続され、このOR接続点から切替信号FD1が出力される。水平同期異常監視回路31へは映像信号VINが入力され、水平同期の異常(例えば、レベル・間隔・欠如等)を検出する回路である。垂直同期異常監視回路32へは映像信号VINが入力され、垂直同期の異常(例えば、レベル・間隔・欠如等)を検出する回路である。カラーバーストレベル異常監視回路33へは映像信号VINが入力され、カラーバーストの異常(例えば、レベル)を検出する回路である。
PLL自走検出回路40は、VCO制御電圧監視回路41と1次PLLアンロック検出回路42とから構成され、これらの出力側がOR接続され、このOR接続点から切替信号FD2が出力される。
VCO制御電圧監視回路41は、切替SW13の出力制御電圧CV1の電圧値を監視し、異常な電圧(例えば、VCO14の中心周波数を出力するときの制御電圧が+2.5Vとした時に、+1.5V以下 若しくは+3.5V以上等)を検出した時点でVCO24を自走状態へと遷移させるための回路である。このVCO制御電圧監視回路41に関連する技術として、特許文献1に記載された回路が知られている。この特許文献1の回路は、1段PLL回路における構成であって、制御電圧異常検出時に出力停止(MUTE)とする構成になっている。これに対して、本実施例1では、2段PLL回路において、1次PLL回路10での異常検出を2次PLL回路20で自走状態に遷移するという構成になっており、特許文献1の構成と異なっている。
1次PLLアンロック検出回路42は、参照クロックREFCLKと1/N分周回路15の出力クロック(帰還クロック)とを比較し、1次PLL回路10の状態が自走状態であるか、ロック状態であるかを判断するものである。一般的にVCOは、このVCOが追従できない周波数偏差(例えば、+100ppm等)を持つ映像信号にロックさせようとすると、VCO側で追従を放棄し、中心周波数に近い周波数を出す傾向があり、異常周波数偏差入力時にVCO制御電圧監視回路41で検出できないことがあるために、この1次PLLアンロック検出回路42を設けている。
このようなVCO制御電圧監視回路41と1次PLLアンロック検出回路42は、1次PLL回路10でのVCO14の状態を監視しているものであり、本実施例1のような2段PLL回路構成でのみ、実施できる方式である。
なお、図2の入力信号異常検出回路30とPLL自走検出回路40は、回路構成例を示すものであり、その他の検出手段を追加したり、或いは、削除することも可能である。
(実施例1の効果)
以上のように、本実施例1によれば、入力される映像信号VINの劣化状況により、自走とするPLL回路を1次PLL回路10若しくは2次PLL回路20と選択することができ、多種にわたる劣化信号を検出し、自走状態へと遷移させることが可能となる。
なお、本実施例1では、自走状態からロック状態に戻す場合のことを考慮せずに説明したが、一般的には本実施例1に示すようなVCO1つでの自走とロックの切替においては、自走状態からロック状態に戻す際に、大きな周波数変動が発生し、後段装置へ出力画面のノイズというような形で影響を与える場合がある。そこで、2段PLL回路において、自走状態からロック状態に遷移する際に、周波数偏差変動を軽減し、出力映像のショックを軽減させる方式を、次の実施例2で説明する。
(図3の構成)
図3は、本発明の実施例2を示す2段PLL回路を有するクロック再生装置の概略の構成図であり、実施例1を示す図2中の要素と共通の要素には共通の符号が付されている。
本実施例2のクロック再生装置では、実施例1のVCO14と位相比較器21との間に、新たに位相調整回路50を挿入した点のみが異なっている。この位相調整回路50には、VCO14の出力クロックCLK1と1/M分周回路26の出力クロックCLK2とが入力される。又、位相調整回路50の制御用信号として、PLL自走検出回路40から出力された切替信号FD2が入力される。位相比較器21への入力信号は、位相調整回路50が2本とも出力する。
(図3の動作)
2段PLL回路では、2次PLL回路の位相引き込みを1次PLL回路よりも遅くすることが一般的である。通常、自走状態からロック状態に遷移する際には必ずなんらかの周波数偏差変動のショックが発生するため、このような2段PLL回路では、1次PLL回路のみ自走とロックの切り替えを行い、1次PLL回路でのショックを2次PLL回路で吸収する方策が採られる。しかし、上記実施例1による2段PLL回路10,20では、2次PLL回路20においても、自走とロックの切り替えを行うため、この切り替え時のショックがそのまま出力クロックCLKOUTへと反映される。一般的には、自走とロックの切り替えにおいて、ロック状態から自走状態に切り替わる際には、位相引き込みが発生しないので、周波数偏差変動のショックが少ない。これに対して、自走状態からロック状態へと切り替わる際には、切り替わる直前の位相状態により、周波数偏差変動ショックが大きい場合がある。
そこで、本実施例2では、2次PLL回路20内の位相比較器21の直前に位相調整回路50を挿入し、自走状態とロック状態が切り替わる際の位相調整を位相調整回路50で実施する。
(図4の構成)
図4は、図3中の位相調整回路50を示す概略の構成図である。
この位相調整回路50は、切替SW51と、この切替SW51のための制御信号TIMを出力する切替タイミング調整回路52とから構成されている。切替タイミング調整回路52は、PLL自走検出回路40からの切替信号FD2を受け、2次PLLロック状態時には、切替SW51において、端子51Aが端子51Cを選択するように制御信号TIMを出力する。又、2次PLL自走状態時には、切替SW51において、端子51Aが端子51Bを選択するように制御信号TIMを出力する。これにより、自走状態時に位相比較器21には、2本とも出力クロックCLK1が入力されることとなる。同じ信号を位相比較器21に入力すると、位相差がないため、位相比較器21としてはロックしている状態と判断し、VCO24への制御を行わなくなる。
自走状態時には切替SW23において、VCO24へ出力する制御電圧CV2は定電圧発生器25の出力となるため、位相比較器21による影響はない。しかし、一般的にLPF22はコンデンサ成分を持つため、自走状態時に同位相のクロックを入れない場合には、異常電圧がチャージされることとなり、ロック状態に遷移した際にその異常電圧がVCO24へと流れ込むため、切り替えた瞬間に周波数変動が大きくなる。そのために、自走状態時には位相比較器21への2入力を同位相とし、異常電圧のチャージを回避している。
(図4の動作)
図5及び図6は、図4の動作波形図である。
図4の切替タイミング調整回路50において、ロック状態から自走状態遷移時の動作と、自走状態からロック状態遷移時の動作とを説明する。
ロック状態から自走状態遷移時は、単純に切替SW51の端子51Aが端子51Cから端子51Bを選択するように制御信号TIMを出力する。ロック状態から自走状態への遷移時は、切替SW23においてもVCO24への制御電圧CV2を定電圧発生器25が出力する定電圧へと切り替えるため、この時点でのショックはロックしていた周波数から、定電圧入力による中心周波数への変動のみである。これに対して、自走状態からロック状態への遷移時は、切替SW51の単純切替では、周波数変動のショックが大きくなる可能性があるため、次に説明する方式を採る。
自走状態からロック状態への遷移時に、切替SW51を単純に切り替えた場合の位相比較器21に入力されるクロックCLK1とクロックCLK3、及び1/M分周回路26の出力クロックCLK2との関係が図5に示されている。
図5に示すように、自走状態からロック状態への遷移時に、切替SW51を単純に切り替えると、ロック状態への遷移直後に位相差が大きくなり、その瞬間に周波数偏差変動が大きくなることがある。これを改善するために、切替タイミング調整回路52で切り替えるタイミングを調整することにより、切り替え直後の位相差が大きくなることを防ぐ。図5と同様に新機能を追加した図が図6に示されている。
図6に示すように、切替タイミング調整回路52において、クロックCLK1の近傍を示すこれよりもパルス幅の広いクロックCLK1’を生成する。この生成方法としては、例えば、フリップフロップ回路等により、クロックCLK1をラッチしてこれを一定時間保持することにより、パルス幅を広げたクロックCLK1’を生成すれば良い。そして、切替タイミング調整回路52において、ゲート回路等により、クロックCLK2のパルスがクロックCLK1’のパルスの内側に検出できた時点で、制御信号TIMにより切替SW51の端子51Aを、端子51Bから端子51Cへと切り替える。こうすることにより、切り替えた時点での位相差が常に小さくなるため、自走状態からロック状態への切り替え時の周波数偏差変動を軽減することが可能となる。
クロックCLK1の近傍を示すクロックCLK1’のパルス幅については、任意に設定可能で、パルス幅を大きく設定すれば、ロック遷移時のPLL引き込み時間は短くなるが、周波数偏差変動のショックは大きくなる。これに対し、クロックCLK1’のパルス幅を小さく設定すれば、周波数偏差変動のショックは小さくなるものの、自走期間が長くなるため、PLL引き込み時間は長くなる傾向を持つ。これに関連する技術として、特許文献3の図2に記載されたパルス生成回路が知られている。しかし、このパルス生成回路では、パルス幅の異なる2つのクロックの最終出力段でこれを切り替えているので、切り替え時のショックが大きくなる。これを防止するために、本実施例2の切替タイミング調整回路52では、位相比較器21の前段で調整している。
(実施例2の効果)
本実施例2によれば、2次PLL回路20側の位相比較器21の前段に位相調整回路50を設けたので、2次PLL回路20が自走状態からロック状態に遷移した際の出力クロックCLKOUTの周波数偏差変動のショックを軽減させることができ、後段装置への影響が少なくなるという効果が得られる。
本発明は、上記実施例1、2に限定されず、種々の変形が可能である。この変形例である実施例3としては、例えば、次の(a)〜(c)のようなものがある。
(a) 実施例1、2では、制御発振器としてVCO14,24を用いているが、これに代えて電流制御発振器を設け、この発振周波数を制御電流により制御する構成に変更しても、実施例1、2とほぼ同様の作用、効果が得られる。
(b) 実施例1、2では、映像信号処理装置に適用した例を説明したが、入力映像信号VINに代えて、任意の入力信号を入力することにより、クロック再生を伴う2段PLL回路10,20を有するクロック再生装置の全てに適用することができる。
(c) 実施例2では、2段PLL回路10,20における2次PLL回路20の自走時とロック時の切り替えの制御を示したものであり、映像信号処理装置にかかわらず、他の装置に適用することが可能である。又、1次PLL回路10側の位相比較器11の前段に、位相調整回路50を設けることにより、1次PLL回路10の自走時とロック時の切り替えの制御に対しても適用することが可能である。
本発明の実施例1を示す2段PLL回路を有するクロック再生装置の概略の構成図である。 図1中の入力信号異常検出回路及びPLL自走検出回路の構成例を示すクロック再生装置の構成図である。 本発明の実施例2を示す2段PLL回路を有するクロック再生装置の概略の構成図である。 図3中の位相調整回路を示す概略の構成図である。 図4の動作波形図である。 図4の動作波形図である。
符号の説明
10 1次PLL回路
11,21 位相比較器
12,22 LPF
13,23 切替SW
14,24 VCO
15,25 定電圧発生器
16 1/N分周回路
26 1/M分周回路
30 入力信号異常検出回路
40 PLL自走検出回路
50 位相調整回路

Claims (5)

  1. 映像信号から再生されたサンプリングクロックを入力し、前記サンプリングクロックと第1帰還クロックとの第1位相差を第1位相比較器で検出し、前記第1位相比較器で検出された前記第1位相差に対応した第1制御信号に基づき、前記第1位相差を零にするような周波数で発振する第1制御発振器の第1出力クロックに対応した前記第1帰還クロックを、前記第1位相比較器に帰還入力する1次PLL回路であって、前記入力クロックに対して前記第1帰還クロックの位相引き込みが行われている状態又は前記位相差が零に維持されている状態であるロック状態と、前記位相引き込み制御を放棄して前記第1制御発振器が自走状態で動作するアンロック状態とを有する前記1次PLL回路と、
    前記映像信号の異常状態を検出して前記1次PLL回路を前記アンロック状態に切り替えるための第1切替信号を出力する入力信号異常検出回路と、
    前記1次PLL回路が前記ロック状態のときには、前記第1制御信号を前記第1制御発振器に与え、前記1次PLL回路が前記アンロック状態のときには、前記第1切替信号によって前記第1制御信号を一定レベルの第1信号に切り替えて前記第1制御発振器に与える第1切替手段と、
    前記1次PLL回路の出力側に接続され、前記第1出力クロックを入力し、前記第1出力クロックと第2帰還クロックとの第2位相差を第2位相比較器で検出し、前記第2位相比較器で検出された前記第2位相差に対応した第2制御信号に基づき、前記第2位相差を零にするような周波数で発振する第2制御発振器の第2出力クロックに対応した前記第2帰還クロックを、前記第2位相比較器に帰還入力する2次PLL回路であって、ロック状態とアンロック状態とを有する前記2次PLL回路と、
    前記第1制御発振器が前記自走状態で動作していることを検出して前記2次PLL回路を前記アンロック状態に切り替えるための第2切替信号を出力するPLL自走検出回路と、
    前記2次PLL回路が前記ロック状態のときには、前記第2制御信号を前記第2制御発振器に与え、前記2次PLL回路が前記アンロック状態のときには、前記第2切替信号によって前記第2制御信号を一定レベルの第2信号に切り替えて前記第2制御発振器に与える第2切替手段と、
    を備えたことを特徴とするクロック再生装置。
  2. 請求項1記載のクロック再生装置において、
    前記PLL自走検出回路は、前記サンプリングクロック及び前記第1帰還クロックに基づいて前記1次PLL回路のアンロック状態を検出して、又は、前記第1制御信号の異常状態を検出して、前記第1制御発振器が前記アンロック状態で動作していることを検出することを特徴とするクロック再生装置。
  3. 請求項1又は2記載のクロック再生装置において、
    前記1次PLL回路の出力側と前記第2位相比較器の入力側との間に接続され、前記第1制御発振器から出力された前記第1出力クロックを入力してそのまま前記第2位相比較器に与え、更に、前記2次PLL回路が前記ロック状態から前記アンロック状態へ遷移するときには、前記第2切替信号に基づき、前記第2帰還クロックを前記第1出力クロックに切り替えて前記第2位相比較器に与えて、2つの前記第1出力クロックにおける前記第2位相差を前記第2位相比較器で検出させ、前記2次PLL回路が前記アンロック状態から前記ロック状態へ遷移するときには、前記第2切替信号に基づき、前記第1出力クロックを前記第2帰還クロックに切り替えて前記第2位相比較器に与えて、前記第1出力クロックと前記第2帰還クロックとにおける前記第2位相差を前記第2位相比較器で検出させる位相調整回路を、
    設けたことを特徴とするクロック再生装置。
  4. 請求項3記載のクロック再生装置において、
    前記2次PLL回路が前記アンロック状態から前記ロック状態へ遷移するときには、前記第2切替信号に基づき、前記第1出力クロックと前記第2帰還クロックとの位相差が所定値以下になったことを検出した時に、前記第1出力クロックを前記第2帰還クロックに切り替えることを特徴とするクロック再生装置。
  5. 請求項1〜4のいずれか1項に記載のクロック再生装置において、
    前記第1切替手段は、前記第1信号を発生する第1信号発生器と、前記第1切替信号に基づき、前記第1制御信号と前記第1信号とを切り替えて前記第1制御発振器に与える第1切替スイッチとで構成され、
    前記第2切替手段は、前記第2信号を発生する第2信号発生器と、前記第2切替信号に基づき、前記第2制御信号と前記第2信号とを切り替えて前記第2制御発振器に与える第2切替スイッチとで構成されていることを特徴とするクロック再生装置。
JP2005074676A 2005-03-16 2005-03-16 クロック再生装置 Expired - Fee Related JP4652855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005074676A JP4652855B2 (ja) 2005-03-16 2005-03-16 クロック再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005074676A JP4652855B2 (ja) 2005-03-16 2005-03-16 クロック再生装置

Publications (2)

Publication Number Publication Date
JP2006261898A JP2006261898A (ja) 2006-09-28
JP4652855B2 true JP4652855B2 (ja) 2011-03-16

Family

ID=37100667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005074676A Expired - Fee Related JP4652855B2 (ja) 2005-03-16 2005-03-16 クロック再生装置

Country Status (1)

Country Link
JP (1) JP4652855B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016074B2 (ja) * 2010-02-16 2012-09-05 日本電波工業株式会社 Pll回路
US8248124B2 (en) * 2010-06-03 2012-08-21 Intel Corporation Methods and apparatuses for delay-locked loops and phase-locked loops
JP7428577B2 (ja) * 2020-04-16 2024-02-06 日本電波工業株式会社 発振装置およびシンセサイザシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141800A (ja) * 2000-11-06 2002-05-17 Nec Corp 位相同期発振器
JP2002314409A (ja) * 2001-04-10 2002-10-25 Nec Corp ロック検出回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54130862A (en) * 1978-04-03 1979-10-11 Fujitsu Ltd Pll anomaly detector circuit
JPS62186533U (ja) * 1986-05-19 1987-11-27
JP2636490B2 (ja) * 1990-10-22 1997-07-30 松下電器産業株式会社 Pll回路
JPH04310019A (ja) * 1991-04-08 1992-11-02 Mitsubishi Electric Corp 位相ロックループ回路
JP3019114B2 (ja) * 1991-06-06 2000-03-13 ソニー株式会社 Pll回路のロック検出回路
JP2829366B2 (ja) * 1991-07-24 1998-11-25 日本電気エンジニアリング株式会社 位相同期発振回路
JPH0568182A (ja) * 1991-09-09 1993-03-19 Sharp Corp 映像信号のサンプリングクロツク発生装置
JP3287103B2 (ja) * 1993-11-08 2002-05-27 ソニー株式会社 記録再生装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141800A (ja) * 2000-11-06 2002-05-17 Nec Corp 位相同期発振器
JP2002314409A (ja) * 2001-04-10 2002-10-25 Nec Corp ロック検出回路

Also Published As

Publication number Publication date
JP2006261898A (ja) 2006-09-28

Similar Documents

Publication Publication Date Title
US6940937B2 (en) Scalable high-speed precision frequency and phase synthesis
JP3824172B2 (ja) Pll回路
US8233092B2 (en) Video signal processing device
KR100315246B1 (ko) 디지털 표시 장치용 위상 동기 루프 회로
JP4652855B2 (ja) クロック再生装置
US6429901B1 (en) PLL circuit and phase lock detector
JP3555372B2 (ja) 同期処理回路
JPH09182100A (ja) Pll回路
JP3251213B2 (ja) フェーズ・ロックド・ループ回路
JPH1023293A (ja) 同期発生装置と画像表示装置
JPH1070457A (ja) Pll回路
JPH1056581A (ja) 表示装置用のpll回路
JP2884643B2 (ja) 位相同期クロック生成装置
JP4757690B2 (ja) Pllシステム及び車載用テレビジョンシステム
JP2006238157A (ja) クロック盤の位相合わせ回路
JPH1188156A (ja) クロック生成用pll回路
JPH0884074A (ja) Pll回路
KR100273965B1 (ko) 주파수위상동기루프
JP2766094B2 (ja) 位相ロックループ
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
JPH0322773A (ja) 位相同期型発振回路
JP4089352B2 (ja) フレームパルス切替回路及びその位相制御方法
KR100207633B1 (ko) 위상동기루프회로
JP2006186548A (ja) 位相同期回路
JP2009081690A (ja) クロック生成回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101216

R150 Certificate of patent or registration of utility model

Ref document number: 4652855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees