JP2006186548A - 位相同期回路 - Google Patents
位相同期回路 Download PDFInfo
- Publication number
- JP2006186548A JP2006186548A JP2004376561A JP2004376561A JP2006186548A JP 2006186548 A JP2006186548 A JP 2006186548A JP 2004376561 A JP2004376561 A JP 2004376561A JP 2004376561 A JP2004376561 A JP 2004376561A JP 2006186548 A JP2006186548 A JP 2006186548A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- loop filter
- charge pump
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 入力信号と比較信号との位相比較により位相同期化する位相同期回路に関し、ピークジッタの抑圧を図る。
【解決手段】 入力信号INと比較信号COMPとの位相を比較する位相比較器1と、この位相比較器1の比較出力信号を入力するチャージポンプ2と、このチャージポンプ2の出力信号を入力するループフィルタ3と、このループフィルタ3の出力信号を制御電圧として入力する電圧制御発振器4とを含む位相同期回路に於いて、チャージポンプ3と電圧制御発振器4との間に、制御電圧を、位相比較器1の不感帯の外で位相同期状態となるようにシフトする電圧シフト回路6を設けた。
【選択図】 図1
【解決手段】 入力信号INと比較信号COMPとの位相を比較する位相比較器1と、この位相比較器1の比較出力信号を入力するチャージポンプ2と、このチャージポンプ2の出力信号を入力するループフィルタ3と、このループフィルタ3の出力信号を制御電圧として入力する電圧制御発振器4とを含む位相同期回路に於いて、チャージポンプ3と電圧制御発振器4との間に、制御電圧を、位相比較器1の不感帯の外で位相同期状態となるようにシフトする電圧シフト回路6を設けた。
【選択図】 図1
Description
本発明は、出力信号位相を入力信号位相に同期化し、且つピークジッタを抑圧する位相同期回路に関する。
位相比較器とループフィルタと電圧制御発振器とを含む位相同期回路(PLL;Phase Locked Loop)は、例えば、図10の(A)に示す構成を有するものであり、入力信号INと比較信号COMPとの位相を、位相比較器101とにより比較し、位相差に対応した位相比較信号によりチャージポンプ102の充放電を行い、その出力信号を、ループフィルタ(LPF)103を介して電圧制御発振器(VCO;Voltage Controlled Oscillator)104に制御電圧として印加し、その出力信号OUTを分周器105により、入力信号INの周波数と同一の周波数となるように分周して、位相比較器101に比較信号COMPとして入力し、入力信号INの位相に対して、出力信号OUTの位相を同期化させるものである。
図10の(B)は、入力信号INと、比較信号COMPと、ジッタ入力時の比較信号COMPとを示し、位相比較器101の不感帯対策を施すことにより、比較信号COMPは、正常入力信号INの場合、位相差が零となるように同期化される。従って、入力信号INの位相に一致する比較信号COMPが出力されるが、ジッタを含む入力信号の場合は、比較信号COMPもその位相ジッタに応じて、図示のような位相ジッタを含むものとなる。
又テレビ受像機等の映像表示装置に於ける位相同期回路に於いて、表示画面の縦線の細かいうねりの原因となるジッタと、変動が垂直帰線期間に収まらないことによる画面上部の縦線の曲がりを生じさせるトップカールとの両方に対して対応する為に、チャージポンプのコンデンサと並列に放電用の抵抗を接続した位相同期回路が提案されている(例えば、特許文献1参照)。
特開平8−139964号公報
位相同期回路は、大きなシステムに於いては、クロック同期をとる為に、位相同期回路の出力信号OUTを装置内部のクロック信号とすると共に、次の装置の位相同期回路の入力信号INとして転送するものであり、入力信号のジッタ成分は出力信号のジッタ成分として順次伝送され、次第にジッタ成分が大きくなり、そのピークジッタにより、システムとしての動作が不安定となる問題がある。この位相同期回路のジッタ伝達特性は、位相比較器のゲイン、電圧制御発振器のゲイン、ループフィルタの特性等により定まるものであり、最終的には、ループフィルタの定数により調整する場合が多い。なお、ジッタ伝達特性と同期引き込み時間とはトレードオフの関係がある。
例えば、カットオフ周波数を下げると、同期引き込み時間が長くなり、この同期引き込み時間を短くなるようにすると、カットオフ周波数が上がることになる。又ループフィルタの定数の設定変更により、伝達特性にピークが生じて安定動作に問題が生じることがあり、所望のスペックを総て満足することが困難であった。又前述の伝達特性のピークジッタを、ループフィルタの定数変更により抑圧することも可能であるが、それによって、カットオフ周波数及び引き込み特性が変化する問題があった。又ジッタ抑圧の前述の従来例に於いては、映像表示に於ける同期信号のジッタ低減を図るものであるが、位相比較器の不感帯については全く考慮されていないものである。
本発明は、位相比較器の不感帯を積極的に利用して、ピークジッタの抑圧を図ることを目的とするものである。
本発明の位相同期回路は、入力信号と比較信号との位相を比較する位相比較器と、該位相比較器の比較出力信号を入力するチャージポンプと、該チャージポンプの出力信号を入力するループフィルタと、該ループフィルタの出力信号を制御電圧として入力する電圧制御発振器とを含む位相同期回路に於いて、前記チャージポンプと前記電圧制御発振器との間に、前記制御電圧を前記位相比較器の不感帯の外で位相同期状態となるようにシフトする電圧シフト回路を設けた構成を有するものである。
又電圧シフト回路は、チャージポンプと前記ループフィルタの間に、アース側又は電源電圧側と抵抗を介して接続した構成を有するものである。
又前記ループフィルタは、アクティブフィルタ構成を有し、前記電圧シフト回路は、前記アクティブフィルタのリファレンス電圧を調整して、前記位相比較器の不感帯の外で位相同期状態となるように前記制御電圧をシフトする構成を有するものである。
又前記電圧シフト回路は、前記ループフィルタと前記電圧制御発振器との間に、該電圧制御発振器に入力する制御電圧を、前記位相比較器の不感帯の外で位相同期状態となるようにシフトする抵抗を接続した構成を有するものである。
電圧シフト回路により、位相比較器の動作点を、位相比較器の不感帯に対応してシフトして、ジッタ成分の少なくともその一部が不感帯内に入るようにし、伝達特性及び同期引き込み特性を変更しないで、ピークジッタを抑圧することができる。
本発明の位相同期回路は、図1を参照して説明すると、入力信号と比較信号との位相を比較する位相比較器1と、この位相比較器1の比較出力信号を入力するチャージポンプ2と、このチャージポンプ2の出力信号を入力するループフィルタ3と、このループフィルタ3の出力信号を制御電圧として入力する電圧制御発振器4とを含む位相同期回路に於いて、チャージポンプ3と電圧制御発振器4との間に、制御電圧を、位相比較器1の不感帯の外で位相同期状態となるようにシフトする電圧シフト回路6を設けた構成を有する。
図1は、本発明の実施例1の説明図であり、1は入力信号INと比較信号COMPとの位相を比較する位相比較器、2はチャージポンプ、3はループフィルタ(LPF)、4は出力信号OUTを図示を省略した後段の回路に供給する電圧制御発振器(VCO)、5は分周器(1/N)、6は電圧シフト回路を示す。位相比較器1は、不感帯を有する従来例の構成を適用し、電圧シフト回路6は、この不感帯に対応して、電圧制御発振器4に印加する制御電圧をシフトするものである。なお、チャージポンプ2とループフィルタ3と分周器5とは、従来例と同様の構成とすることができる。又分周器5は、入力信号INと出力信号OUTとの周波数を同一とする場合は省略するものである。
図2は、入力信号OUTと比較信号COMPとの説明図であり、位相比較器1の不感帯が図示の範囲であるとすると、入力信号INの位相に対して、比較信号COMPの位相は、電圧シフト回路6を設けない場合、(COMP(電圧シフト回路なし))として示す比較信号COMPのように、位相比較器1の不感帯内となる。これに対して、本発明に於いては、電圧シフト回路6を設けていることにより、位相同期状態に於ける比較信号COMPの位相は、(COMP(電圧シフト回路あり))として示すように不感帯の外となる。この場合、電圧シフト回路6は、チャージポンプ2の出力信号を低下させて、位相比較器1の入力信号INの位相より比較信号COMPの位相が遅れる方向に且つ不感帯を外れるようにシフトさせたもので、従って、入力信号INのジッタによる比較信号COMPのジッタ成分は、COMP1(電圧シフト回路あり)として示すように、不感帯の中にその一部が入り、応答しなくなることにより、出力信号OUTには、このジッタ成分は影響を及ぼさないものとなり、ジッタ成分の抑圧を図ることができる。
図3は、電圧シフト回路の説明図であり、チャージポンプ2と電圧シフト回路6とループフィルタ3と電圧制御発振器4とを示し、図1に於ける位相比較器1と分周器5とについては図示を省略している。ループフィルタ3を、抵抗R1,R2とコンデンサC1とにより構成し、電圧シフト回路6を、チャージポンプ2の出力信号を印加する抵抗R3によって構成した場合を示す。なお、GNDはアースを示す。
この抵抗R3により、ローパスフィルタとして動作するループフィルタ3の出力信号は、低くなるように制御される。これにより、電圧制御発振器4の出力信号OUTを分周した比較信号COMPは、前述の図2に示すように、位相比較器1の不感帯を外れた位相に引き込まれる。従って、比較信号COMPのジッタ成分は、不感帯に入る部分は抑圧されることになる。
図4は、本発明の実施例2の要部を示し、図3と同一符号は同一部分を示す。この実施例は、電圧シフト回路6を、電源電圧Vccに接続した抵抗R3により構成した場合を示す。前述の図3に示す構成の電圧シフト回路6は、チャージポンプ2の出力の電圧を低下させるシフトを行うものであるが、この実施例2に於いては、電源電圧Vccにより、チャージポンプ2の出力の電圧を、抵抗R3を介して上昇させる電圧シフトを行うものである。
図5は、図4に示す実施例2の動作説明図であり、位相比較器の入力信号INと、電圧シフト回路なしと、電圧シフト回路ありとの場合について示し、電圧シフト回路ありの場合の比較信号COMPは、入力信号INの位相より進み、従って、図2に示す場合と反対側の不感帯の外側に於いて位相同期の状態となる。それにより、COMP2(電圧シフト回路あり)として示すように、ジッタ成分の一部は不感帯内となって、出力信号OUTのジッタ成分を抑圧することができる。
図6は、本発明の実施例3の要部を示し、図3及び図4と同一符号は同一の対応部分を示し、R4〜R5は抵抗、OPAは演算増幅器を示す。この実施例3は、ループフィルタ3を演算増幅器OPAを用いたアクティブフィルタ構成とした場合であり、電圧シフト回路6を、点線で示す抵抗R5によるチャージポンプ2の出力の電圧を低下させる電圧シフトの構成とするか、又演算増幅器OPAの+端子に入力するリファレンス電圧を、抵抗R3,R4により、電源電圧Vccを分圧比の選定による構成とすることができる。なお、通常は、演算増幅器OPAのリファレンス電圧は、Vcc/2となるように設定するものであるが、抵抗R3,R4による分圧比の選定により、前述の実施例1又は実施例2に対応した電圧シフト量を設定することができる。即ち、電圧シフト回路の機能を実現することができる。
図7は、本発明の実施例4の要部を示し、図3,図4,図6と同一符号は同一の対応部分を示す。この実施例4は、図3に示す実施例1の電圧シフト回路6を抵抗R3により構成し、ループフィルタ3と電圧制御発振器4との間に接続した場合を示す。
図8は、本発明の実施例5の要部を示し、図3,図4,図6,図7と同一符号は同一の対応部分を示す。この実施例5は、抵抗R6,R7により、電圧シフト回路6を構成し、ループフィルタ3と電圧制御発振器4との間に接続した構成を示す。即ち、ループフィルタ3の出力を、抵抗R6,R7により分圧して、電圧制御発振器4の制御電圧とするものである。なお、ループフィルタ3が、パッシブフィルタの場合、このフィルタと電圧シフト回路6との間に、バッファ回路を接続することが望ましい構成となる。
図9は、本発明の実施例6の要部を示し、前述の各図と同一符号は同一の対応部分を示す。この実施例6は、電圧シフト回路6を、抵抗R8,R9と演算増幅器OPAとによる非反転増幅器により構成し、ループフィルタ3と電圧制御発振器4との間に接続した場合を示す。
前述の位相同期回路の電圧制御発振器4に入力する制御電圧をシフトさせる手段は、前述の各実施例のみに限定されるものではなく、種々の手段を適用できるものであり、要約すると、
(1)チャージポンプ2とループフィルタ3との間に電圧シフト回路6を接続して、入力信号INと比較信号COMPとの位相差を不感帯から外れて、位相同期化させる。
(2)ループフィルタ3の構成を電圧シフト回路の機能となるようにして、入力信号INと比較信号COMPとの位相差を不感帯から外れて、位相同期化させる。
(3)ループフィルタ3と電圧制御発振器4との間に電圧シフト回路6を接続して、入力信号INと比較信号COMPとの位相差を不感帯から外れて、位相同期化させる。
(1)チャージポンプ2とループフィルタ3との間に電圧シフト回路6を接続して、入力信号INと比較信号COMPとの位相差を不感帯から外れて、位相同期化させる。
(2)ループフィルタ3の構成を電圧シフト回路の機能となるようにして、入力信号INと比較信号COMPとの位相差を不感帯から外れて、位相同期化させる。
(3)ループフィルタ3と電圧制御発振器4との間に電圧シフト回路6を接続して、入力信号INと比較信号COMPとの位相差を不感帯から外れて、位相同期化させる。
1 位相比較器
2 チャージポンプ
3 ループフィルタ(LPF)
4 電圧制御発振器(VCO)
5 分周器(1/N)
6 電圧シフト回路
2 チャージポンプ
3 ループフィルタ(LPF)
4 電圧制御発振器(VCO)
5 分周器(1/N)
6 電圧シフト回路
Claims (4)
- 入力信号と比較信号との位相を比較する位相比較器と、該位相比較器の比較出力信号を入力するチャージポンプと、該チャージポンプの出力信号を入力するループフィルタと、該ループフィルタの出力信号を制御電圧として入力する電圧制御発振器とを含む位相同期回路に於いて、
前記チャージポンプと前記電圧制御発振器との間に、前記制御電圧を前記位相比較器の不感帯の外で位相同期状態となるようにシフトする電圧シフト回路を設けた
ことを特徴とする位相同期回路。 - 前記電圧シフト回路は、チャージポンプと前記ループフィルタの間に、アース側又は電源電圧側と抵抗を介して接続した構成を有することを特徴とする請求項1記載の位相同期回路。
- 前記ループフィルタは、アクティブフィルタ構成を有し、前記電圧シフト回路は、前記アクティブフィルタのリファレンス電圧を調整して、前記位相比較器の不感帯の外で位相同期状態となるように前記制御電圧をシフトする構成を有することを特徴とする請求項1記載の位相同期回路。
- 前記電圧シフト回路は、前記ループフィルタと前記電圧制御発振器との間に、該電圧制御発振器に入力する制御電圧を、前記位相比較器の不感帯の外で位相同期状態となるようにシフトする抵抗を接続した構成を有することを特徴とする請求項1記載の位相同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004376561A JP2006186548A (ja) | 2004-12-27 | 2004-12-27 | 位相同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004376561A JP2006186548A (ja) | 2004-12-27 | 2004-12-27 | 位相同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006186548A true JP2006186548A (ja) | 2006-07-13 |
Family
ID=36739341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004376561A Pending JP2006186548A (ja) | 2004-12-27 | 2004-12-27 | 位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006186548A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016996A (ja) * | 2007-07-02 | 2009-01-22 | Kawasaki Microelectronics Kk | 位相ロックループ回路 |
JP2009268047A (ja) * | 2008-04-29 | 2009-11-12 | Renesas Technology Corp | Pll回路 |
JP2015070314A (ja) * | 2013-09-26 | 2015-04-13 | 日本電波工業株式会社 | Pll回路 |
-
2004
- 2004-12-27 JP JP2004376561A patent/JP2006186548A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016996A (ja) * | 2007-07-02 | 2009-01-22 | Kawasaki Microelectronics Kk | 位相ロックループ回路 |
JP2009268047A (ja) * | 2008-04-29 | 2009-11-12 | Renesas Technology Corp | Pll回路 |
JP2013102458A (ja) * | 2008-04-29 | 2013-05-23 | Renesas Electronics Corp | Pll回路 |
US8754713B2 (en) | 2008-04-29 | 2014-06-17 | Renesas Electronics Corporation | PLL circuit with improved phase difference detection |
JP2015070314A (ja) * | 2013-09-26 | 2015-04-13 | 日本電波工業株式会社 | Pll回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6483361B1 (en) | Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error | |
US7366271B2 (en) | Clock and data recovery device coping with variable data rates | |
JPH09162730A (ja) | Pll回路 | |
JP2007208367A (ja) | 同期信号生成装置、送信機及び制御方法 | |
JP2008042810A (ja) | Pll回路 | |
US7308062B2 (en) | Apparatus for providing system clock synchronized to a network universally | |
JP2006186548A (ja) | 位相同期回路 | |
KR20210044468A (ko) | 스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템 | |
JP2954043B2 (ja) | Osd装置 | |
JP2010081513A (ja) | 信号処理装置及び信号処理方法 | |
US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
JP4652855B2 (ja) | クロック再生装置 | |
JP4410873B2 (ja) | クロック発生装置 | |
JP2005151444A (ja) | 周波数シンセサイザ | |
JP2002314413A (ja) | 位相同期ループ回路 | |
US7308066B2 (en) | Clock recovery circuit capable of automatically adjusting frequency range of VCO | |
JP2001230670A (ja) | Pll発振回路 | |
JPH0884074A (ja) | Pll回路 | |
TWI599889B (zh) | 自動產生時脈的通用序列匯流排控制器及其使用方法 | |
JP3165952B2 (ja) | ディジタル自動微同調回路 | |
JP3939574B2 (ja) | クロック・データリカバリ回路 | |
KR100560434B1 (ko) | 범용 망 동기 시스템 클럭 공급 장치 | |
JPH04273618A (ja) | Pll回路 | |
JPH0752843B2 (ja) | Pll回路 | |
JPH0254680A (ja) | 画像信号用同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |