JP2009016996A - 位相ロックループ回路 - Google Patents
位相ロックループ回路 Download PDFInfo
- Publication number
- JP2009016996A JP2009016996A JP2007173996A JP2007173996A JP2009016996A JP 2009016996 A JP2009016996 A JP 2009016996A JP 2007173996 A JP2007173996 A JP 2007173996A JP 2007173996 A JP2007173996 A JP 2007173996A JP 2009016996 A JP2009016996 A JP 2009016996A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- analog
- analog voltage
- limit voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】位相ロックループ回路は、フィルタ回路と電圧制御発振回路との間に設けられ、フィルタ回路から供給される第1のアナログ電圧のゲインを1/n(nは1よりも大きい値)に抑制した第2のアナログ電圧を電圧制御発振回路に供給するゲイン抑制回路を備える。ゲイン抑制回路は、第1のアナログ電圧が、その可動範囲の上限電圧もしくは下限電圧に到達している期間は、第2のアナログ電圧の可動範囲の上限電圧が、最大で電圧制御発振回路の入力電圧範囲の上限電圧になるまで一定の比率で平行移動させる、もしくは、第2のアナログ電圧の可動範囲の下限電圧が、最小で電圧制御発振回路の入力電圧範囲の下限電圧になるまで一定の比率で平行移動させる。
【選択図】図2
Description
前記ゲイン抑制回路は、前記第1のアナログ電圧が、その可動範囲の上限電圧もしくは下限電圧に到達している期間は、前記第2のアナログ電圧の可動範囲の上限電圧が、最大で前記電圧制御発振回路の入力電圧範囲の上限電圧になるまで一定の比率で平行移動させる、もしくは、前記第2のアナログ電圧の可動範囲の下限電圧が、最小で前記電圧制御発振回路の入力電圧範囲の下限電圧になるまで一定の比率で平行移動させることを特徴とする位相ロックループ回路を提供するものである。
前記第1のレベル調整回路によって、前記第1のアナログ電圧が、その上限電圧ないしは下限電圧に固定されると、前記第2のレベル調整回路によって、前記基準電圧が、その下限電圧から上限電圧の範囲内を一定の比率で上昇もしくは低下されることが好ましい。
以上、本発明の位相ロックループ回路について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
12 フィルタ回路
14 ゲイン抑制回路
16 電圧制御発振回路(VCO)
18 ループフィルタ(LF)
20,24,28 キャパシタ
22,34,36 抵抗素子
26 アナログバッファ(ユニティゲインバッファ)
30 反転増幅回路
32 アンプ(Amp)
38 可動範囲調整回路
40,42 レベル調整回路
44,46 比較回路(CMP)
48,52 P型MOSトランジスタ(PMOS)
50,54 N型MOSトランジスタ(NMOS)
Claims (3)
- フィルタ回路と電圧制御発振回路との間に設けられ、前記フィルタ回路から供給される第1のアナログ電圧のゲインを1/n(nは1よりも大きい値)に抑制した第2のアナログ電圧を前記電圧制御発振回路に供給するゲイン抑制回路を備え、
前記ゲイン抑制回路は、前記第1のアナログ電圧が、その可動範囲の上限電圧もしくは下限電圧に到達している期間は、前記第2のアナログ電圧の可動範囲の上限電圧が、最大で前記電圧制御発振回路の入力電圧範囲の上限電圧になるまで一定の比率で平行移動させる、もしくは、前記第2のアナログ電圧の可動範囲の下限電圧が、最小で前記電圧制御発振回路の入力電圧範囲の下限電圧になるまで一定の比率で平行移動させることを特徴とする位相ロックループ回路。 - 前記ゲイン抑制回路は、入力端子がハイインピーダンスであり、前記第1のアナログ電圧をバッファリングした第3のアナログ電圧を出力するアナログバッファと、基準電圧に応じて、前記第3のアナログ電圧のゲインを1/nに抑制した前記第2のアナログ電圧を出力する増幅回路と、前記第1のアナログ電圧に応じて、前記基準電圧を調整することによって、前記第2のアナログ電圧の可動範囲を平行移動させるように調整する可動範囲調整回路とを備えることを特徴とする請求項1に記載の位相ロックループ回路。
- 前記可動範囲調整回路は、前記第1のアナログ電圧とその上限電圧とを比較して第1の比較結果を出力する第1の比較回路と、前記第1のアナログ電圧とその下限電圧とを比較して第2の比較結果を出力する第2の比較回路と、前記第1および第2の比較結果に応じて、前記第1のアナログ電圧が、その上限電圧ないしは下限電圧に到達すると、前記第1のアナログ電圧を、その上限電圧ないしは下限電圧に固定する第1のレベル調整回路と、前記第1のレベル調整回路とともにカレントミラー回路を構成し、その電流量が、前記第1のレベル調整回路に流れる電流量の1/2n〜2/nの範囲である第2のレベル調整回路とを備え、
前記第1のレベル調整回路によって、前記第1のアナログ電圧が、その上限電圧ないしは下限電圧に固定されると、前記第2のレベル調整回路によって、前記基準電圧が、その下限電圧から上限電圧の範囲内を一定の比率で上昇もしくは低下されることを特徴とする請求項2に記載の位相ロックループ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007173996A JP5020721B2 (ja) | 2007-07-02 | 2007-07-02 | 位相ロックループ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007173996A JP5020721B2 (ja) | 2007-07-02 | 2007-07-02 | 位相ロックループ回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009016996A true JP2009016996A (ja) | 2009-01-22 |
JP2009016996A5 JP2009016996A5 (ja) | 2010-08-12 |
JP5020721B2 JP5020721B2 (ja) | 2012-09-05 |
Family
ID=40357394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007173996A Expired - Fee Related JP5020721B2 (ja) | 2007-07-02 | 2007-07-02 | 位相ロックループ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5020721B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012093458A1 (en) * | 2011-01-06 | 2012-07-12 | Asahi Kasei Microdevices Corporation | Loop filter buffer with level shifter |
JP2014236410A (ja) * | 2013-06-04 | 2014-12-15 | スパンション エルエルシー | Pll回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06169254A (ja) * | 1992-11-30 | 1994-06-14 | Ando Electric Co Ltd | Pll回路 |
JPH06338788A (ja) * | 1993-05-31 | 1994-12-06 | Sanyo Electric Co Ltd | マイクロコンピュータ |
JPH1051300A (ja) * | 1996-07-29 | 1998-02-20 | Kenwood Corp | Pll周波数シンセサイザ |
JPH10126258A (ja) * | 1996-10-18 | 1998-05-15 | Fujitsu General Ltd | Pll回路 |
JP2000341116A (ja) * | 1999-05-25 | 2000-12-08 | Mitsubishi Electric Corp | 位相同期回路 |
JP2006186548A (ja) * | 2004-12-27 | 2006-07-13 | Fujitsu Access Ltd | 位相同期回路 |
-
2007
- 2007-07-02 JP JP2007173996A patent/JP5020721B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06169254A (ja) * | 1992-11-30 | 1994-06-14 | Ando Electric Co Ltd | Pll回路 |
JPH06338788A (ja) * | 1993-05-31 | 1994-12-06 | Sanyo Electric Co Ltd | マイクロコンピュータ |
JPH1051300A (ja) * | 1996-07-29 | 1998-02-20 | Kenwood Corp | Pll周波数シンセサイザ |
JPH10126258A (ja) * | 1996-10-18 | 1998-05-15 | Fujitsu General Ltd | Pll回路 |
JP2000341116A (ja) * | 1999-05-25 | 2000-12-08 | Mitsubishi Electric Corp | 位相同期回路 |
JP2006186548A (ja) * | 2004-12-27 | 2006-07-13 | Fujitsu Access Ltd | 位相同期回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012093458A1 (en) * | 2011-01-06 | 2012-07-12 | Asahi Kasei Microdevices Corporation | Loop filter buffer with level shifter |
US8552772B2 (en) | 2011-01-06 | 2013-10-08 | Asahi Kasei Microdevices Corporation | Loop filter buffer with level shifter |
JP2014236410A (ja) * | 2013-06-04 | 2014-12-15 | スパンション エルエルシー | Pll回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5020721B2 (ja) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5448870B2 (ja) | Pll回路 | |
US7339438B2 (en) | Phase and delay locked loops and semiconductor memory device having the same | |
JP4608153B2 (ja) | チャージポンプ電流補正回路 | |
US7719331B2 (en) | PLL circuit | |
US7586347B1 (en) | Clock generator with self-bias bandwidth control | |
US9048849B2 (en) | Supply regulated voltage controlled oscillator including active loop filter and phase locked loop using the same | |
US11196410B2 (en) | Method of generating precise and PVT-stable time delay or frequency using CMOS circuits | |
US8487677B1 (en) | Phase locked loop with adaptive biasing | |
JP2006180428A (ja) | 位相同期回路 | |
JP2011205202A (ja) | 電圧電流変換回路及びこれを備えたpll回路 | |
TW202008714A (zh) | 電壓控制振盪器、pll電路和cdr裝置 | |
JP6605988B2 (ja) | 半導体装置 | |
US20080309414A1 (en) | Voltage controlled oscillator and phase locked loop circuit incorporating the same | |
US8575979B2 (en) | Fully differential adaptive bandwidth PLL with differential supply regulation | |
CN106664094B (zh) | 频谱成形电压到电流转换器 | |
KR20100094859A (ko) | 비대칭 전하 펌프 및 그것을 포함한 위상 동기 루프 | |
JP5020721B2 (ja) | 位相ロックループ回路 | |
JP2008042339A (ja) | 半導体装置 | |
US8598955B2 (en) | Phase locked loop with adaptive loop filter | |
WO2016042911A1 (ja) | PLL(Phase Locked Loop)回路および半導体装置 | |
JP2001326574A (ja) | 位相同期回路およびクロック発生回路 | |
EP1538754A1 (en) | Frequency and phase correction in a phase-locked loop | |
JP2011188323A (ja) | Pll回路 | |
TWI637601B (zh) | 頻帶選擇時脈資料回復電路以及相關方法 | |
US8610478B1 (en) | Differential delay cell with low power, low jitter, and small area |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5020721 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |