JP2002141800A - 位相同期発振器 - Google Patents

Abstract

(57)【要約】 【課題】 上位階層の交換機で使用される周波数安定度
を持ったＶＣＯと下位階層の交換機で使用され周波数安
定度を持ったＶＣＯとをＰＬＯに使用することによって
全階層の交換機で同一のＰＬＯが搭載でき、外部から基
準クロック信号が入力されない場合でも安定度の高いク
ロック信号を生成することができる技術を提供するこ
と。 【解決手段】 外部から入力される基準クロック信号と
ＶＣＯから発振されるクロック信号とを分周器により分
周し、分周されて各々のクロック信号の位相を比較して
比較結果に応じた位相比較データを出力する位相比較器
と、この位相比較データによりＶＣＯを制御する制御デ
ータを出力し、外部から基準クロック信号が入力されな
い場合、ＶＣＯからクロック信号を発振できるように制
御データを送信する制御手段とを有する。

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は位相同期発振器（Ｐ
ＬＯ）に関し、特に、網同期方式の位相同期発振器から
のクロック信号の位相が外部から入力される基準クロッ
ク信号の位相に同期できる範囲を拡大し、更に、マスタ
ー局の障害等により基準クロック信号が入力されない場
合、マスター局と同程度の周波数安定度をもつクロック
信号を出力するＰＬＯに関する。

【従来技術】従来、図１１に示すように従属同期方式で
は、各階層ごとにＰＬＯ（位相同期発振器）から出力さ
れるクロック信号の周波数の安定度度が決められている
為、各階層の交換機に合ったＰＬＯを搭載しなければな
らなかった。又、ＰＬＯからのクロック信号の位相が外
部から入力される基準クロック信号の位相に同期できる
範囲は電圧制御発振器（ＶＣＯ）により発振されるクロ
ック信号の周波数の安定度と関連しており、ＰＬＯから
のクロック信号の位相が外部から入力される基準クロッ
ク信号の位相に同期できる範囲を拡大すると、ＶＣＯに
より発振されるクロック信号の周波数安定度が低くなる
という欠点があった。又、下位局の交換機では、ＰＬＯ
からのクロック信号の位相が外部から入力される基準ク
ロック信号の位相に同期できる範囲を拡大する必要があ
ることから、クロック信号の周波数安定度の低いＶＣＯ
を使用したＰＬＯが搭載されていた。その為、マスター
局の障害等で基準クロック信号が入力されない場合に
は、周波数安定度の低いＶＣＯからクロック信号が発振
されるので、下位局の交換機では周波数安定度の低いク
ロック信号しか得られない欠点があった。

【本発明が解決しようとする課題】しかしながら、上述
のように各階層ごとに異なるＶＣＯを使用したＰＬＯを
搭載する方法では、網構成の設計が煩雑になり、マスタ
ー局の障害等により基準クロック信号が入力されなくな
った場合、下位階層の交換機では周波数安定度の低いク
ロック信号しか得られないことになる。本発明はかかる
点に鑑みてなされたものであり、本発明が解決しようと
する課題は、上位階層の交換機で使用されるＶＣＯと下
位階層の交換機で使用されるＶＣＯとを使用したＰＬＯ
を搭載することによって全階層の交換機で同一のＰＬＯ
が搭載でき、基準クロック信号が入力されない場合で
も、上位階層の交換機で使用されるＶＣＯと同程度の周
波数安定度をもったＶＣＯで発振することができるＰＬ
Ｏを提供することにある。

【課題を解決する為の手段】上記課題を解決する第１の
発明は、位相同期発振器であって、入力された基準クロ
ック信号に基づいてクロック信号を生成する第１のクロ
ック信号生成手段と、同期範囲は前記第１のクロック信
号生成手段における同期範囲よりも広く、周波数安定度
は前記第１のクロック信号生成手段における周波数安定
度より低い周波数安定度を持つ第２のクロック信号生成
手段とを有し、前記第１のクロック信号生成手段と前記
第２のクロック信号生成手段とを直列に接続して、前記
第１のクロック信号生成手段で生成されたクロック信号
を前記第２のクロック信号生成手段に入力し、入力され
たクロック信号を前記第２のクロック信号生成手段の基
準クロック信号とすることを特徴とする。また、上記課
題を解決する第２の発明は、位相同期発振器であって、
入力された基準クロック信号に基づいてクロック信号を
生成する第１のクロック信号生成手段と、同期範囲は前
記第１のクロック信号生成手段における同期範囲よりも
広く、周波数安定度は前記第１のクロック信号生成手段
における周波数安定度より低い周波数安定度を持つ第２
のクロック信号生成手段と、前記基準クロック信号の周
波数が前記第１のクロック信号生成手段における同期範
囲内に対応する場合には、前記基準クロック信号に同期
したクロック信号を前記第１のクロック信号生成手段で
生成させ、前記基準クロック信号の周波数が前記第１の
クロック信号生成手段における同期範囲内に対応しない
場合には、前記第２のクロック信号生成手段に基準クロ
ック信号に同期したクロック信号を生成させる為のクロ
ック信号を前記第１のクロック信号生成手段に生成さ
せ、前記第１のクロック信号生成手段からのクロック信
号に基づいて基準クロック信号に同期したクロック信号
を前記第２のクロック信号生成手段に生成させる制御手
段とを有することを特徴とする。また、上記課題を解決
する第３の発明は、上記第１又は第２の発明において、
前記第１のクロック信号生成手段は、発振周波数制御電
圧により制御されてクロック信号を発振する電圧制御発
振器と、前記電圧制御発振器で発振されたクロック信号
の周波数に応じて分周比を可変設定でき、分周されたク
ロック信号を出力する第１の分周器と、前記基準クロッ
ク信号の周波数に応じて分周比を可変設定でき、分周さ
れたクロック信号を出力する第２の分周器と、前記第１
の分周器からのクロック信号の位相と前記第２の分周器
からのクロック信号の位相とを比較する位相比較器とを
有することを特徴とする。また、上記課題を解決する第
４の発明は、上記第１〜第３のいずれかの発明におい
て、前記第２のクロック信号生成手段は、前記第１のク
ロック信号生成手段で生成されたクロック信号の周波数
に応じて分周比を可変設定でき、分周されたクロック信
号を出力する第１の分周器と、周波数安定度は前記第１
のクロック信号生成手段における電圧制御発振器の周波
数安定度よりも低いが、同期範囲は前記第１のクロック
信号生成手段における電圧制御発振器の同期範囲よりも
広い同期範囲を持ち、発振周波数制御電圧により制御さ
れてクロック信号を発振する電圧制御発振器と、前記電
圧制御発振器で発振されたクロック信号の周波数に応じ
て分周比を可変設定でき、分周されたクロック信号を出
力する第２の分周器と、前記第１の分周器からのクロッ
ク信号の位相と前記第２の分周器からのクロック信号の
位相とを比較する位相比較器とを有することを特徴とす
る。また、上記課題を解決する第５の発明は、上記第１
〜第４のいずれかの発明において、前記第１のクロック
信号生成手段における第２の分周器は、外部からの基準
クロック信号の遮断を検出できるように構成されている
ことを特徴とする。また、上記課題を解決する第６の発
明は、上記第１〜第５のいずれかの発明において、前記
制御手段は、前記第１のクロック信号生成手段における
第２の分周器が基準クロック信号の遮断を検出すると、
前記第１のクロック信号生成手段における電圧制御発振
器に対して所定の周波数のクロック信号を出力させるよ
うに構成されていることを特徴とする。また、上記課題
を解決する第７の発明は、上記第１〜第６のいずれかの
発明において、前記制御手段は、前記第１のクロック信
号生成手段における位相比較器からの比較結果が前記第
１のクロック信号生成手段における電圧制御発振器の同
期範囲内に対応するか否かを判断し、前記範囲内に対応
する場合には、前記第１のクロック信号生成手段におけ
る電圧制御発振器にクロック信号を発振させるよう発振
周波数制御電圧を制御し、前記範囲内に対応しない場合
には、前記第２のクロック信号生成手段における位相比
較器からの比較結果が前記第２のクロック信号生成手段
における電圧制御発振器の同期範囲内に対応するか否か
を判断し、前記範囲内に対応する場合には、前記第２の
クロック信号生成手段における電圧制御発振器にクロッ
ク信号を発振させるよう発振周波数制御電圧を制御する
ことを特徴とする。また、上記課題を解決する第８の発
明は、上記第１〜第７のいずれかの発明において、前記
位相同期発振器は、前記第１のクロック信号生成手段に
おける電圧制御発振器の同期範囲が記憶されている記憶
手段を有し、前記制御手段は、前記第１のクロック信号
生成手段における位相比較器からの比較結果が前記記憶
手段に記憶されている同期範囲内に対応しない場合、前
記位相比較器からの比較結果が前記第１のクロック信号
生成手段における電圧制御発振器の同期範囲内に対応す
るように前記第１のクロック信号生成手段における第２
の分周器からのクロック信号の周波数を変化させる制御
信号を出力し、前記第２の分周器からのクロック信号の
周波数を変化させた分だけ元に戻すように前記第２のク
ロック信号生成手段における第１の分周器からのクロッ
ク信号の周波数を変化させる制御信号を出力するよう構
成されていることを特徴とする。また、上記課題を解決
する第９の発明は、上記第１〜第８のいずれかの発明に
おいて、前記制御手段は、基準クロック信号の周波数に
より前記第１のクロック信号生成手段における第２の分
周器の分周比を変化させるための制御信号を出力するこ
とを特徴とする。また、上記課題を解決する第１０の発
明は、上記第１〜第９のいずれかの発明において、前記
第１のクロック信号生成手段における第１の分周器及び
／又は第２の分周器は、前記制御手段からの制御信号に
より分周比が変化するように構成されていることを特徴
とする。また、上記課題を解決する第１１の発明は、上
記第１〜第１０のいずれかの発明において、前記第２の
クロック信号生成手段における第１の分周器及び／又は
第２の分周器は、前記制御手段からの制御信号により分
周比が変化するように構成されていることを特徴とす
る。

【発明の実施の形態】本発明による実施の形態について
図１から図１０を用いて説明する。図１はＰＬＯのブロ
ック図である。図２は分周器４の内部構成のブロック図
である。図３は基準クロック信号を分周する動作につい
て説明する為の図である。図４は位相比較器５の内部構
成のブロック図である。図５は位相データについて説明
する為の図である。図６は分周器６の内部構成のブロッ
ク図である。図７は位相比較器８の内部構成のブロック
図である。図８は分周器４の分周比を変更する動作を説
明する為の図である。図９は基準クロック信号が入力さ
れている場合のフローチャートである。図１０は基準ク
ロック信号が入力されない場合のフローチャート図であ
る。図１中、１はＶＣＯであり、例えば水晶発振器であ
る。ＶＣＯ１は、発振周波数制御電圧により制御されて
クロック信号を発振し、かつ上位階層の交換機で使用で
きる高い周波数安定度を持っている。ここで、周波数安
定度とは、ＶＣＯ１対して特定の発振周波数制御電圧を
加えた場合に発振されるクロック信号の周波数のふれを
意味する。例えば、発振周波数制御電圧２[Ｖ]をＶＣＯ
１に加えた場合、ＶＣＯ１から発振するクロック信号の
周波数が１８[ＭＨｚ]±０．１[ｐｐｍ]ふれることであ
る。又、発振周波数制御電圧とは、ＶＣＯ１から発振さ
れるクロック信号の周波数を変化させる為の制御電圧で
ある。２はＶＣＯ（電圧制御発振器）である。ＶＣＯ２
の周波数安定度は、ＶＣＯ１における周波数安定度より
も低いが、ＶＣＯ２の同期範囲はＶＣＯ１における同期
範囲より広い同期範囲をもち、発振周波数制御電圧によ
り制御されてクロック信号を発振する。ここで、同期範
囲とは、ＶＣＯ２から発振されるクロック信号の周波数
が基準クロック信号の周波数に追従できる範囲を意味す
る。３は分周器である。分周器３はＶＣＯ１で出力され
たクロック信号の周波数をＮ（Ｎは整数）の分周比で分
周する。例えば、ＶＣＯ１で発振されたクロック信号の
周波数が１８ＭＨｚであり、分周比Ｎ＝２２５０である
場合、分周器２からのクロック信号の周波数は、１８Ｍ
Ｈｚ×（１／２２５０）＝８ＫＨｚとなる。なお、ＶＣ
Ｏ１で発振するクロック信号の周波数帯域が固定されて
いる場合には、分周器３の分周比は固定される。４は分
周器である。分周器４は基準クロック信号の周波数をＭ
（Ｍは整数）の分周比で分周する。例えば、基準クロッ
ク信号の周波数が８ＭＨｚであり、分周比Ｍ＝２０００
である場合、分周器３からのクロック信号の周波数は、
８ＭＨｚ×（１／２０００）＝４ＫＨｚとなる。なお、
ＶＣＯ１からのクロック信号の位相が基準クロック信号
の位相に同期できる場合には、分周器４の分周比は固定
される。次に、図２を用いて分周器４の内部構成につい
て説明する。４１は分周回路である。分周回路４１は、
基準クロック信号を分周してカウンタ４３のロード信号
を生成させる為のクロック信号を生成する。４２は微分
回路である。微分回路４２は、分周回路４１からのクロ
ック信号の立ち上がりを検出し、この立ち上がりをロー
ド信号としてカウンタ４３に送信する。ここで、ロード
信号とは、後述する制御手段１０から送信されるカウン
タ制御信号Ｘで示されるカウント値をレジスタ４３Ａに
セットするタイミングを計る為の信号である。４３はカ
ウンタである。カウンタ４３は、ＶＣＯ１からのクロッ
ク信号をカウンタ４３の動作クロック信号とし、レジス
タ４３Ａに設定されているカウント値までカウントアッ
プして基準クロック信号を分周したクロック信号を生成
する。例えば、図３に示すが如く、カウント値として４
が設定されている場合、基準クロック信号（波形１）が
入力されると、カウンタ４３は、基準クロック信号の立
ち上がりをカウントアップしていき、カウント値が４
（Ｔ_０→Ｔ_１→Ｔ_２→Ｔ_３ →Ｔ_４）になったときにカウ
ンタ４３からのクロック信号（波形２）の周期が１周期
（Ｔ_０〜Ｔ_４）になるようにクロック信号を生成する。
そして、カウンタ４３は、カウント値が４になるとカウ
ントアップした値をリセットして、再びカウントアップ
を始め同様にクロック信号を生成する。又、基準クロッ
ク信号の位相とＶＣＯ１で生成されるクロック信号の位
相とが同期でない場合、基準クロック信号の位相とＶＣ
Ｏ１で生成されるクロック信号の位相とが同期できるよ
うに後述する制御手段１０からのカウンタ制御信号Ｘに
よりレジスタ４３Ａに新たなカウント値を設定して分周
比を変更する。ここで、制御手段１０からのカウンタ制
御信号Ｘによってレジスタ４３Ａの値を変更するタイミ
ングは、微分回路４２からのロード信号がカウンタ４３
に入力された時点である。４３Ａはレジスタである。レ
ジスタ４３Ａは、基準クロック信号の周波数を分周する
ためのカウント値が記憶されている。なお、本実施の形
態では、レジスタ４３Ａ内のカウント値まで基準クロッ
ク信号の立ち上がりをカウントアップしてく方法につい
て説明したが、レジスタに設定されているカウント値を
カウントダウンすることによって、基準クロック信号を
分周したクロック信号を生成することも可能である。４
４は基準クロック信号断検出回路である。基準クロック
信号断検出回路４４は、外部から入力される基準クロッ
ク信号が遮断されたことを検出して、この遮断の検出結
果を制御手段１０に送信する。５は位相比較器であり、
位相比較器５は分周器３らのクロック信号の位相と分周
器４からのクロック信号の位相との差をカウンタ５３で
カウントし、カウントした結果を位相比較データとして
出力する。次に、図４を用いて位相比較器５の内部構成
について説明する。５１は微分回路である。微分回路５
１は、カウンタ５３のカウントを開始するスタート信号
を生成するために分周器４からのクロック信号の立ち上
がりを検出する。微分回路５２は、カウンタ５３のカウ
ントを終了させるストップ信号を生成する為に分周器３
からのクロック信号の立ち上がりを検出する。カウンタ
５３は、ＶＣＯ１で生成されたクロック信号をカウンタ
５３の動作クロック信号とし、微分回路５１からのスタ
ート信号によりカウントを開始し、微分回路５２からの
ストップ信号を受信するとカウントを終了する。そし
て、カウンタ５３でカウントされたカウント値を位相比
較データとして出力する。ここで、カウント値とは、分
周器３からのクロック信号の立ち上がりと分周器４から
のクロック信号の立ち上がりとの間に存在するＶＣＯ１
で生成されたクロック信号の立ち上がりの数をいう。例
えば、図５で示すが如く、分周器４からのクロック信号
（波形３）の周波数が４ＫＨｚ、分周器３からのクロッ
ク信号（波形４）の周波数が８ＫＨｚ、ＶＣＯ１で生成
されるクロック信号（波形５）の周波数が１８ＭＨｚで
あり、分周器３からのクロック信号の位相が分周器４か
らのクロック信号の位相よりπ/８遅れである場合、分
周器４からのクロック信号の周期（ｔ_１）は２５０ｎ
ｓ、ＶＣＯ１からのクロック信号の周期（ｔ_２）は０．
０５５６ｎｓであることから、ＶＣＯ１からのクロック
信号の立ち上がりの数は、 （ｔ_１／８）／ｔ_２＝（２５０／８）／０．０５５６≒
５６２ となり、カウンタ５３でカウントされるカウンタ値は５
６２となる。６は分周器である。分周器６は、ＶＣＯ１
で発振されたクロック信号の周波数をＫ（Ｋは整数）の
分周比で分周したクロック信号を出力する。例えば、Ｖ
ＣＯ１で発振されたクロック信号の周波数が１８ＭＨｚ
であり、分周比（Ｋ）がＫ＝４５００である場合、分周
器７からのクロック信号の周波数は、１８ＭＨｚ×（１
／４５００）＝４ＫＨｚとなる。なお、ＶＣＯ１からの
クロック信号の位相が基準クロック信号の位相に同期で
きる場合には、分周器６の分周比は固定される。次に、
図６を用いて分周部６の内部構成について説明する。６
１は分周回路である。分周回路６１は、カウンタ６３の
ロード信号を生成する為に基準クロック信号を分周す
る。６２は微分回路である。微分回路６２は、分周回路
６１からのクロック信号の立ち上がりを検出し、後述す
る制御手段１０からのカウンタ制御信号Ｙで示されるカ
ウント値をレジスタ６３Ａにセットするタイミングを計
る為のロード信号を生成する。６３はカウンタである。
カウンタ６３は、ＶＣＯ１からのクロック信号をカウン
タ６３の動作クロック信号とし、レジスタ６３Ａに設定
されているカウント値になるまでカウントアップして基
準クロック信号を分周したクロック信号を生成する。
又、基準クロック信号の位相とＶＣＯ１で生成されるク
ロック信号の位相とが同期でない場合、後述する制御手
段１０からのカウンタ制御信号Ｙで示されるカウント値
にレジスタ６３Ａのカウント値を変更する。６３Ａはレ
ジスタである。レジスタ６３Ａは、ＶＣＯ１で発振され
るクロック信号の周波数を分周するためのカウント値が
記憶されている。７は分周器であり、分周器７はＶＣＯ
２からのクロック信号の周波数をＫ（Ｋは整数）の分周
比で分周する。例えば、ＶＣＯ２で発振されたクロック
信号の周波数が１８ＭＨｚであり、分周比Ｋ＝２２５０
である場合、分周器７からのクロック信号の周波数は、
１８ＭＨｚ×（１／２２５０）＝８ＫＨｚとなる。な
お、ＶＣＯ２から発振されるクロック信号の周波数帯域
が固定されている場合には、分周器４の分周比も固定さ
れる。８は位相比較器であり、位相比較器８は分周器６
からのクロック信号の位相と分周器７からのクロック信
号の位相との差をカウンタ８３でカウントし、カウント
された結果を位相比較データとして出力する。次に、図
７を用いて位相比較器８の内部構成について説明する。
８１は微分回路である。微分回路８１は、カウンタ８３
のカウントを開始するスタート信号を生成する為に分周
器６からのクロック信号の立ち上がりを検出する。微分
回路８２は、カウンタ８３のカウントを終了させるスト
ップ信号を生成する為に分周器７からのクロック信号の
立ち上がりを検出する。カウンタ８３は、ＶＣＯ２で生
成されたクロック信号をカウンタ８３の動作クロック信
号とし、微分回路８１からのスタート信号によりカウン
トを開始し、微分回路８２からのストップ信号でカウン
トを終了する。そして、カウンタ８３でカウントされた
カウント値を位相比較データとして出力する。ここで、
カウント値とは、分周器６からのクロック信号の立ち上
がりと分周器７からのクロック信号の立ち上がりとの間
に存在するＶＣＯ２で生成されたクロック信号の立ち上
がりの数をいう。９はＭＥＭ（記憶手段）であり、例え
ばＩＣメモリである。ＭＥＭ９には分周器３からのクロ
ック信号の位相が分周器４からのクロック信号の位相と
同期できる範囲をカウント値で表した値と、分周器７か
らのクロック信号の位相が分周器６からのクロック信号
の位相と同期できる範囲をカウント値で表した値とが記
憶されている。例えば、分周器３からのクロック信号の
位相が分周器４からのクロック信号の位相と同期できる
範囲を０〜１／８πとし、分周器３からのクロック信号
の周波数が８ＫＨｚ、分周器４からのクロック信号の周
波数が４ＫＨｚ（周期ｔ_３＝２５０ｎｓ）、ＶＣＯ１か
らのクロック信号が１８ＭＨｚ（周期ｔ_４＝０．０５５
６ｎｓ）とした場合、分周器３からのクロック信号の位
相と分周器４からのクロック信号の位相との差が１／８
πのときのカウント値は（ｔ_３／８）／ｔ_４≒５６２で
あることからＭＥＭ９に記憶されるカウント値の範囲は
０〜５６２となる。１０は制御手段であり、例えばＭＰ
Ｕ（Ｍｉｃｒｏ ＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）であ
る。制御手段１０は、位相比較器５からの位相比較デー
タがＭＥＭ９に記憶さているカウント値の範囲内に対応
するか否かを判断し、前記範囲内に対応する場合には、
ＶＣＯ１からクロック信号を発振させる為の制御データ
を出力する。そして、前記範囲内に対応しない場合に
は、位相比較器５からの位相比較データが前記範囲内に
対応するように制御手段１０は、分周器４からのクロッ
ク信号の周波数を変更するカウンタ制御信号Ｘを分周器
４に送信し、分周器４からのクロック信号の周波数を変
更した分だけ分周器６からのクロック信号の周波数を元
に戻す為に、カウンタ制御信号Ｙを分周器６に送信す
る。例えば、分周器４からのクロック信号の周波数を４
ＫＨｚから３．２ＫＨｚに変更するクロック制御信号Ｘ
が分周器４に送信された場合、分周器６からのクロック
信号の周波数を４ＫＨｚから４．８ＫＨｚに変更するよ
うなクロック制御信号Ｙを分周器６に送信する。更に具
体的に説明すると、図８に示すが如く、分周器３からの
クロック信号の位相が分周器４からのクロック信号の位
相と同期できる範囲を０〜１／８π（ＭＥＭ９に記憶さ
れているカウント値の範囲は０〜５６２）とし、分周器
３からのクロック信号（波形６）の位相と分周器４から
のクロック信号（波形７）の位相との差が３／８π（位
相比較データで示されるカウント値＝（３×ｔ_３／８）
／ｔ_４≒１６８７）である場合、分周器３からのクロッ
ク信号（波形６）の位相と分周器４からのクロック信号
（波形７）の位相との差を１／８πにするようにレジス
タ４３Ａのカウント値を２０００から２５００に設定し
て分周器４からのクロック信号の周波数を４ＫＨｚから
３．２ＫＨｚに変更する。そして、分周器４からのクロ
ック信号の周波数を変更した分だけ元に戻す為に、分周
器６からのクロック信号を４ＫＨｚから４．８ＫＨｚに
変更するよう制御手段１０からのクロック制御信号Ｙに
よりレジスタ８２Ａのカウント値を４５００から３７５
０に設定する。なお、レジスタ４３Ａにカウント値を設
定するタイミングは、微分回路４２からのロード信号が
カウンタ４３に入力される時点であり、レジスタ８３Ａ
にカウント値を設定するタイミングは、微分回路８２か
らのロード信号がカウンタ８３に入力された時点であ
る。更に、制御手段１０は、位相比較器８からの位相比
較データがＭＥＭ９に記憶されているカウント値の範囲
内に対応するか否かを判断し、前記範囲内対応する場合
には、ＶＣＯ２からクロック信号を発振させる為の制御
データを出力する。前記範囲内に対応しない場合には、
ＶＣＯ２からのクロック信号の周波数が最大又は最小に
なるような制御データを出力する。１１，１２はＤ／Ａ
変換器（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒ
ｔｅｒ）である。Ｄ／Ａ変換器１１，１２は制御手段１
０からの制御データであるディジタル信号を発振周波数
制御電圧であるアナログ信号に変換するものである。な
お、分周器４．６の分周比を制御手段１０により変更さ
せることで外部から入力される基準クロック信号の周波
数帯域の変化に対応することができる。又、分周器３，
７の分周比を制御手段１０により変更させることでＶＣ
Ｏ１、２からのクロック信号の周波数帯域の変化に対応
することができる。次に、上記構成における動作につい
て説明する。まず、外部から基準クロック信号が入力さ
れている場合について図９のフローチャートを用いて説
明する。分周器４は、レジスタ４３Ａの設定されている
カウント値に従って外部から入力された基準クロック信
号を分周する。例えば、分周器４からのクロック信号の
周波数を４ＫＨｚにする為に、外部から入力される基準
クロック信号の周波数が８ＭＨｚである場合には、レジ
スタ４３Ａにカウント値として２０００が設定され、外
部から入力された基準クロック信号の周波数が２ＭＨｚ
である場合には、レジスタ４３Ａにカウント値として５
００が設定される（Ｓｔｅｐ１０１）。分周器３は、Ｖ
ＣＯ１からのクロック信号を分周器３の分周比に従って
分周する（Ｓｔｅｐ１０２）。分周器３からのクロック
信号の位相と分周器４からのクロック信号の位相との差
を位相比較器５のカウンタ５３でカウントし、カウント
した値を位相比較データとして出力する（Ｓｔｅｐ１０
３）。制御手段１０は、位相比較データがＭＥＭ９に記
憶されているカウント値の範囲内に対応するか否かを判
断し（Ｓｔｅｐ１０４）、前記範囲内に対応しない場合
には、位相比較データがＭＥＭ９に記憶されているカウ
ント値の範囲内に対応するようレジスタ４３Ａのカウン
ト値を変更させるカウンタ制御信号Ｘを制御手段１０か
ら送信する（Ｓｔｅｐ１０５）。制御手段１０は、分周
器４からのクロック信号の周波数を変更した分だけ分周
器６からのクロック信号の周波数を元に戻す為に、レジ
スタ６３Ａのカウンタ値を変更させるようカウンタ制御
信号Ｙを送信し（Ｓｔｅｐ１０６）、分周器３からのク
ロック信号の位相が分周器４からのクロック信号の位相
と同期するように制御データを出力する（Ｓｔｅｐ１０
７）。一方、前記範囲内に対応する場合には、分周器３
からのクロック信号の位相が分周器４からのクロック信
号の位相と同期するように制御データを出力する（Ｓｔ
ｅｐ１０８）。Ｄ／Ａ変換器１１は、制御手段１０から
送られてきた制御データであるディジタル信号を発振周
波数制御電圧であるアナログ信号に変換し（Ｓｔｅｐ１
０９）する。ＶＣＯ１は、アナログ信号に変換された発
振周波数制御電圧に従ってクロック信号を発振する（Ｓ
ｔｅｐ１１０）。分周手段６は、レジスタ６３Ａに設定
されているカウント値に従ってＶＣＯ１から発振された
クロック信号の周波数を分周する。例えば、分周器６か
らのクロック信号の周波数を４ＫＨｚにする為に、ＶＣ
Ｏ１からのクロック信号の周波数が１８ＭＨｚである場
合には、レジスタ６３Ａにカウント値として４５００が
設定される（Ｓｔｅｐ１１１）。分周器７は、ＶＣＯ２
からのクロック信号の周波数を分周器７の分周比に従っ
て分周する（Ｓｔｅｐ１１２）。位相比較器８は、分周
器６からのクロック信号の位相と分周器７からのクロッ
ク信号の位相との差をカウンタ８３でカウントし、この
カウント値を位相比較データとして制御手段１０に送信
する（Ｓｔｅｐ１１３）。制御手段１０は、位相比較器
８から送信された位相比較データが、ＭＥＭ９に記憶さ
れているカウント値の範囲内に対応するか否かを判断
し、範囲内に対応する場合には、分周器６からのクロッ
ク信号の位相が分周器７からのクロック信号の位相と同
期するように制御データを出力する（Ｓｔｅｐ１１
４）。Ｄ／Ａ変換器１２は、制御手段１０から送信され
た制御データであるディジタル信号を発振周波数制御電
圧であるアナログ信号に変換する（Ｓｔｅｐ１１５）。
ＶＣＯ２は、アナログ信号に変換された発振周波数制御
電圧に従ってクロック信号を発振する（Ｓｔｅｐ１１
６）。一方、範囲外である場合には、ＶＣＯ２から発振
されるクロック信号の周波数が最大又は最小になるよう
な制御データを出力する。次に、外部から基準クロック
信号が入力さない場合について図１０のフローチャート
を用いて説明する。分周器３からのクロック信号の位相
が分周器３からのクロック信号の位相と同期していた場
合に、制御手段１０から出力された制御データを制御手
段１０はＭＥＭ９に記憶させる（Ｓｔｅｐ２０１）。外
部から基準クロック信号が入力されなくなると、制御手
段１０は、ＭＥＭ９に記憶されていた制御データをＤ／
Ａ変換器１１に送信する（Ｓｔｅｐ２０２）。Ｄ／Ａ変
換器１１は、制御手段１０から送信された制御データで
あるディジタル信号を発振周波数制御電圧であるアナロ
グ信号に変換する（Ｓｔｅｐ２０３）。ＶＣＯ１は、ア
ナログ信号に変換された発振周波数制御電圧に従ってク
ロック信号を発振する（Ｓｔｅｐ２０４）。分周器６
は、レジスタ８３Ａに設定されているカウント値に基づ
いてＶＣＯ１から発振されたクロック信号の周波数を分
周する（Ｓｔｅｐ２０５）。分周器７は、ＶＣＯ２から
のクロック信号の周波数を分周器７の分周比に従って分
周する（Ｓｔｅｐ２０６）。位相比較器８は、分周器６
からのクロック信号の位相と分周器７からのクロック信
号の位相との差をカウンタ８３でカウントし、このカウ
ント値を位相比較データとして制御手段１０に送信する
（Ｓｔｅｐ２０７）。制御手段１０は、位相比較器８か
ら送信された位相比較データが、ＭＥＭ９に記憶されて
いるカウント値の範囲内に対応するか否かを判断し、範
囲内に対応する場合には、分周器７からのクロック信号
の位相が分周器６からのクロック信号の位相と同期する
ように制御データを出力する（Ｓｔｅｐ２０８）。Ｄ／
Ａ変換器１２は、制御手段１０から送信された制御デー
タであるディジタル信号を発振周波数制御電圧であるア
ナログ信号に変換する（Ｓｔｅｐ２０９）。ＶＣＯ２
は、アナログ信号に変換された発振周波数制御電圧に従
ってクロック信号を発振する（Ｓｔｅｐ２１０）。一
方、範囲内に対応しない場合には、ＶＣＯ２から発振さ
れるクロック信号の周波数が最大又は最小になるような
制御データを出力する。なお、最初から基準クロック信
号が入力されない場合には、制御手段１０は、Ｄ／Ａ変
換器１１からＶＣＯ１に送信される発振周波数制御電圧
がＶＣＯ１を制御できる発振周波数制御電圧の範囲の中
間値になるように制御データを出力する。例えば、ＶＣ
Ｏ１で制御可能な発振周波数制御電圧の範囲が１[Ｖ]〜
５[Ｖ]である場合、Ｄ／Ａ変換器１１からＶＣＯ１に送
信される発振周波数制御電圧が２．５[Ｖ]になるように
制御データが制御手段１０から出力される。

【効果】同期範囲が異なるＶＣＯを使用することで、Ｖ
ＣＯからのクロック信号の位相から入力される基準クロ
ック信号の位相に同期できる範囲を拡大することがで
き、又、ＶＣＯからのクロック信号の周波数を分周器で
分周することで、ＶＣＯの発振周波数の帯域を変更させ
た合でも、ＰＬＯの構成を変更させることなく、ＶＣＯ
の発振周波数の帯域変更に対応できる。更に、上段で周
波数安定度の高いＶＣＯを直列に接続しておくことで、
外部から入力された基準クロック信号が遮断された場合
でも位相のずれを発生させることなく周波数安定度の高
いクロック信号を発振することができる。

【図面の簡単な説明】

【図１】ＰＬＯのブロック図である。

【図２】分周器４の内部構成のブロック図である。

【図３】基準クロック信号を分周する動作について説明
する為の図である。

【図４】位相比較器５の内部構成のブロック図である。

【図５】位相データについて説明する為の図である。

【図６】分周器６の内部構成のブロック図である。

【図７】位相比較器８の内部構成のブロック図である。

【図８】分周器４の分周比を変更する動作を説明するた
めの図である。

【図９】基準クロック信号が入力されている場合のフロ
ーチャートである。

【図１０】基準クロック信号が入力されない場合のフロ
ーチャート図である。

【図１１】従属同期方式を説明する為の図である。

【符号の説明】

ＶＣＯ 分周器 位相比較器 ９ ＭＥＭ １０ 制御手段 １１、１２ Ｄ／Ａ変換器

Claims (11)

【特許請求の範囲】
1. 【請求項１】 位相同期発振器であって、 入力された基準クロック信号に基づいてクロック信号を
   生成する第１のクロック信号生成手段と、 同期範囲は前記第１のクロック信号生成手段における同
   期範囲よりも広く、周波数安定度は前記第１のクロック
   信号生成手段における周波数安定度より低い周波数安定
   度を持つ第２のクロック信号生成手段とを有し、 前記第１のクロック信号生成手段と前記第２のクロック
   信号生成手段とを直列に接続して、前記第１のクロック
   信号生成手段で生成されたクロック信号を前記第２のク
   ロック信号生成手段に入力し、入力されたクロック信号
   を前記第２のクロック信号生成手段の基準クロック信号
   とすることを特徴とする位相同期発振器。
2. 【請求項２】 位相同期発振器であって、 入力された基準クロック信号に基づいてクロック信号を
   生成する第１のクロック信号生成手段と、 同期範囲は前記第１のクロック信号生成手段における同
   期範囲よりも広く、周波数安定度は前記第１のクロック
   信号生成手段における周波数安定度より低い周波数安定
   度を持つ第２のクロック信号生成手段と、 前記基準クロック信号の周波数が前記第１のクロック信
   号生成手段における同期範囲内に対応する場合には、前
   記基準クロック信号に同期したクロック信号を前記第１
   のクロック信号生成手段で生成させ、前記基準クロック
   信号の周波数が前記第１のクロック信号生成手段におけ
   る同期範囲内に対応しない場合には、前記第２のクロッ
   ク信号生成手段に基準クロック信号に同期したクロック
   信号を生成させる為のクロック信号を前記第１のクロッ
   ク信号生成手段に生成させ、前記第１のクロック信号生
   成手段からのクロック信号に基づいて基準クロック信号
   に同期したクロック信号を前記第２のクロック信号生成
   手段に生成させる制御手段とを有することを特徴とする
   位相同期発振器。
3. 【請求項３】 前記第１のクロック信号生成手段は、 発振周波数制御電圧により制御されてクロック信号を発
   振する電圧制御発振器と、 前記電圧制御発振器で発振されたクロック信号の周波数
   に応じて分周比を可変設定でき、分周されたクロック信
   号を出力する第１の分周器と、 前記基準クロック信号の周波数に応じて分周比を可変設
   定でき、分周されたクロック信号を出力する第２の分周
   器と、 前記第１の分周器からのクロック信号の位相と前記第２
   の分周器からのクロック信号の位相とを比較する位相比
   較器とを有することを特徴とする請求項１又は請求項２
   に記載の位相同期発振器。
4. 【請求項４】 前記第２のクロック信号生成手段は、 前記第１のクロック信号生成手段で生成されたクロック
   信号の周波数に応じて分周比を可変設定でき、分周され
   たクロック信号を出力する第１の分周器と、 周波数安定度は前記第１のクロック信号生成手段におけ
   る電圧制御発振器の周波数安定度よりも低いが、同期範
   囲は前記第１のクロック信号生成手段における電圧制御
   発振器の同期範囲よりも広い同期範囲を持ち、発振周波
   数制御電圧により制御されてクロック信号を発振する電
   圧制御発振器と、 前記電圧制御発振器で発振されたクロック信号の周波数
   に応じて分周比を可変設定でき、分周されたクロック信
   号を出力する第２の分周器と、 前記第１の分周器からのクロック信号の位相と前記第２
   の分周器からのクロック信号の位相とを比較する位相比
   較器とを有することを特徴とする請求項１〜請求項３の
   いずれかに記載の位相同期発振器。
5. 【請求項５】 前記第１のクロック信号生成手段におけ
   る第２の分周器は、 外部からの基準クロック信号の遮断を検出できるように
   構成されていることを特徴とする請求項１〜請求項４の
   いずれかに記載の位相同期発振器。
6. 【請求項６】 前記制御手段は、 前記第１のクロック信号生成手段における第２の分周器
   が基準クロック信号の遮断を検出すると、前記第１のク
   ロック信号生成手段における電圧制御発振器に対して所
   定の周波数のクロック信号を出力させるように構成され
   ていることを特徴とする請求項１〜請求項５のいずれか
   に記載の位相同期発振器。
7. 【請求項７】 前記制御手段は、 前記第１のクロック信号生成手段における位相比較器か
   らの比較結果が前記第１のクロック信号生成手段におけ
   る電圧制御発振器の同期範囲内に対応するか否かを判断
   し、前記範囲内に対応する場合には、前記第１のクロッ
   ク信号生成手段における電圧制御発振器にクロック信号
   を発振させるよう発振周波数制御電圧を制御し、前記範
   囲内に対応しない場合には、前記第２のクロック信号生
   成手段における位相比較器からの比較結果が前記第２の
   クロック信号生成手段における電圧制御発振器の同期範
   囲内に対応するか否かを判断し、前記範囲内に対応する
   場合には、前記第２のクロック信号生成手段における電
   圧制御発振器にクロック信号を発振させるよう発振周波
   数制御電圧を制御することを特徴とする請求項１〜請求
   項６のいずれかに記載の位相同期発振器。
8. 【請求項８】 前記位相同期発振器は、 前記第１のクロック信号生成手段における電圧制御発振
   器の同期範囲が記憶されている記憶手段を有し、 前記制御手段は、 前記第１のクロック信号生成手段における位相比較器か
   らの比較結果が前記記憶手段に記憶されている同期範囲
   内に対応しない場合、前記位相比較器からの比較結果が
   前記第１のクロック信号生成手段における電圧制御発振
   器の同期範囲内に対応するように前記第１のクロック信
   号生成手段における第２の分周器からのクロック信号の
   周波数を変化させる制御信号を出力し、前記第２の分周
   器からのクロック信号の周波数を変化させた分だけ元に
   戻すように前記第２のクロック信号生成手段における第
   １の分周器からのクロック信号の周波数を変化させる制
   御信号を出力するよう構成されていることを特徴とする
   請求項１〜請求項７のいずれかに記載の位相同期発振
   器。
9. 【請求項９】 前記制御手段は、 基準クロック信号の周波数により前記第１のクロック信
   号生成手段における第２の分周器の分周比を変化させる
   ための制御信号を出力することを特徴とする請求項１〜
   請求項８のいずれかに記載の位相同期発振器。
10. 【請求項１０】 前記第１のクロック信号生成手段にお
    ける第１の分周器及び／又は第２の分周器は、 前記制御手段からの制御信号により分周比が変化するよ
    うに構成されていることを特徴とする請求項１〜請求項
    ９のいずれかに記載の位相同期発振器。
11. 【請求項１１】 前記第２のクロック信号生成手段にお
    ける第１の分周器及び／又は第２の分周器は、 前記制御手段からの制御信号により分周比が変化するよ
    うに構成されていることを特徴とする請求項１〜請求項
    １０のいずれかに記載の位相同期発振器。