JP2004056409A - 分数分周器を用いた位相同期ループ回路 - Google Patents
分数分周器を用いた位相同期ループ回路 Download PDFInfo
- Publication number
- JP2004056409A JP2004056409A JP2002210396A JP2002210396A JP2004056409A JP 2004056409 A JP2004056409 A JP 2004056409A JP 2002210396 A JP2002210396 A JP 2002210396A JP 2002210396 A JP2002210396 A JP 2002210396A JP 2004056409 A JP2004056409 A JP 2004056409A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- controlled oscillator
- voltage
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】基準信号を切りの良い周波数（例えば１０ＭＨｚ）とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路を提供する。
【解決手段】第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を分周して、第２のＰＬＬ段の基準周波数信号として入力する第２の分数分周器とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す分数分周器を用いた位相同期ループ回路。
【選択図】 図１
【解決手段】第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を分周して、第２のＰＬＬ段の基準周波数信号として入力する第２の分数分周器とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す分数分周器を用いた位相同期ループ回路。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、位相同期ループ（ＰＬＬ）回路に関し、特に比較周波数よりも細かいステップの周波数設定が可能な、分数分周器を用いた位相同期ループ回路に関する。
【０００２】
【従来の技術】
この種の位相同期ループ回路としては、図５に記載のものが知られている。
図５において、基準周波数１は、位相比較器（ＦＰＤ）２において、電圧制御発振器４の出力を分数分周器５によって分周した信号とを位相比較して得られた偏差信号をフィルタ（ＦＩＬ）を介して前記電圧制御発振器４の出力周波数を制御する構成となっている。
【０００３】
次に、分数分周回器を使用した位相同期ループの動作原理を図７〜図１０を用いて説明する。
図７では、電圧制御発振器２７の出力が可変分周器２１で分周され、その出力は位相比較器２４にて基準信号２５と位相比較され、その出力がＬＰＦ２６を通して電圧制御発振器２７の周波数制御入力３４に接続されるＰＬＬ（位相同期ループ）回路を構成している。
【０００４】
図８は可変分周器２１とその出力信号Ｆ１をカウントするカウンタ３６とその値によって可変分周器２１の分周比を切り換える切換制御器３５を示している。 平均分周数Ｎ＋Ｌ／Ａを得る場合、例えば、入力信号を可変分周器２１の可変分周Ｎにて分周し、信号ライン２９に出力したＦ１を、カウンタ３６で（Ａ−Ｌ）までカウントし、その後可変分周器２１を（Ｎ＋１）分周に切り換えて、その出力Ｆ１をＡまでカウントする。
【０００５】
そして、Ａまでカウントしたら再び可変分周器２１をＮ分周に切り換える。
即ち、図９の様にＮ分周を（Ａ−Ｌ）回、（Ｎ＋１）分周をＬ回連続して使用するため、この繰り返しを周期Ｔとした基本周波数及びその高調波成分が信号ライン２９に発生する。
この成分の内、位相比較器２４、及びＬＰＦ２６（ＰＬＬループフィルタ）を通過する成分が電圧制御発振器２１に変調を与え、出力周波数Ｆ０の近傍に不要周波数成分を発生させる。（図１０参照）
また、Ｎ＋Ｌ／Ａ分周を得るための別の方法として、分周値を平均した結果がＮ＋Ｌ／Ａとなる様に分周値を切換えても良い。
【０００６】
この繰り返し周期Ｔの周波数が低い場合、その不要周波数成分の影響を軽減するためには、ＬＰＦのカットオフ周波数を低く設定する必要がある。
そうすると、ＰＬＬのループ応答が遅くなり、周波数の安定するまでのロックアップ時間が長くなってしまうという欠点がある。
【０００７】
【発明が解決しようとする課題】
図５の位相同期ループ回路では、分数分周の分母の値が、２のべき乗となる分数分周回路又は、分数分周器内蔵のＩＣを使用したＰＬＬ回路では、基準周波数を２のべき乗で割った値の整数倍の出力周波数が得られる。
【０００８】
しかし、図５に示す位相同期ループ回路では、基準周波数を２のべき乗の値ではなく、例えば５ＭＨｚや１０ＭＨｚ等の切りの良い値にすると、所望出力周波数に対して、特定の周波数以外は端数が出てしまう。
【０００９】
図５の場合で、出力周波数Ｆｏｕｔは、
Ｆｏｕｔ＝Ｆｒｅｆ・（Ｍ＋Ａ／Ｂ） となり、Ｂ＝２ｂ の場合には、
Ｆｏｕｔ＝Ｆｒｅｆ・（Ｍ＋Ａ／２ｂ）
であるから、Ｆｏｕｔの最小設定単位がＦｒｅｆ／２ｂ となる。（上式において、Ｆｏｕｔ、Ｆｒｅｆ以外は０以上の整数である。）
したがって、図５において、例えば、Ｆｒｅｆ＝１０ＭＨｚ、ｂ＝１８の場合には、Ｆｏｕｔの最小設定単位は、３８、１４６、・・・・Ｈｚ となり、出力周波数Ｆｏｕｔは、特定周波数の場合以外に端数が生じる。
【００１０】
外部基準信号入力付きの高周波信号発生器などの基準周波数は、１０ＭＨｚが一般的であるが、図６のように高周波信号発生器を同じ１０ＭＨｚで同期させようとする場合において、一方の高周波発生器ー１を図５に示す如き従来の分数分周器を用いたＰＬＬ回路によるシンセサイザを構成し、他方の高周波発生器ー２を普通のＰＬＬ回路によるシンセサイザー（図１の第２のＰＬＬ段）で構成すると、同じ周波数設定にも関わらず、端数の分だけ周波数ずれを生じて、同期が取れないことになる。
【００１１】
本発明の課題
（目的）は、分数分周の分母の値が、２のべき乗となる分数分周回路又は、分数分周器内蔵のＩＣを使用した位相同期ループ回路で、基準周波数が２のべき乗ではなく、切りの良い周波数（例えば１０ＭＨｚ）とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路を提供することにある。また、分数分周、ＤＤＳを用いる場合に、設定値によって生じる不要信号（スプリアス）を除去できる位相同期ループ回路を提供することにある。
【００１２】
【課題を解決するための手段】
前記課題を解決するために、第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を分周して、第２のＰＬＬ段の基準周波数信号として入力する第２の分数分周器とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す構成とする。（請求項１）
【００１３】
また、前記第２のＰＬＬ段は、第２の電圧制御発振器の出力を分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第２の電圧制御発振器の出力周波数を制御する構成とする。（請求項２）
【００１４】
また、第１の電圧制御発振器の出力をＤＤＳを介して、基準周波数と比較した偏差に応じて、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を基準周波数信号とし、第２の電圧制御発振器の出力を分数分周器にて分周した出力と比較した偏差に応じて、前記第２の電圧制御発振器の出力周波数を制御する第２のＰＬＬ段とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す構成とする。（請求項３）
【００１５】
また、第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差に応じて、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を基準周波数信号とし、第２の電圧制御発振器の出力をＤＤＳを介した出力と比較した偏差に応じて、前記第２の電圧制御発振器の出力周波数を制御する第２のＰＬＬ段とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す構成とする。（請求項４）
また、請求項１〜４のいずれか１項における前記第１のＰＬＬ段の位相比較器の前段にバンドパスフィルタを挿入した構成とする。（請求項５）
【００１６】
【発明の実施の形態】
本発明の位相同期ループ回路を図１、図２及び図３を用いて説明する。
図１は、本発明の位相同期ループ回路の第１の構成例を示すブロック図である。
図１において、基準周波数（Ｆｒｅｆ）１は、第１の位相比較器（ＦＰＤ）２において、第１の電圧制御発振器（ＶＣＯ）４の出力Ｆ１を、第１の分数分周器５で分周した信号をバンドパスフィルタ（ＢＰＦ）６（このバンドパスフィルタ６は必ずしもなくとも良い）を介して位相比較して得られた偏差信号を第１のフィルタ（ＦＩＬ）３を介して前記第１の電圧制御発振器４の出力周波数を制御する第１のＰＬＬ段で、この部分はバンドパスフィルタの部分以外は図５の構成と同様である。
【００１７】
そして、前記第１の電圧制御発振器４の出力Ｆ１を、第２の分数分周器７で分周して、後述の第２のＰＬＬ段の基準周波数として入力する。
第２のＰＬＬ段は、前記第１の電圧制御発振器４の出力Ｆ１を第２の分数分周器７で分周した基準周波数は、第２の位相比較器（ＦＰＤ）８において、第２の電圧制御発振器（ＶＣＯ）１０の出力を、分周器１１で分周した信号とを位相比較して得られた偏差信号を第２のフィルタ（ＦＩＬ）９を介して前記第２の電圧制御発振器１０の出力周波数Ｆｏｕｔを制御する構成である。
【００１８】
図１の場合には、出力周波数Ｆｏｕｔは、
【００１９】
即ち、（Ｎ・２ｄ＋Ｃ）＝１０ｅ となるようにＮ，ｄ，Ｃを選ぶことができる。
（ｅは正の整数）
例えば、Ｆｒｅｆ＝１０ＭＨｚ、ｂ＝ｄ＝１８の時、Ｎ＝３８、Ｃ＝３８５２８とすれば、（Ｎ・２ｄ＋Ｃ）＝１０７ となるので、
となり、最小設定単位は、”Ｋ”Ｈｚとすることができる。
即ち、設定周波数に対して、端数はでない。
なお、図中の、バンドパスフィルタ６は、分数分周器５で発生する不要信号成分（スプリアス）を除去するのに有効であるが、必ずしも必須の構成ではなく、無くても良い。
【００２０】
図２は、本発明の位相同期ループ回路の第２の構成例を示すブロック図である。
図２において、基準周波数（Ｆｒｅｆ）１は、第１の位相比較器（ＦＰＤ）２において、第１の電圧制御発振器（ＶＣＯ）４の出力Ｆ２を、後述のＤＤＳ１２で分周した信号をバンドパスフィルタ（ＢＰＦ）６（このバンドパスフィルタ６は必ずしもなくとも良い）を介して位相比較して得られた偏差信号を第１のフィルタ（ＦＩＬ）３を介して前記第１の電圧制御発振器４の出力周波数を制御する第１のＰＬＬ段で、この部分はバンドパスフィルタ及び分数分周器５に代えてＤＤＳが使用されている部分以外は図５の構成と同様である。
【００２１】
ここで、前記ＤＤＳ（Ｄｉｒｅｃｔ−Ｄｉｇｉｔａｌ−Ｓｙｎｔｈｅｓｉｚｅｒ）は、図４に示す如く、入力クロックＦｉに対して、Ｆｏ＝Ｇ／２ｈ・Ｆｉ の周波数出力を得ることができる。
この時、Ｇは最小値１〜最大値２ｈ −１ を取り得る。（上式にて、Ｆｉ、Ｆｏ以外は、０以上の整数である。）
【００２２】
そして、前記第１の電圧制御発振器４の出力Ｆ２を、後述の第２のＰＬＬ段の基準周波数として入力する。
第２のＰＬＬ段では、前記第１の電圧制御発振器４の出力Ｆ２である基準周波数は、第２の位相比較器（ＦＰＤ）８において、第２の電圧制御発振器（ＶＣＯ）１０の出力を、第１の分数分周器５で分周した信号とを位相比較して得られた偏差信号を第２のフィルタ（ＦＩＬ）９を介して前記第２の電圧制御発振器１０の出力周波数Ｆｏｕｔを制御する構成である。
【００２３】
図２の場合には、出力周波数Ｆｏｕｔは、
即ち、２（ｈーｂ） ／Ｇ＝１０ｅ となるようにｈ，ｂ，Ｇを選ぶことができる。（ｅは正の整数）
【００２４】
例えば、Ｆｒｅｆ＝１０ＭＨｚ、ｂ＝１８、ｈ＝３２の時、Ｇ＝２１４×１０５とすれば、２（ｈーｂ） ／Ｇ ＝１０−５ となるので、
となり、最小設定単位は、１００Ｈｚとすることができる。
即ち、設定周波数に対して、端数はでない。
なお、図中の、バンドパスフィルタ６は、分数分周器５で発生する不要信号成分（スプリアス）を除去するのに有効であるが、必ずしも必須の構成ではなく、無くても良い。
【００２５】
図３は、本発明の位相同期ループ回路の第３の構成例を示すブロック図である。
図３において、基準周波数（Ｆｒｅｆ）１は、第１の位相比較器（ＦＰＤ）２において、第１の電圧制御発振器（ＶＣＯ）４の出力Ｆ１を、第１の分数分周器５で分周した信号をバンドパスフィルタ（ＢＰＦ）６（このバンドパスフィルタ６は必ずしもなくとも良い）を介して位相比較して得られた偏差信号を第１のフィルタ（ＦＩＬ）３を介して前記第１の電圧制御発振器４の出力周波数を制御する第１のＰＬＬ段で、この部分はバンドパスフィルタの部分以外は図５の構成と同様である。
【００２６】
そして、前記第１の電圧制御発振器４の出力Ｆ３を、後述の第２のＰＬＬ段の基準周波数として入力する。
第２のＰＬＬ段は、図２の第１のＰＬＬ段と実質的に同じで、前記第１の電圧制御発振器４の出力Ｆ３を第２の位相比較器（ＦＰＤ）８において、第２の電圧制御発振器（ＶＣＯ）１０の出力を、ＤＤＳ１２で分周した信号とを位相比較して得られた偏差信号を第２のフィルタ（ＦＩＬ）９を介して前記第２の電圧制御発振器１０の出力周波数Ｆｏｕｔを制御する構成である。
【００２７】
図３の場合には、出力周波数Ｆｏｕｔは、
即ち、２（ｈ−ｂ） ／Ｇ ＝１０ｅ となるようにｈ，ｂ，Ｇを選ぶことができる。（ｅは正の整数）
【００２８】
例えば、Ｆｒｅｆ＝１０ＭＨｚ、ｂ＝１８、ｈ＝３２の時、Ｇ＝２１４×１０５とすれば、 ２（ｈ−ｂ） ／Ｇ ＝１０５トなるので、
となり、最小設定単位は、１００Ｈｚとすることができる。
即ち、設定周波数に対して、端数はでない。
なお、図中の、バンドパスフィルタ６は、分数分周器５で発生する不要信号成分（スプリアス）を除去するのに有効であるが、必ずしも必須の構成ではなく、無くても良い。
【００２９】
【発明の効果】
請求項１に記載の発明では、第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を分周して、第２のＰＬＬ段の基準周波数信号として入力する第２の分数分周器とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す構成とすることによって、切りの良い周波数（例えば１０ＭＨｚ）とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路が得られる。
【００３０】
また、請求項２に記載の発明では、前記第２のＰＬＬ段は、第２の電圧制御発振器の出力を分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第２の電圧制御発振器の出力周波数を制御する通常のＰＬＬ段に適用できる。
【００３１】
また、請求項３に記載の発明では、第１の電圧制御発振器の出力をＤＤＳを介して、基準周波数と比較した偏差に応じて、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を基準周波数信号とし、第２の電圧制御発振器の出力を分数分周器にて分周した出力と比較した偏差に応じて、前記第２の電圧制御発振器の出力周波数を制御する第２のＰＬＬ段とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す、請求項１とは別の構成によっても、切りの良い周波数（例えば１０ＭＨｚ）とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路が得られる。
【００３２】
また、請求項４に記載の発明では、第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差に応じて、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を基準周波数信号とし、第２の電圧制御発振器の出力をＤＤＳを介した出力と比較した偏差に応じて、前記第２の電圧制御発振器の出力周波数を制御する第２のＰＬＬ段とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す、求項１及び２とは別の構成によっても、切りの良い周波数（例えば１０ＭＨｚ）とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路が得られる。
【００３３】
また、請求項５に記載の発明では、前記第１のＰＬＬ段の位相比較器の前段にバンドパスフィルタを挿入することによって、分数分周器で発生する不要信号成分（スプリアス）を除去するのに有効である。
【図面の簡単な説明】
【図１】本発明の位相同期ループ回路の第１の構成例を示すブロック図である。
【図２】本発明の位相同期ループ回路の第２の構成例を示すブロック図である。
【図３】本発明の位相同期ループ回路の第３の構成例を示すブロック図である。
【図４】ＤＤＳ（Ｄｉｒｅｃｔ−Ｄｉｇｉｔａｌ−Ｓｙｎｔｈｅｓｉｚｅｒ）の構成例を示すブロック図である。
【図５】従来の位相同期ループ回路の構成を示すブロック図である。
【図６】位相同期ループを用いた高周波信号発生器を同期させる構成例である。
【図７】分数分周器を用いた位相同期ループ回路の動作原理を説明するための構成を示すブロック図である。
【図８】分数分周器を用いた位相同期ループ回路の動作原理を説明するための詳細な構成を示すブロック図である。
【図９】分数分周器の動作原理を説明するための図である。
【図１０】出力周波数Ｆｏｕｔの近傍に不要周波数成分の発生を示す図である。
【符号の説明】
１ 基準周波数（Ｆｒｅｆ）
２，８ 位相比較器（ＦＰＤ）
３，９ フィルタ（ＦＩＬ）
４，１０ 電圧制御発振器（ＶＣＯ）
５、７ 分数分周器
６ バンドパスフィルタ（ＢＰＦ）
１１ 分周器
１２ ＤＤＳ（Ｄｉｒｅｃｔ−Ｄｉｇｉｔａｌ−Ｓｙｎｔｈｅｓｉｚｅｒ）
【発明の属する技術分野】
本発明は、位相同期ループ（ＰＬＬ）回路に関し、特に比較周波数よりも細かいステップの周波数設定が可能な、分数分周器を用いた位相同期ループ回路に関する。
【０００２】
【従来の技術】
この種の位相同期ループ回路としては、図５に記載のものが知られている。
図５において、基準周波数１は、位相比較器（ＦＰＤ）２において、電圧制御発振器４の出力を分数分周器５によって分周した信号とを位相比較して得られた偏差信号をフィルタ（ＦＩＬ）を介して前記電圧制御発振器４の出力周波数を制御する構成となっている。
【０００３】
次に、分数分周回器を使用した位相同期ループの動作原理を図７〜図１０を用いて説明する。
図７では、電圧制御発振器２７の出力が可変分周器２１で分周され、その出力は位相比較器２４にて基準信号２５と位相比較され、その出力がＬＰＦ２６を通して電圧制御発振器２７の周波数制御入力３４に接続されるＰＬＬ（位相同期ループ）回路を構成している。
【０００４】
図８は可変分周器２１とその出力信号Ｆ１をカウントするカウンタ３６とその値によって可変分周器２１の分周比を切り換える切換制御器３５を示している。 平均分周数Ｎ＋Ｌ／Ａを得る場合、例えば、入力信号を可変分周器２１の可変分周Ｎにて分周し、信号ライン２９に出力したＦ１を、カウンタ３６で（Ａ−Ｌ）までカウントし、その後可変分周器２１を（Ｎ＋１）分周に切り換えて、その出力Ｆ１をＡまでカウントする。
【０００５】
そして、Ａまでカウントしたら再び可変分周器２１をＮ分周に切り換える。
即ち、図９の様にＮ分周を（Ａ−Ｌ）回、（Ｎ＋１）分周をＬ回連続して使用するため、この繰り返しを周期Ｔとした基本周波数及びその高調波成分が信号ライン２９に発生する。
この成分の内、位相比較器２４、及びＬＰＦ２６（ＰＬＬループフィルタ）を通過する成分が電圧制御発振器２１に変調を与え、出力周波数Ｆ０の近傍に不要周波数成分を発生させる。（図１０参照）
また、Ｎ＋Ｌ／Ａ分周を得るための別の方法として、分周値を平均した結果がＮ＋Ｌ／Ａとなる様に分周値を切換えても良い。
【０００６】
この繰り返し周期Ｔの周波数が低い場合、その不要周波数成分の影響を軽減するためには、ＬＰＦのカットオフ周波数を低く設定する必要がある。
そうすると、ＰＬＬのループ応答が遅くなり、周波数の安定するまでのロックアップ時間が長くなってしまうという欠点がある。
【０００７】
【発明が解決しようとする課題】
図５の位相同期ループ回路では、分数分周の分母の値が、２のべき乗となる分数分周回路又は、分数分周器内蔵のＩＣを使用したＰＬＬ回路では、基準周波数を２のべき乗で割った値の整数倍の出力周波数が得られる。
【０００８】
しかし、図５に示す位相同期ループ回路では、基準周波数を２のべき乗の値ではなく、例えば５ＭＨｚや１０ＭＨｚ等の切りの良い値にすると、所望出力周波数に対して、特定の周波数以外は端数が出てしまう。
【０００９】
図５の場合で、出力周波数Ｆｏｕｔは、
Ｆｏｕｔ＝Ｆｒｅｆ・（Ｍ＋Ａ／Ｂ） となり、Ｂ＝２ｂ の場合には、
Ｆｏｕｔ＝Ｆｒｅｆ・（Ｍ＋Ａ／２ｂ）
であるから、Ｆｏｕｔの最小設定単位がＦｒｅｆ／２ｂ となる。（上式において、Ｆｏｕｔ、Ｆｒｅｆ以外は０以上の整数である。）
したがって、図５において、例えば、Ｆｒｅｆ＝１０ＭＨｚ、ｂ＝１８の場合には、Ｆｏｕｔの最小設定単位は、３８、１４６、・・・・Ｈｚ となり、出力周波数Ｆｏｕｔは、特定周波数の場合以外に端数が生じる。
【００１０】
外部基準信号入力付きの高周波信号発生器などの基準周波数は、１０ＭＨｚが一般的であるが、図６のように高周波信号発生器を同じ１０ＭＨｚで同期させようとする場合において、一方の高周波発生器ー１を図５に示す如き従来の分数分周器を用いたＰＬＬ回路によるシンセサイザを構成し、他方の高周波発生器ー２を普通のＰＬＬ回路によるシンセサイザー（図１の第２のＰＬＬ段）で構成すると、同じ周波数設定にも関わらず、端数の分だけ周波数ずれを生じて、同期が取れないことになる。
【００１１】
本発明の課題
（目的）は、分数分周の分母の値が、２のべき乗となる分数分周回路又は、分数分周器内蔵のＩＣを使用した位相同期ループ回路で、基準周波数が２のべき乗ではなく、切りの良い周波数（例えば１０ＭＨｚ）とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路を提供することにある。また、分数分周、ＤＤＳを用いる場合に、設定値によって生じる不要信号（スプリアス）を除去できる位相同期ループ回路を提供することにある。
【００１２】
【課題を解決するための手段】
前記課題を解決するために、第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を分周して、第２のＰＬＬ段の基準周波数信号として入力する第２の分数分周器とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す構成とする。（請求項１）
【００１３】
また、前記第２のＰＬＬ段は、第２の電圧制御発振器の出力を分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第２の電圧制御発振器の出力周波数を制御する構成とする。（請求項２）
【００１４】
また、第１の電圧制御発振器の出力をＤＤＳを介して、基準周波数と比較した偏差に応じて、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を基準周波数信号とし、第２の電圧制御発振器の出力を分数分周器にて分周した出力と比較した偏差に応じて、前記第２の電圧制御発振器の出力周波数を制御する第２のＰＬＬ段とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す構成とする。（請求項３）
【００１５】
また、第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差に応じて、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を基準周波数信号とし、第２の電圧制御発振器の出力をＤＤＳを介した出力と比較した偏差に応じて、前記第２の電圧制御発振器の出力周波数を制御する第２のＰＬＬ段とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す構成とする。（請求項４）
また、請求項１〜４のいずれか１項における前記第１のＰＬＬ段の位相比較器の前段にバンドパスフィルタを挿入した構成とする。（請求項５）
【００１６】
【発明の実施の形態】
本発明の位相同期ループ回路を図１、図２及び図３を用いて説明する。
図１は、本発明の位相同期ループ回路の第１の構成例を示すブロック図である。
図１において、基準周波数（Ｆｒｅｆ）１は、第１の位相比較器（ＦＰＤ）２において、第１の電圧制御発振器（ＶＣＯ）４の出力Ｆ１を、第１の分数分周器５で分周した信号をバンドパスフィルタ（ＢＰＦ）６（このバンドパスフィルタ６は必ずしもなくとも良い）を介して位相比較して得られた偏差信号を第１のフィルタ（ＦＩＬ）３を介して前記第１の電圧制御発振器４の出力周波数を制御する第１のＰＬＬ段で、この部分はバンドパスフィルタの部分以外は図５の構成と同様である。
【００１７】
そして、前記第１の電圧制御発振器４の出力Ｆ１を、第２の分数分周器７で分周して、後述の第２のＰＬＬ段の基準周波数として入力する。
第２のＰＬＬ段は、前記第１の電圧制御発振器４の出力Ｆ１を第２の分数分周器７で分周した基準周波数は、第２の位相比較器（ＦＰＤ）８において、第２の電圧制御発振器（ＶＣＯ）１０の出力を、分周器１１で分周した信号とを位相比較して得られた偏差信号を第２のフィルタ（ＦＩＬ）９を介して前記第２の電圧制御発振器１０の出力周波数Ｆｏｕｔを制御する構成である。
【００１８】
図１の場合には、出力周波数Ｆｏｕｔは、
即ち、（Ｎ・２ｄ＋Ｃ）＝１０ｅ となるようにＮ，ｄ，Ｃを選ぶことができる。
（ｅは正の整数）
例えば、Ｆｒｅｆ＝１０ＭＨｚ、ｂ＝ｄ＝１８の時、Ｎ＝３８、Ｃ＝３８５２８とすれば、（Ｎ・２ｄ＋Ｃ）＝１０７ となるので、
即ち、設定周波数に対して、端数はでない。
なお、図中の、バンドパスフィルタ６は、分数分周器５で発生する不要信号成分（スプリアス）を除去するのに有効であるが、必ずしも必須の構成ではなく、無くても良い。
【００２０】
図２は、本発明の位相同期ループ回路の第２の構成例を示すブロック図である。
図２において、基準周波数（Ｆｒｅｆ）１は、第１の位相比較器（ＦＰＤ）２において、第１の電圧制御発振器（ＶＣＯ）４の出力Ｆ２を、後述のＤＤＳ１２で分周した信号をバンドパスフィルタ（ＢＰＦ）６（このバンドパスフィルタ６は必ずしもなくとも良い）を介して位相比較して得られた偏差信号を第１のフィルタ（ＦＩＬ）３を介して前記第１の電圧制御発振器４の出力周波数を制御する第１のＰＬＬ段で、この部分はバンドパスフィルタ及び分数分周器５に代えてＤＤＳが使用されている部分以外は図５の構成と同様である。
【００２１】
ここで、前記ＤＤＳ（Ｄｉｒｅｃｔ−Ｄｉｇｉｔａｌ−Ｓｙｎｔｈｅｓｉｚｅｒ）は、図４に示す如く、入力クロックＦｉに対して、Ｆｏ＝Ｇ／２ｈ・Ｆｉ の周波数出力を得ることができる。
この時、Ｇは最小値１〜最大値２ｈ −１ を取り得る。（上式にて、Ｆｉ、Ｆｏ以外は、０以上の整数である。）
【００２２】
そして、前記第１の電圧制御発振器４の出力Ｆ２を、後述の第２のＰＬＬ段の基準周波数として入力する。
第２のＰＬＬ段では、前記第１の電圧制御発振器４の出力Ｆ２である基準周波数は、第２の位相比較器（ＦＰＤ）８において、第２の電圧制御発振器（ＶＣＯ）１０の出力を、第１の分数分周器５で分周した信号とを位相比較して得られた偏差信号を第２のフィルタ（ＦＩＬ）９を介して前記第２の電圧制御発振器１０の出力周波数Ｆｏｕｔを制御する構成である。
【００２３】
図２の場合には、出力周波数Ｆｏｕｔは、
【００２４】
例えば、Ｆｒｅｆ＝１０ＭＨｚ、ｂ＝１８、ｈ＝３２の時、Ｇ＝２１４×１０５とすれば、２（ｈーｂ） ／Ｇ ＝１０−５ となるので、
即ち、設定周波数に対して、端数はでない。
なお、図中の、バンドパスフィルタ６は、分数分周器５で発生する不要信号成分（スプリアス）を除去するのに有効であるが、必ずしも必須の構成ではなく、無くても良い。
【００２５】
図３は、本発明の位相同期ループ回路の第３の構成例を示すブロック図である。
図３において、基準周波数（Ｆｒｅｆ）１は、第１の位相比較器（ＦＰＤ）２において、第１の電圧制御発振器（ＶＣＯ）４の出力Ｆ１を、第１の分数分周器５で分周した信号をバンドパスフィルタ（ＢＰＦ）６（このバンドパスフィルタ６は必ずしもなくとも良い）を介して位相比較して得られた偏差信号を第１のフィルタ（ＦＩＬ）３を介して前記第１の電圧制御発振器４の出力周波数を制御する第１のＰＬＬ段で、この部分はバンドパスフィルタの部分以外は図５の構成と同様である。
【００２６】
そして、前記第１の電圧制御発振器４の出力Ｆ３を、後述の第２のＰＬＬ段の基準周波数として入力する。
第２のＰＬＬ段は、図２の第１のＰＬＬ段と実質的に同じで、前記第１の電圧制御発振器４の出力Ｆ３を第２の位相比較器（ＦＰＤ）８において、第２の電圧制御発振器（ＶＣＯ）１０の出力を、ＤＤＳ１２で分周した信号とを位相比較して得られた偏差信号を第２のフィルタ（ＦＩＬ）９を介して前記第２の電圧制御発振器１０の出力周波数Ｆｏｕｔを制御する構成である。
【００２７】
図３の場合には、出力周波数Ｆｏｕｔは、
【００２８】
例えば、Ｆｒｅｆ＝１０ＭＨｚ、ｂ＝１８、ｈ＝３２の時、Ｇ＝２１４×１０５とすれば、 ２（ｈ−ｂ） ／Ｇ ＝１０５トなるので、
即ち、設定周波数に対して、端数はでない。
なお、図中の、バンドパスフィルタ６は、分数分周器５で発生する不要信号成分（スプリアス）を除去するのに有効であるが、必ずしも必須の構成ではなく、無くても良い。
【００２９】
【発明の効果】
請求項１に記載の発明では、第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を分周して、第２のＰＬＬ段の基準周波数信号として入力する第２の分数分周器とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す構成とすることによって、切りの良い周波数（例えば１０ＭＨｚ）とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路が得られる。
【００３０】
また、請求項２に記載の発明では、前記第２のＰＬＬ段は、第２の電圧制御発振器の出力を分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第２の電圧制御発振器の出力周波数を制御する通常のＰＬＬ段に適用できる。
【００３１】
また、請求項３に記載の発明では、第１の電圧制御発振器の出力をＤＤＳを介して、基準周波数と比較した偏差に応じて、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を基準周波数信号とし、第２の電圧制御発振器の出力を分数分周器にて分周した出力と比較した偏差に応じて、前記第２の電圧制御発振器の出力周波数を制御する第２のＰＬＬ段とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す、請求項１とは別の構成によっても、切りの良い周波数（例えば１０ＭＨｚ）とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路が得られる。
【００３２】
また、請求項４に記載の発明では、第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差に応じて、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、前記第１のＰＬＬ段の出力を基準周波数信号とし、第２の電圧制御発振器の出力をＤＤＳを介した出力と比較した偏差に応じて、前記第２の電圧制御発振器の出力周波数を制御する第２のＰＬＬ段とを備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出す、求項１及び２とは別の構成によっても、切りの良い周波数（例えば１０ＭＨｚ）とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路が得られる。
【００３３】
また、請求項５に記載の発明では、前記第１のＰＬＬ段の位相比較器の前段にバンドパスフィルタを挿入することによって、分数分周器で発生する不要信号成分（スプリアス）を除去するのに有効である。
【図面の簡単な説明】
【図１】本発明の位相同期ループ回路の第１の構成例を示すブロック図である。
【図２】本発明の位相同期ループ回路の第２の構成例を示すブロック図である。
【図３】本発明の位相同期ループ回路の第３の構成例を示すブロック図である。
【図４】ＤＤＳ（Ｄｉｒｅｃｔ−Ｄｉｇｉｔａｌ−Ｓｙｎｔｈｅｓｉｚｅｒ）の構成例を示すブロック図である。
【図５】従来の位相同期ループ回路の構成を示すブロック図である。
【図６】位相同期ループを用いた高周波信号発生器を同期させる構成例である。
【図７】分数分周器を用いた位相同期ループ回路の動作原理を説明するための構成を示すブロック図である。
【図８】分数分周器を用いた位相同期ループ回路の動作原理を説明するための詳細な構成を示すブロック図である。
【図９】分数分周器の動作原理を説明するための図である。
【図１０】出力周波数Ｆｏｕｔの近傍に不要周波数成分の発生を示す図である。
【符号の説明】
１ 基準周波数（Ｆｒｅｆ）
２，８ 位相比較器（ＦＰＤ）
３，９ フィルタ（ＦＩＬ）
４，１０ 電圧制御発振器（ＶＣＯ）
５、７ 分数分周器
６ バンドパスフィルタ（ＢＰＦ）
１１ 分周器
１２ ＤＤＳ（Ｄｉｒｅｃｔ−Ｄｉｇｉｔａｌ−Ｓｙｎｔｈｅｓｉｚｅｒ）
Claims (5)
- 第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、
前記第１のＰＬＬ段の出力を分周して、第２のＰＬＬ段の基準周波数信号として
入力する第２の分数分周器と、
を備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出すことを特徴とする分数分周器を用いた位相同期ループ回路。 - 前記第２のＰＬＬ段は、第２の電圧制御発振器の出力を分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第２の電圧制御発振器の出力周波数を制御する構成であることを特徴とする請求項１に記載の分数分周器を用いた位相同期ループ回路。
- 第１の電圧制御発振器の出力をＤＤＳを介して、基準周波数と比較した偏差に応じて、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、
前記第１のＰＬＬ段の出力を基準周波数信号とし、第２の電圧制御発振器の出力を分数分周器にて分周した出力と比較した偏差に応じて、前記第２の電圧制御発振器の出力周波数を制御する第２のＰＬＬ段と、
を備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出すことを特徴とする分数分周器を用いた位相同期ループ回路。 - 第１の電圧制御発振器の出力を第１の分数分周器にて分周して、基準周波数と比較した偏差に応じて、前記第１の電圧制御発振器の出力周波数を制御する第１のＰＬＬ段と、
前記第１のＰＬＬ段の出力を基準周波数信号とし、第２の電圧制御発振器の出力をＤＤＳを介した出力と比較した偏差に応じて、前記第２の電圧制御発振器の出力周波数を制御する第２のＰＬＬ段と、
を備え前記第２のＰＬＬ段の第２の電圧制御発振器からの出力信号を取出すことを特徴とする分数分周器を用いた位相同期ループ回路。 - 前記第１のＰＬＬ段の位相比較器の前段にバンドパスフィルタを挿入したことを特徴とする請求項１〜４のいずれか１項に記載の位相同期ループ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002210396A JP2004056409A (ja) | 2002-07-19 | 2002-07-19 | 分数分周器を用いた位相同期ループ回路 |
| US10/620,509 US6914464B2 (en) | 2002-07-19 | 2003-07-16 | Phase locked loop circuit using fractional frequency divider |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002210396A JP2004056409A (ja) | 2002-07-19 | 2002-07-19 | 分数分周器を用いた位相同期ループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004056409A true JP2004056409A (ja) | 2004-02-19 |
Family
ID=30437567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002210396A Pending JP2004056409A (ja) | 2002-07-19 | 2002-07-19 | 分数分周器を用いた位相同期ループ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6914464B2 (ja) |
| JP (1) | JP2004056409A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016973A (ja) * | 2007-07-02 | 2009-01-22 | Japan Radio Co Ltd | シンセサイザ |
| JP2012503431A (ja) * | 2008-09-19 | 2012-02-02 | アルテラ コーポレイション | 分数クロック信号を生成するための技術 |
| JP2012505609A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
| JP2015520985A (ja) * | 2012-05-11 | 2015-07-23 | ヨーロピアン スペース エージェンシー | 周波数調節可能なデジタル信号の生成方法及び装置、並びにこれらを用いた周波数シンセサイザー |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2845840B1 (fr) * | 2002-10-14 | 2005-09-16 | St Microelectronics Sa | Dispositif radiofrequence du type a frequence intermediaire nulle ou quasi-nulle minimisant la modulation frequentielle parasite appliquee a un oscillateur local integre. |
| US20050062547A1 (en) * | 2003-09-22 | 2005-03-24 | Yossi Reuven | Method and apparatus to generate signals using two or more phase locked loops |
| JP2005223829A (ja) * | 2004-02-09 | 2005-08-18 | Nec Electronics Corp | 分数分周回路及びこれを用いたデータ伝送装置 |
| US7443221B2 (en) * | 2004-05-21 | 2008-10-28 | Broadcom Corporation | System and method for fully digital clock divider with non-integer divisor support |
| JP4545510B2 (ja) * | 2004-07-30 | 2010-09-15 | パナソニック株式会社 | 同期追従装置 |
| TWI282218B (en) * | 2005-07-01 | 2007-06-01 | Realtek Semiconductor Corp | Method of generating spread spectrum and/or over-clock and its circuit thereof |
| WO2007004465A1 (ja) * | 2005-07-04 | 2007-01-11 | Matsushita Electric Industrial Co., Ltd. | 半導体装置およびそれを用いた無線回路装置 |
| CN1909373B (zh) * | 2005-08-03 | 2012-02-08 | 瑞昱半导体股份有限公司 | 产生扩频及/或超频时钟的方法及其电路 |
| TWI323566B (en) * | 2005-08-18 | 2010-04-11 | Realtek Semiconductor Corp | Fractional frequency synthesizer and phase-locked loop utilizing fractional frequency synthesizer and method thereof |
| US7852408B2 (en) * | 2006-05-16 | 2010-12-14 | Lsi Corporation | Fractional phase-locked loop for generating high-definition and standard-definition reference clocks |
| US7521974B2 (en) * | 2006-05-31 | 2009-04-21 | Freescale Semiconductor, Inc. | Translational phase locked loop using a quantized interpolated edge timed synthesizer |
| US8531217B2 (en) * | 2009-04-10 | 2013-09-10 | Hittite Microwave Corporation | Fractional-N frequency synthesizer having reduced fractional switching noise |
| US8432231B2 (en) * | 2010-07-19 | 2013-04-30 | Analog Devices, Inc. | Digital phase-locked loop clock system |
| EP2629423B1 (en) * | 2012-02-20 | 2018-08-29 | Dialog Semiconductor GmbH | Fully digital method for generating sub clock division and clock waves |
| KR101467547B1 (ko) * | 2013-08-30 | 2014-12-01 | 포항공과대학교 산학협력단 | 주입 고정식 디지털 주파수 신시사이저 회로 |
| US9571112B2 (en) * | 2014-02-05 | 2017-02-14 | Maxlinear Asia Singapore Pte Ltd. | Stacked synthesizer for wide local oscillator generation using a dynamic divider |
| US10110240B1 (en) * | 2017-10-17 | 2018-10-23 | Micron Technology, Inc. | DLL circuit having variable clock divider |
| CN108540149B (zh) * | 2018-07-16 | 2020-07-24 | 南京中感微电子有限公司 | 无线射频发射机 |
| US10991411B2 (en) | 2018-08-17 | 2021-04-27 | Micron Technology, Inc. | Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations |
| US10431281B1 (en) * | 2018-08-17 | 2019-10-01 | Micron Technology, Inc. | Access schemes for section-based data protection in a memory device |
| US10516403B1 (en) * | 2019-02-27 | 2019-12-24 | Ciena Corporation | High-order phase tracking loop with segmented proportional and integral controls |
| US10931291B1 (en) * | 2020-07-06 | 2021-02-23 | Amazon Technologies, Inc. | System for multiple PLL synchronization |
| CN112769432B (zh) * | 2020-12-30 | 2022-08-12 | 航天恒星科技有限公司 | 无导频的中继卫星SMA下行信号10MHz频标产生方法及产生器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4806879A (en) * | 1987-05-01 | 1989-02-21 | Ecrm Incorporated | Method and apparatus for synchronizing to a pulse train packet signal |
| US5353311A (en) * | 1992-01-09 | 1994-10-04 | Nec Corporation | Radio transmitter |
| JPH06209216A (ja) * | 1992-12-19 | 1994-07-26 | N F Kairo Sekkei Block:Kk | 信号発生装置 |
| US6366620B1 (en) * | 1994-12-13 | 2002-04-02 | Hughes Electronics Corporation | VSAT system |
| DE19913110C1 (de) * | 1999-03-23 | 2000-11-16 | Siemens Ag | Frequenzsynthesizer |
| JP2002016494A (ja) | 2000-06-28 | 2002-01-18 | Ando Electric Co Ltd | 位相同期ループ回路 |
-
2002
- 2002-07-19 JP JP2002210396A patent/JP2004056409A/ja active Pending
-
2003
- 2003-07-16 US US10/620,509 patent/US6914464B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016973A (ja) * | 2007-07-02 | 2009-01-22 | Japan Radio Co Ltd | シンセサイザ |
| JP2012503431A (ja) * | 2008-09-19 | 2012-02-02 | アルテラ コーポレイション | 分数クロック信号を生成するための技術 |
| JP2014099925A (ja) * | 2008-09-19 | 2014-05-29 | Altera Corp | 分数クロック信号を生成するための技術 |
| JP2012505609A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
| JP2017063439A (ja) * | 2008-10-08 | 2017-03-30 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
| JP2015520985A (ja) * | 2012-05-11 | 2015-07-23 | ヨーロピアン スペース エージェンシー | 周波数調節可能なデジタル信号の生成方法及び装置、並びにこれらを用いた周波数シンセサイザー |
| US9379723B2 (en) | 2012-05-11 | 2016-06-28 | European Space Agency | Method and apparatus for generating a digital signal of tunable frequency and frequency synthesizer employing same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6914464B2 (en) | 2005-07-05 |
| US20040012423A1 (en) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004056409A (ja) | 分数分周器を用いた位相同期ループ回路 | |
| JP2007053770A (ja) | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 | |
| JPH05122063A (ja) | 位相ロツクループシンセサイザ | |
| EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
| JP3848325B2 (ja) | 分数分周シンセサイザおよび出力位相の同期化方法 | |
| JP2008042810A (ja) | Ｐｌｌ回路 | |
| JP2004236141A (ja) | 位相同期ループ回路及び雑音成分除去方法 | |
| JP2011171784A (ja) | Ｐｌｌ回路 | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JP2877185B2 (ja) | クロック発生器 | |
| RU184877U1 (ru) | Быстродействующий синтезатор частот с высокой чистотой спектра | |
| JP4410873B2 (ja) | クロック発生装置 | |
| JPWO2004047301A1 (ja) | 周波数合成器 | |
| JPH10336027A (ja) | クロック発生器 | |
| JPH07120942B2 (ja) | Ｐｌｌ回路 | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
| TWI411236B (zh) | 相位鎖定迴路電路 | |
| JP3668157B2 (ja) | 周波数シンセサイザ | |
| CN1476171A (zh) | 锁相环频率合成器 | |
| JP3883812B2 (ja) | Ｐｌｌ回路 | |
| JP2000196448A (ja) | 位相同期回路 | |
| JP2000224028A (ja) | Ｐｌｌ回路、及びその制御方法 | |
| JPS6333739B2 (ja) | ||
| JP2002064378A (ja) | 信号発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |