JP3287103B2 - 記録再生装置 - Google Patents
記録再生装置Info
- Publication number
- JP3287103B2 JP3287103B2 JP05462094A JP5462094A JP3287103B2 JP 3287103 B2 JP3287103 B2 JP 3287103B2 JP 05462094 A JP05462094 A JP 05462094A JP 5462094 A JP5462094 A JP 5462094A JP 3287103 B2 JP3287103 B2 JP 3287103B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supplied
- output
- mode
- running
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Description
【0001】
【産業上の利用分野】この発明は、例えば、ディジタル
ビデオカセットレコーダやディジタルビデオカメラに用
いて好適な記録再生装置に関する。
ビデオカセットレコーダやディジタルビデオカメラに用
いて好適な記録再生装置に関する。
【0002】
【従来の技術】外部入力されるコンポーネント信号また
はコンポジット信号等の映像信号内の垂直同期信号をも
とに生成されるフレームパルスの周波数を検出し、この
周波数に応じて、回転ヘッドの回転数を制御し、映像信
号をディジタル的に記録すると共に、アナログ的に再生
するようなディジタルビデオカセットレコーダ(以下、
D−VCRとする)が知られている。
はコンポジット信号等の映像信号内の垂直同期信号をも
とに生成されるフレームパルスの周波数を検出し、この
周波数に応じて、回転ヘッドの回転数を制御し、映像信
号をディジタル的に記録すると共に、アナログ的に再生
するようなディジタルビデオカセットレコーダ(以下、
D−VCRとする)が知られている。
【0003】上述のようなD−VCRは、例えば、入出
力処理ブロック、圧縮伸長処理ブロック、記録再生処理
ブロック及びこれらの各処理ブロックに対してそれぞれ
周波数の異なるクロックを供給する制御ブロックとから
なる。
力処理ブロック、圧縮伸長処理ブロック、記録再生処理
ブロック及びこれらの各処理ブロックに対してそれぞれ
周波数の異なるクロックを供給する制御ブロックとから
なる。
【0004】即ち、映像信号の記録時において、制御ブ
ロックでは、外部から供給された映像信号の垂直同期信
号をもとに生成されるフレームパルスが検出され、この
フレームパルスに基づいて、例えば18MHz及び43
MHzのクロックがそれぞれ発生される。13.5MH
zのクロックは外部から供給された映像信号の水平同期
信号に基づいて作られ、入出力処理ブロックに供給さ
れ、18MHzのクロックは圧縮伸長処理ブロックに供
給され、また、43MHzのクロックは記録再生処理ブ
ロックに供給される。
ロックでは、外部から供給された映像信号の垂直同期信
号をもとに生成されるフレームパルスが検出され、この
フレームパルスに基づいて、例えば18MHz及び43
MHzのクロックがそれぞれ発生される。13.5MH
zのクロックは外部から供給された映像信号の水平同期
信号に基づいて作られ、入出力処理ブロックに供給さ
れ、18MHzのクロックは圧縮伸長処理ブロックに供
給され、また、43MHzのクロックは記録再生処理ブ
ロックに供給される。
【0005】入出力処理ブロックでは、13.5MHz
のクロックに基づいて、外部から供給される映像信号が
A/D変換されると共にディジタル化される。これによ
り、映像データが形成される。また、この映像データは
輝度データY及びクロマデータCに分離された後、圧縮
伸長処理ブロックに供給される。
のクロックに基づいて、外部から供給される映像信号が
A/D変換されると共にディジタル化される。これによ
り、映像データが形成される。また、この映像データは
輝度データY及びクロマデータCに分離された後、圧縮
伸長処理ブロックに供給される。
【0006】圧縮伸長処理ブロックでは、18MHzの
クロックに基づいて、輝度データY及びクロマデータC
が所定の画素数のブロック単位とされ、このブロック毎
に直交変換処理後にデータ圧縮が行われる。そして、デ
ータ圧縮されたブロック毎の輝度データY及びクロマデ
ータCから1画素分の映像データが形成される。この映
像データは、記録再生処理ブロックに供給される。
クロックに基づいて、輝度データY及びクロマデータC
が所定の画素数のブロック単位とされ、このブロック毎
に直交変換処理後にデータ圧縮が行われる。そして、デ
ータ圧縮されたブロック毎の輝度データY及びクロマデ
ータCから1画素分の映像データが形成される。この映
像データは、記録再生処理ブロックに供給される。
【0007】記録再生処理ブロックでは、43MHzの
クロックに基づいて、映像データが符号化されると共に
パリティが付加される。このデータは、回転ヘッドであ
る記録ヘッドに供給される。
クロックに基づいて、映像データが符号化されると共に
パリティが付加される。このデータは、回転ヘッドであ
る記録ヘッドに供給される。
【0008】記録ヘッドの回転数は、外部から供給され
た映像信号の垂直同期信号の周波数に応じて可変とされ
ている。なお、テープ走行速度は可変されない。記録ヘ
ッドは、この可変された回転数で回転駆動される。これ
により、映像データが磁気テープにディジタル的に斜め
記録される。
た映像信号の垂直同期信号の周波数に応じて可変とされ
ている。なお、テープ走行速度は可変されない。記録ヘ
ッドは、この可変された回転数で回転駆動される。これ
により、映像データが磁気テープにディジタル的に斜め
記録される。
【0009】磁気テープ上に映像データをディジタル的
に斜め記録することにより形成される記録トラックは、
供給された映像信号の垂直同期信号の周波数が標準の周
波数である場合には、これに対応して、標準の傾斜で記
録される。
に斜め記録することにより形成される記録トラックは、
供給された映像信号の垂直同期信号の周波数が標準の周
波数である場合には、これに対応して、標準の傾斜で記
録される。
【0010】また、上述の映像信号の垂直同期信号の周
波数が標準の周波数よりも高い(非標準周波数)場合、
標準より回転数が上がるように記録ヘッドが制御され
る。このため、標準の周波数の垂直同期信号を有する映
像信号の記録トラックTRよりも、傾斜が急な記録トラ
ックTRが磁気テープ上に形成される。
波数が標準の周波数よりも高い(非標準周波数)場合、
標準より回転数が上がるように記録ヘッドが制御され
る。このため、標準の周波数の垂直同期信号を有する映
像信号の記録トラックTRよりも、傾斜が急な記録トラ
ックTRが磁気テープ上に形成される。
【0011】さらに、上述の映像信号の垂直同期信号の
周波数が標準の周波数よりも低い(非標準周波数)場
合、標準より回転数が下がるように記録ヘッドが制御さ
れる。このため、標準の周波数の垂直同期信号を有する
映像信号の記録トラックTRよりも、傾斜が緩やかな記
録トラックTRが磁気テープ上に形成される。
周波数が標準の周波数よりも低い(非標準周波数)場
合、標準より回転数が下がるように記録ヘッドが制御さ
れる。このため、標準の周波数の垂直同期信号を有する
映像信号の記録トラックTRよりも、傾斜が緩やかな記
録トラックTRが磁気テープ上に形成される。
【0012】次に、このようにディジタル記録された映
像データが再生される場合、再生ヘッド(ドラム)の回
転速度は一定であるが、テープに記録されているデータ
から生成されるパイロット信号をもとに、キャプスタン
の回転速度が制御される。これにより、再生ヘッドがオ
ントラックされ、映像データが正確に再生可能とされ
る。
像データが再生される場合、再生ヘッド(ドラム)の回
転速度は一定であるが、テープに記録されているデータ
から生成されるパイロット信号をもとに、キャプスタン
の回転速度が制御される。これにより、再生ヘッドがオ
ントラックされ、映像データが正確に再生可能とされ
る。
【0013】このように映像データが再生されると、記
録再生処理ブロックでは、43MHzのクロックに基づ
いて、この再生映像データに対して時間軸補正処理が施
されると共に、誤り訂正処理がなされる。このような処
理後の再生映像データは、圧縮伸長処理ブロックに供給
される。
録再生処理ブロックでは、43MHzのクロックに基づ
いて、この再生映像データに対して時間軸補正処理が施
されると共に、誤り訂正処理がなされる。このような処
理後の再生映像データは、圧縮伸長処理ブロックに供給
される。
【0014】圧縮伸長処理ブロックでは、18MHzの
クロックに基づいて映像データが所定画素数のブロック
に分割されると共に、このブロック毎に対して逆直交変
換処理がなされる。その後、このデータは、入出力処理
ブロックに供給される。
クロックに基づいて映像データが所定画素数のブロック
に分割されると共に、このブロック毎に対して逆直交変
換処理がなされる。その後、このデータは、入出力処理
ブロックに供給される。
【0015】入出力処理ブロックでは、13.5MHz
のクロックに基づいて、ブロック毎に供給される映像デ
ータから1画素分の映像データが形成される。これと共
に、この映像データが輝度データY及びクロマデータC
に分離される。そして、輝度データY及びクロマデータ
CがそれぞれD/A変換されてアナログ信号とされる。
このアナログ信号は、輝度信号Y及びクロマ信号Cとさ
れ、出力端子を介して外部(例えばモニタ装置等)に出
力される。
のクロックに基づいて、ブロック毎に供給される映像デ
ータから1画素分の映像データが形成される。これと共
に、この映像データが輝度データY及びクロマデータC
に分離される。そして、輝度データY及びクロマデータ
CがそれぞれD/A変換されてアナログ信号とされる。
このアナログ信号は、輝度信号Y及びクロマ信号Cとさ
れ、出力端子を介して外部(例えばモニタ装置等)に出
力される。
【0016】このように、D−VCRでは、記録時に
は、外部から供給された垂直同期信号の周波数に応じ
て、記録ヘッドの回転数が制御される。また、映像デー
タの記録再生を行うために、外部から供給された垂直同
期信号の周波数が標準とは異なっている場合でも、外部
から供給される映像信号を正確に記録再生することがで
きる。
は、外部から供給された垂直同期信号の周波数に応じ
て、記録ヘッドの回転数が制御される。また、映像デー
タの記録再生を行うために、外部から供給された垂直同
期信号の周波数が標準とは異なっている場合でも、外部
から供給される映像信号を正確に記録再生することがで
きる。
【0017】
【発明が解決しようとする課題】ヘッド回転制御機能を
有するD−VCRでは、外部から供給される垂直同期信
号をもとにして生成されたフレームパルスの周波数を検
出する。検出した信号の周波数が所定の範囲内であれ
ば、外部からの同期信号に基づいてクロックが形成され
(これを外部同期と称する)、これが入出力処理ブロッ
ク、圧縮伸長処理ブロック、記録再生処理ブロック及び
制御ブロックに供給される。また、外部からの同期信号
の周波数が所定の範囲外の時には、この信号の周波数が
所定の範囲のものに補正される(これを内部自走と称す
る)。この補正された周波数の信号でクロックが形成さ
れ、このクロックが各ブロックに供給される。
有するD−VCRでは、外部から供給される垂直同期信
号をもとにして生成されたフレームパルスの周波数を検
出する。検出した信号の周波数が所定の範囲内であれ
ば、外部からの同期信号に基づいてクロックが形成され
(これを外部同期と称する)、これが入出力処理ブロッ
ク、圧縮伸長処理ブロック、記録再生処理ブロック及び
制御ブロックに供給される。また、外部からの同期信号
の周波数が所定の範囲外の時には、この信号の周波数が
所定の範囲のものに補正される(これを内部自走と称す
る)。この補正された周波数の信号でクロックが形成さ
れ、このクロックが各ブロックに供給される。
【0018】しかしながら、上述の方法では、外部同期
から内部自走に切り換わる時、または内部自走から外部
同期に切り換わる時の対策については何ら考慮されてい
ない。即ち、この切り換わり時に同期信号が不連続にな
る。このため、前述の切り換わりの過渡状態においてド
ラムサーボが正確に動作しなくなり、安定したサーボ状
態になるまで時間がかかってしまう。また、この時間内
では、正常な記録をすることができなくなってしまう。
から内部自走に切り換わる時、または内部自走から外部
同期に切り換わる時の対策については何ら考慮されてい
ない。即ち、この切り換わり時に同期信号が不連続にな
る。このため、前述の切り換わりの過渡状態においてド
ラムサーボが正確に動作しなくなり、安定したサーボ状
態になるまで時間がかかってしまう。また、この時間内
では、正常な記録をすることができなくなってしまう。
【0019】さらに、上述の方法では、1段階のスレシ
ョルドレベルが設定され、外部同期と内部自走との切り
換えが行われる。1段階のスレショルドレベルのみが設
けられるため、スレショルドレベル付近の検出値の場合
には、外部同期と内部自走とが頻繁に変化してしまう。
従って、上記のようなドラムサーボの乱れが生じてしま
う。
ョルドレベルが設定され、外部同期と内部自走との切り
換えが行われる。1段階のスレショルドレベルのみが設
けられるため、スレショルドレベル付近の検出値の場合
には、外部同期と内部自走とが頻繁に変化してしまう。
従って、上記のようなドラムサーボの乱れが生じてしま
う。
【0020】従って、この発明の目的は、外部同期と内
部自走との切り換え時に、ドラムサーボを即座に安定さ
せることができる記録再生装置を提供することにある。
部自走との切り換え時に、ドラムサーボを即座に安定さ
せることができる記録再生装置を提供することにある。
【0021】
【課題を解決するための手段】請求項1にかかわるこの
発明は、入出力処理部、圧縮伸長処理部、記録再生処理
部及び制御部からなり、入出力処理部、圧縮伸長処理部
及び記録再生処理部には、制御部から周波数のそれぞれ
異なるクロックが供給され、クロックを用いて外部から
供給される映像信号がディジタル的に記録再生される記
録再生装置であって、制御部は、映像信号のフレーム長
を検出するフレーム長検出部と、フレーム長検出部の検
出値により映像信号の垂直同期信号が所定値以内である
かを検出する第1のコンパレータと、フレーム長検出部
の検出値により映像信号の垂直同期信号が所定値より小
さいかを検出する第2のコンパレータと、フレーム長検
出部の検出値により映像信号の垂直同期信号が所定値よ
り大きいかを検出する第3のコンパレータと、第2のコ
ンパレータの出力信号が供給される第1の自走カウンタ
と、第3のコンパレータの出力信号が供給される第2の
自走カウンタと、映像信号の垂直同期信号に基づいてウ
ィンドウパルスを生成するウィンドウパルス生成部とを
含み、第1のコンパレータの出力信号が用いられる時に
は、映像信号の垂直同期信号をもとに生成されるフレー
ムパルスが用いられる外部同期モードとされ、第2のコ
ンパレータの出力信号または第3のコンパレータの出力
信号が用いられる時には、第1の自走カウンタまたは第
2の自走カウンタの出力信号に基づいて生成されるフレ
ームパルスが用いられる内部自走モードとされ、外部同
期モード時及び外部同期モードから内部自走モードへの
切り換え時に第1の自走カウンタ及び第2の自走カウン
タをリセットすることを特徴とする記録再生装置であ
る。
発明は、入出力処理部、圧縮伸長処理部、記録再生処理
部及び制御部からなり、入出力処理部、圧縮伸長処理部
及び記録再生処理部には、制御部から周波数のそれぞれ
異なるクロックが供給され、クロックを用いて外部から
供給される映像信号がディジタル的に記録再生される記
録再生装置であって、制御部は、映像信号のフレーム長
を検出するフレーム長検出部と、フレーム長検出部の検
出値により映像信号の垂直同期信号が所定値以内である
かを検出する第1のコンパレータと、フレーム長検出部
の検出値により映像信号の垂直同期信号が所定値より小
さいかを検出する第2のコンパレータと、フレーム長検
出部の検出値により映像信号の垂直同期信号が所定値よ
り大きいかを検出する第3のコンパレータと、第2のコ
ンパレータの出力信号が供給される第1の自走カウンタ
と、第3のコンパレータの出力信号が供給される第2の
自走カウンタと、映像信号の垂直同期信号に基づいてウ
ィンドウパルスを生成するウィンドウパルス生成部とを
含み、第1のコンパレータの出力信号が用いられる時に
は、映像信号の垂直同期信号をもとに生成されるフレー
ムパルスが用いられる外部同期モードとされ、第2のコ
ンパレータの出力信号または第3のコンパレータの出力
信号が用いられる時には、第1の自走カウンタまたは第
2の自走カウンタの出力信号に基づいて生成されるフレ
ームパルスが用いられる内部自走モードとされ、外部同
期モード時及び外部同期モードから内部自走モードへの
切り換え時に第1の自走カウンタ及び第2の自走カウン
タをリセットすることを特徴とする記録再生装置であ
る。
【0022】請求項2にかかわるこの発明は、入出力処
理部、圧縮伸長処理部、記録再生処理部及び制御部から
なり、入出力処理部、圧縮伸長処理部及び記録再生処理
部には、制御部から周波数のそれぞれ異なるクロックが
供給され、クロックを用いて外部から供給される映像信
号がディジタル的に記録再生される記録再生装置であっ
て、制御部は、映像信号のフレーム長を検出するフレー
ム長検出部と、フレーム長検出部の検出値により映像信
号の垂直同期信号が所定値以内であるかを検出する第1
のコンパレータと、フレーム長検出部の検出値により映
像信号の垂直同期信号が所定値より小さいかを検出する
第2のコンパレータと、フレーム長検出部の検出値によ
り映像信号の垂直同期信号が所定値より大きいかを検出
する第3のコンパレータと、第2のコンパレータの出力
信号が供給される第1の自走カウンタと、第3のコンパ
レータの出力信号が供給される第2の自走カウンタと、
映像信号の垂直同期信号をもとに生成されるフレームパ
ルスに基づいてウィンドウパルスを生成するウィンドウ
パルス生成部とを含み、第1のコンパレータの出力信号
が用いられる時には、映像信号の垂直同期信号をもとに
生成されるフレームパレスが用いられる外部同期モード
とされ、第2のコンパレータの出力信号または第3のコ
ンパレータの出力信号が用いられる時には、第1の自走
カウンタまたは第2の自走カウンタの出力信号に基づい
て生成されるフレームパルスが用いられる内部自走モー
ドとされ、内部自走モード時において、第1の自走カウ
ンタまたは第2の自走カウンタにより形成されたフレー
ムパルスがウィンドウパルス内に入ると、内部自走モー
ドから外部同期モードに切り換えられることを特徴とす
る記録再生装置である。
理部、圧縮伸長処理部、記録再生処理部及び制御部から
なり、入出力処理部、圧縮伸長処理部及び記録再生処理
部には、制御部から周波数のそれぞれ異なるクロックが
供給され、クロックを用いて外部から供給される映像信
号がディジタル的に記録再生される記録再生装置であっ
て、制御部は、映像信号のフレーム長を検出するフレー
ム長検出部と、フレーム長検出部の検出値により映像信
号の垂直同期信号が所定値以内であるかを検出する第1
のコンパレータと、フレーム長検出部の検出値により映
像信号の垂直同期信号が所定値より小さいかを検出する
第2のコンパレータと、フレーム長検出部の検出値によ
り映像信号の垂直同期信号が所定値より大きいかを検出
する第3のコンパレータと、第2のコンパレータの出力
信号が供給される第1の自走カウンタと、第3のコンパ
レータの出力信号が供給される第2の自走カウンタと、
映像信号の垂直同期信号をもとに生成されるフレームパ
ルスに基づいてウィンドウパルスを生成するウィンドウ
パルス生成部とを含み、第1のコンパレータの出力信号
が用いられる時には、映像信号の垂直同期信号をもとに
生成されるフレームパレスが用いられる外部同期モード
とされ、第2のコンパレータの出力信号または第3のコ
ンパレータの出力信号が用いられる時には、第1の自走
カウンタまたは第2の自走カウンタの出力信号に基づい
て生成されるフレームパルスが用いられる内部自走モー
ドとされ、内部自走モード時において、第1の自走カウ
ンタまたは第2の自走カウンタにより形成されたフレー
ムパルスがウィンドウパルス内に入ると、内部自走モー
ドから外部同期モードに切り換えられることを特徴とす
る記録再生装置である。
【0023】
【作用】フレーム長検出部45で映像信号のフレーム長
が検出される。この検出値が標準信号のものに比べて±
1%以内でない時には内部自走モードとされ、コンパレ
ータ48から自走カウンタ51へまたはコンパレータ4
9から自走カウンタ52へ信号が供給される。フレーム
パルス発生部53または54で内部自走モード用のパル
スが発生され、このパルスが出力される。一方、フレー
ム長検出部45の検出値が標準信号のものに比べて±1
%以内の時には外部同期モードとされ、入力端子44を
介された垂直同期信号をもとに生成されるフレームパル
スがそのまま出力される。
が検出される。この検出値が標準信号のものに比べて±
1%以内でない時には内部自走モードとされ、コンパレ
ータ48から自走カウンタ51へまたはコンパレータ4
9から自走カウンタ52へ信号が供給される。フレーム
パルス発生部53または54で内部自走モード用のパル
スが発生され、このパルスが出力される。一方、フレー
ム長検出部45の検出値が標準信号のものに比べて±1
%以内の時には外部同期モードとされ、入力端子44を
介された垂直同期信号をもとに生成されるフレームパル
スがそのまま出力される。
【0024】
【実施例】以下、この発明の一実施例に関して図面を参
照して説明する。図1は、この発明による記録再生装置
の回路ブロック図である。図1に示される記録再生装置
は、例えば、外部から供給される映像信号中の同期信号
の周波数に基づいて記録ヘッドの回転数を制御し、映像
信号をデジタル的に記録再生する、いわゆるドラム回転
制御機能を有するD−VCRである。
照して説明する。図1は、この発明による記録再生装置
の回路ブロック図である。図1に示される記録再生装置
は、例えば、外部から供給される映像信号中の同期信号
の周波数に基づいて記録ヘッドの回転数を制御し、映像
信号をデジタル的に記録再生する、いわゆるドラム回転
制御機能を有するD−VCRである。
【0025】このD−VCRは、映像信号の入出力処理
を行う入出力部であるI/Oブロック(入出力処理部)
1と、映像データに対して所定の信号処理を行うVSP
(Video Signal Processing )ブロック2(圧縮伸長処
理部)と、映像データの記録再生を行う記録再生処理等
を行うDRP(Data Recording Playback)ブロック3
(記録再生処理部)と、各ブロック1〜3に必要なクロ
ックをそれぞれ形成すると共に、D−VCR全体の制御
を行う制御手段であるCSG(Control Signal Generato
r)ブロック4(制御部)とからなる。
を行う入出力部であるI/Oブロック(入出力処理部)
1と、映像データに対して所定の信号処理を行うVSP
(Video Signal Processing )ブロック2(圧縮伸長処
理部)と、映像データの記録再生を行う記録再生処理等
を行うDRP(Data Recording Playback)ブロック3
(記録再生処理部)と、各ブロック1〜3に必要なクロ
ックをそれぞれ形成すると共に、D−VCR全体の制御
を行う制御手段であるCSG(Control Signal Generato
r)ブロック4(制御部)とからなる。
【0026】このようなD−VCRにおいて、外部から
供給される例えばコンポジット信号の記録を行う場合、
コンポジット信号は、入力端子6を介してスイッチ7の
被選択端子7bに供給されると共に、CSGブロック4
内の同期分離回路24に供給される。この場合、スイッ
チ7は、選択端子7cで被選択端子7bを選択するよう
に切り換え制御されている。このため、入力端子6から
のコンポジット信号は、スイッチ7を介して入力映像信
号処理回路8に供給される。
供給される例えばコンポジット信号の記録を行う場合、
コンポジット信号は、入力端子6を介してスイッチ7の
被選択端子7bに供給されると共に、CSGブロック4
内の同期分離回路24に供給される。この場合、スイッ
チ7は、選択端子7cで被選択端子7bを選択するよう
に切り換え制御されている。このため、入力端子6から
のコンポジット信号は、スイッチ7を介して入力映像信
号処理回路8に供給される。
【0027】一方、同期分離回路24では、コンポジッ
ト信号から同期信号が抽出される。この同期信号は、ス
イッチ25の被選択端子25bに供給される。この場
合、外部から供給された映像信号がコンポジット信号の
ため、スイッチ25は、選択端子25cで被選択端子2
5bを選択するように切り換え制御されている。従っ
て、同期分離回路24で抽出された同期信号は、スイッ
チ25を介して同期検出回路26に供給されると共に、
スイッチ27の被選択端子27aに供給される。
ト信号から同期信号が抽出される。この同期信号は、ス
イッチ25の被選択端子25bに供給される。この場
合、外部から供給された映像信号がコンポジット信号の
ため、スイッチ25は、選択端子25cで被選択端子2
5bを選択するように切り換え制御されている。従っ
て、同期分離回路24で抽出された同期信号は、スイッ
チ25を介して同期検出回路26に供給されると共に、
スイッチ27の被選択端子27aに供給される。
【0028】同期検出回路26では同期信号の検出が行
われる。同期信号が検出された時に、選択端子27cで
被選択端子27aが選択されるようにスイッチ27が切
り換え制御される。これにより、同期分離回路24から
の同期信号がスイッチ27を介して垂直及び水平分離回
路28に供給される。
われる。同期信号が検出された時に、選択端子27cで
被選択端子27aが選択されるようにスイッチ27が切
り換え制御される。これにより、同期分離回路24から
の同期信号がスイッチ27を介して垂直及び水平分離回
路28に供給される。
【0029】また、以上の説明は、外部からコンポジッ
ト信号が供給される場合であるが、外部からコンポーネ
ント信号が供給される場合、コンポーネント信号は、入
力端子5を介してスイッチ7の選択端子7a及びスイッ
チ25の被選択端子25aに供給される。この場合、ス
イッチ7は、選択端子7cにより被選択端子7aを選択
するように切り換え制御されている。このため、入力端
子5からのコンポーネント信号が、スイッチ7を介して
入力映像信号処理回路8に供給される。
ト信号が供給される場合であるが、外部からコンポーネ
ント信号が供給される場合、コンポーネント信号は、入
力端子5を介してスイッチ7の選択端子7a及びスイッ
チ25の被選択端子25aに供給される。この場合、ス
イッチ7は、選択端子7cにより被選択端子7aを選択
するように切り換え制御されている。このため、入力端
子5からのコンポーネント信号が、スイッチ7を介して
入力映像信号処理回路8に供給される。
【0030】また、スイッチ25は、選択端子25cに
より被選択端子25aを選択するように切り換え制御さ
れる。このため、コンポーネント信号は、同期検出回路
26及びスイッチ27の被選択端子27aに供給され
る。
より被選択端子25aを選択するように切り換え制御さ
れる。このため、コンポーネント信号は、同期検出回路
26及びスイッチ27の被選択端子27aに供給され
る。
【0031】同期検出回路26では、コンポーネント信
号の同期信号が検出され、同期信号が検出された時に、
選択端子27cにより被選択端子27aが選択されるよ
うにスイッチ27が切り換え制御される。これにより、
コンポーネント信号の同期信号が垂直及び水平分離回路
28に供給される。
号の同期信号が検出され、同期信号が検出された時に、
選択端子27cにより被選択端子27aが選択されるよ
うにスイッチ27が切り換え制御される。これにより、
コンポーネント信号の同期信号が垂直及び水平分離回路
28に供給される。
【0032】垂直及び水平分離回路28では、同期信号
が供給されると、同期信号が垂直同期信号及び水平同期
信号に分離される。水平同期信号は、I/Oブロック1
用のフェーズ・ロックド・ループ回路(PLL回路)で
ある、I/OPLL回路30に供給される。また、垂直
同期信号は、フレームパルス生成回路38に供給され
る。フレームパルス生成回路38では、垂直同期信号に
基づいて映像信号のフレーム長が検出される。垂直同期
信号が標準の垂直同期信号に対して±1%以内の時に、
供給された垂直同期信号は、フレームパルス生成回路3
8に供給され、それをもとにして生成されたフレームパ
ルスはVSPブロック2用のPLL回路である2VSP
PLL回路32に供給される。また、標準の垂直同期信
号に対して±1%以外の時に、フレームパルス生成回路
38では、独自にフレームパルスが生成され、このフレ
ームパルスが2VSPPLL回路32に供給される。
が供給されると、同期信号が垂直同期信号及び水平同期
信号に分離される。水平同期信号は、I/Oブロック1
用のフェーズ・ロックド・ループ回路(PLL回路)で
ある、I/OPLL回路30に供給される。また、垂直
同期信号は、フレームパルス生成回路38に供給され
る。フレームパルス生成回路38では、垂直同期信号に
基づいて映像信号のフレーム長が検出される。垂直同期
信号が標準の垂直同期信号に対して±1%以内の時に、
供給された垂直同期信号は、フレームパルス生成回路3
8に供給され、それをもとにして生成されたフレームパ
ルスはVSPブロック2用のPLL回路である2VSP
PLL回路32に供給される。また、標準の垂直同期信
号に対して±1%以外の時に、フレームパルス生成回路
38では、独自にフレームパルスが生成され、このフレ
ームパルスが2VSPPLL回路32に供給される。
【0033】I/OPLL回路30では、水平同期信号
の位相が引き込まれる。これにより、正確なタイミング
の水平同期信号が形成され、水平同期信号がI/Oコン
トロール信号発生回路29に供給される。
の位相が引き込まれる。これにより、正確なタイミング
の水平同期信号が形成され、水平同期信号がI/Oコン
トロール信号発生回路29に供給される。
【0034】I/Oコントロール信号発生回路29で
は、水平同期信号をリファレンスとして、国際無線通信
諮問委員会(CCIR)で勧告されている13.5MH
zのクロックが形成されると共に、I/Oコントロール
信号が形成され、これらがI/Oブロック1に供給され
る。
は、水平同期信号をリファレンスとして、国際無線通信
諮問委員会(CCIR)で勧告されている13.5MH
zのクロックが形成されると共に、I/Oコントロール
信号が形成され、これらがI/Oブロック1に供給され
る。
【0035】I/Oブロック1において、コンポジット
信号が供給される入力映像信号処理回路8では、13.
5MHzのクロックにより、コンポジット信号がサンプ
リングされると共にディジタル化される。これにより、
コンポジットデータが形成される。また、I/Oコント
ロール信号に基づいてコンポジットデータから輝度デー
タY及びクロマデータCが形成され、これらがブロッキ
ングメモリ9に供給される。
信号が供給される入力映像信号処理回路8では、13.
5MHzのクロックにより、コンポジット信号がサンプ
リングされると共にディジタル化される。これにより、
コンポジットデータが形成される。また、I/Oコント
ロール信号に基づいてコンポジットデータから輝度デー
タY及びクロマデータCが形成され、これらがブロッキ
ングメモリ9に供給される。
【0036】ブロッキングメモリ9には、13.5MH
zのクロックが供給されている。輝度データY及びクロ
マデータCは、この13.5MHzのクロックにより、
ブロッキングメモリ9に書き込まれる。
zのクロックが供給されている。輝度データY及びクロ
マデータCは、この13.5MHzのクロックにより、
ブロッキングメモリ9に書き込まれる。
【0037】2VSPPLL回路32では、垂直同期信
号をもとに生成されたフレームパルスの位相が引き込ま
れ、正確なタイミングのフレームパルスが形成される。
これがVSPコントロール信号発生回路31に供給され
る。
号をもとに生成されたフレームパルスの位相が引き込ま
れ、正確なタイミングのフレームパルスが形成される。
これがVSPコントロール信号発生回路31に供給され
る。
【0038】VSPコントロール信号発生回路31から
は、約18MHzのクロックがVSPブロック2に供給
されると共に、約18MHzのクロック及び約36MH
zのクロックに基づいてVSPコントロール信号が形成
され、これがVSPブロック2に供給される。
は、約18MHzのクロックがVSPブロック2に供給
されると共に、約18MHzのクロック及び約36MH
zのクロックに基づいてVSPコントロール信号が形成
され、これがVSPブロック2に供給される。
【0039】VSPブロック2において、ブロッキング
メモリ9に13.5MHzのクロックで書き込まれた輝
度データY及びクロマデータCは、約18MHzのクロ
ックで読み出され、直交変換(DCT)回路10に供給
される。DCT回路10では、VSPコントロール信号
に基づいて輝度データY及びクロマデータCが、例えば
8画素×8画素のブロックに分割され、このブロック毎
に、いわゆる直交変換処理が行われる。これによりデー
タ圧縮が行われる。そして、このデータ圧縮されたブロ
ック毎の輝度データY及びクロマデータCがフレーム化
回路11に供給される。
メモリ9に13.5MHzのクロックで書き込まれた輝
度データY及びクロマデータCは、約18MHzのクロ
ックで読み出され、直交変換(DCT)回路10に供給
される。DCT回路10では、VSPコントロール信号
に基づいて輝度データY及びクロマデータCが、例えば
8画素×8画素のブロックに分割され、このブロック毎
に、いわゆる直交変換処理が行われる。これによりデー
タ圧縮が行われる。そして、このデータ圧縮されたブロ
ック毎の輝度データY及びクロマデータCがフレーム化
回路11に供給される。
【0040】フレーム化回路11では、VSPコントロ
ール信号に基づいて、データ圧縮された輝度データY及
びクロマデータCから1画像分の映像データが形成され
る。この映像データは、PTGメモリ12に供給され
る。PTGメモリ12には、約18MHzのクロックが
供給されている。映像データは、この18MHzのクロ
ックによりPTGメモリ12に書き込まれると共にパリ
ティが付加される。
ール信号に基づいて、データ圧縮された輝度データY及
びクロマデータCから1画像分の映像データが形成され
る。この映像データは、PTGメモリ12に供給され
る。PTGメモリ12には、約18MHzのクロックが
供給されている。映像データは、この18MHzのクロ
ックによりPTGメモリ12に書き込まれると共にパリ
ティが付加される。
【0041】次に、2VSPPLL回路32からのタイ
ミング信号が供給されるDRPPLL回路34では、タ
イミング信号の位相が引き込まれ、正確なタイミングの
約43MHzのクロックが形成される。このクロック
は、スイッチ35の被選択端子35bに供給される。
ミング信号が供給されるDRPPLL回路34では、タ
イミング信号の位相が引き込まれ、正確なタイミングの
約43MHzのクロックが形成される。このクロック
は、スイッチ35の被選択端子35bに供給される。
【0042】上述のように、DRPPLL回路34に供
給されるタイミング信号の周波数は、2VSPPLL回
路32から供給されるので、DRPPLL回路34の位
相引き込み幅を拡げる必要がない。このため、位相引き
込み後の安定性を良くすることができる。
給されるタイミング信号の周波数は、2VSPPLL回
路32から供給されるので、DRPPLL回路34の位
相引き込み幅を拡げる必要がない。このため、位相引き
込み後の安定性を良くすることができる。
【0043】スイッチ35は、記録時には、選択端子3
5cで被選択端子35bを選択するように切り換え制御
されている。このため、DRPPLL回路34からの約
43MHzのクロックは、スイッチ35を介してDRP
コントロール信号発生回路33に供給される。DRPコ
ントロール信号発生回路33からは、約43MHzのク
ロックがDRPブロック3に供給されると共に、約43
MHzのクロックからDRPコントロール信号が形成さ
れ、これがDRPブロック3に供給される。
5cで被選択端子35bを選択するように切り換え制御
されている。このため、DRPPLL回路34からの約
43MHzのクロックは、スイッチ35を介してDRP
コントロール信号発生回路33に供給される。DRPコ
ントロール信号発生回路33からは、約43MHzのク
ロックがDRPブロック3に供給されると共に、約43
MHzのクロックからDRPコントロール信号が形成さ
れ、これがDRPブロック3に供給される。
【0044】DRPブロック3において、PTGメモリ
12に書き込まれた映像データは、DRPコントロール
信号発生回路33から供給される約43MHzのクロッ
クにより読み出され、エンコーダ13に供給される。エ
ンコーダ13では、DRPコントロール信号に基づいて
映像データに所定の符号化処理が施され、これが回転ヘ
ッドである記録ヘッド14に供給される。
12に書き込まれた映像データは、DRPコントロール
信号発生回路33から供給される約43MHzのクロッ
クにより読み出され、エンコーダ13に供給される。エ
ンコーダ13では、DRPコントロール信号に基づいて
映像データに所定の符号化処理が施され、これが回転ヘ
ッドである記録ヘッド14に供給される。
【0045】記録ヘッド14は、DRPコントロール信
号により制御される回転数で、映像データを磁気テープ
15に斜め記録する。これにより、外部から供給される
映像信号に係る垂直同期信号の周波数が、標準とは異な
っていても、これに合わせて映像データの記録を行うこ
とができ、供給される映像信号に対応した正確な記録を
行うことができる。
号により制御される回転数で、映像データを磁気テープ
15に斜め記録する。これにより、外部から供給される
映像信号に係る垂直同期信号の周波数が、標準とは異な
っていても、これに合わせて映像データの記録を行うこ
とができ、供給される映像信号に対応した正確な記録を
行うことができる。
【0046】さらに、上述のように、VSPコントロー
ル信号及びDRPコントロール信号は、フレームパルス
発生回路38の出力に基づいて形成されるため、記録ヘ
ッド14の回転数に関して、正確なドラムサーボをかけ
ることができる。
ル信号及びDRPコントロール信号は、フレームパルス
発生回路38の出力に基づいて形成されるため、記録ヘ
ッド14の回転数に関して、正確なドラムサーボをかけ
ることができる。
【0047】次に、このように磁気テープ15に記録さ
れた映像データは、再生時において、回転ヘッドとなっ
ている再生ヘッド16により再生され、デコーダ17に
供給される。
れた映像データは、再生時において、回転ヘッドとなっ
ている再生ヘッド16により再生され、デコーダ17に
供給される。
【0048】デコーダ17では、映像データに所定の復
号化処理が施され、これがECCメモリ18に供給され
る。また、映像データがPBPLL回路36に供給され
る。PBPLL回路36では、43MHzクロックと、
タイミング信号が形成される。この信号は、スイッチ3
5の被選択端子35aに供給される。再生時には、スイ
ッチ35は、選択端子35cで被選択端子35aを選択
するように切り換え制御されている。このため、PBP
LL回路36からのタイミング信号は、スイッチ35を
介してDRPコントロール信号発生回路33に供給され
る。
号化処理が施され、これがECCメモリ18に供給され
る。また、映像データがPBPLL回路36に供給され
る。PBPLL回路36では、43MHzクロックと、
タイミング信号が形成される。この信号は、スイッチ3
5の被選択端子35aに供給される。再生時には、スイ
ッチ35は、選択端子35cで被選択端子35aを選択
するように切り換え制御されている。このため、PBP
LL回路36からのタイミング信号は、スイッチ35を
介してDRPコントロール信号発生回路33に供給され
る。
【0049】PBPLL回路36では、記録された映像
データに基づいて約43MHzのクロックが形成され
る。DRPコントロール信号発生部33では、テープに
記録されたパイロット信号をもとにキャプスタン速度が
制御される。即ち、再生ヘッド16により記録トラック
を正確にトレースすることができ、従って、映像データ
を正確に再生することができる。
データに基づいて約43MHzのクロックが形成され
る。DRPコントロール信号発生部33では、テープに
記録されたパイロット信号をもとにキャプスタン速度が
制御される。即ち、再生ヘッド16により記録トラック
を正確にトレースすることができ、従って、映像データ
を正確に再生することができる。
【0050】また、磁気テープ15に記録された映像デ
ータは、フレームパルス生成回路38の出力に基づい
て、記録ヘッド14で記録されているため、PBPLL
回路36の位相引き込み幅を必要以上に拡げる必要がな
い。このため、PBPLL回路36の位相引き込み後の
安定性を良くすることができる。
ータは、フレームパルス生成回路38の出力に基づい
て、記録ヘッド14で記録されているため、PBPLL
回路36の位相引き込み幅を必要以上に拡げる必要がな
い。このため、PBPLL回路36の位相引き込み後の
安定性を良くすることができる。
【0051】ECCメモリ18に供給された映像データ
は、約43MHzのクロックによりECCメモリ18に
書き込まれると共に誤り訂正される。ここで、再生時に
は、スイッチ27は、被選択端子27bを選択端子27
cで選択するように切り換え制御される。これにより、
VSPコントロール信号発生回路31では、リファレン
ス同期ジェネレータ37から供給される垂直同期信号に
基づいて、VSPコントロール信号及び約18MHzの
クロックが形成され、また、I/Oコントロール信号発
生回路29では、リファレンス同期ジェネレータ37か
らの垂直同期信号に基づいて、I/Oコントロール信号
及び13.5MHzのクロックが形成される。
は、約43MHzのクロックによりECCメモリ18に
書き込まれると共に誤り訂正される。ここで、再生時に
は、スイッチ27は、被選択端子27bを選択端子27
cで選択するように切り換え制御される。これにより、
VSPコントロール信号発生回路31では、リファレン
ス同期ジェネレータ37から供給される垂直同期信号に
基づいて、VSPコントロール信号及び約18MHzの
クロックが形成され、また、I/Oコントロール信号発
生回路29では、リファレンス同期ジェネレータ37か
らの垂直同期信号に基づいて、I/Oコントロール信号
及び13.5MHzのクロックが形成される。
【0052】ECCメモリ18に書き込まれた映像デー
タは、VSPコントロール信号発生回路31からの約1
8MHzのクロックにより、例えば8画素×8画素のブ
ロック毎に読み出され、デフレーム化回路19を介して
逆直交変換(IDCT)回路20に供給される。
タは、VSPコントロール信号発生回路31からの約1
8MHzのクロックにより、例えば8画素×8画素のブ
ロック毎に読み出され、デフレーム化回路19を介して
逆直交変換(IDCT)回路20に供給される。
【0053】逆直交変換回路20では、VSPコントロ
ール信号に基づいて、各ブロック毎の映像データ(輝度
データY及びクロマデータC)に対して、逆直交変換処
理がなされる。これにより、映像データがデータ伸長さ
れ、これがデブロッキングメモリ21に供給される。
ール信号に基づいて、各ブロック毎の映像データ(輝度
データY及びクロマデータC)に対して、逆直交変換処
理がなされる。これにより、映像データがデータ伸長さ
れ、これがデブロッキングメモリ21に供給される。
【0054】デブロッキングメモリ21に供給された映
像データは、約18MHzのクロックにより、1画像分
の映像データを形成するように書き込まれる。このデブ
ロッキングメモリ21に書き込まれた映像データは、I
/Oコントロール信号発生回路29からの13.5MH
zのクロックにより読み出され、出力映像信号処理回路
22に供給される。
像データは、約18MHzのクロックにより、1画像分
の映像データを形成するように書き込まれる。このデブ
ロッキングメモリ21に書き込まれた映像データは、I
/Oコントロール信号発生回路29からの13.5MH
zのクロックにより読み出され、出力映像信号処理回路
22に供給される。
【0055】出力映像信号処理回路22では、I/Oコ
ントロール信号発生回路29からのI/Oコントロール
信号に基づいて、輝度データY及びクロマデータCに分
離されて供給される映像信号からコンポジットデータが
形成されると共に、13.5MHzのクロックを用い
て、コンポジットデータがアナログ化される。これによ
りコンポジット信号が形成され、これが出力端子23を
介して外部に出力される。
ントロール信号発生回路29からのI/Oコントロール
信号に基づいて、輝度データY及びクロマデータCに分
離されて供給される映像信号からコンポジットデータが
形成されると共に、13.5MHzのクロックを用い
て、コンポジットデータがアナログ化される。これによ
りコンポジット信号が形成され、これが出力端子23を
介して外部に出力される。
【0056】図2は、フレームパルス生成回路38の詳
細を示す回路ブロック図である。フレームパルス生成回
路38は、フレーム長判別部41、自走フレームパルス
生成部42、ウィンドウパルス生成部43等から構成さ
れる。
細を示す回路ブロック図である。フレームパルス生成回
路38は、フレーム長判別部41、自走フレームパルス
生成部42、ウィンドウパルス生成部43等から構成さ
れる。
【0057】以下、フレームパルス生成回路38の構成
を説明する。入力端子44は、ウィンドウパルス生成部
43、フレーム長検出部45、スイッチ46の一端及び
スイッチ47の一端にそれぞれ接続される。フレーム長
検出部45は、コンパレータ48、コンパレータ49及
びコンパレータ50にそれぞれ接続される。
を説明する。入力端子44は、ウィンドウパルス生成部
43、フレーム長検出部45、スイッチ46の一端及び
スイッチ47の一端にそれぞれ接続される。フレーム長
検出部45は、コンパレータ48、コンパレータ49及
びコンパレータ50にそれぞれ接続される。
【0058】コンパレータ48では、標準の垂直同期信
号をもとに生成されるフレームパルスの周期に比べて+
1%周波数の高いフレームパルスが形成される。コンパ
レータ49では、標準の垂直同期信号をもとに生成され
るフレームパルスの周期に比べて−1%周波数の低いフ
レームパルスが形成される。コンパレータ50は、供給
された信号に基づいて、スイッチ46及び47を制御す
ると共に、後述するタイミング制御部59に信号を出力
する。また、タイミング制御部59には、ウィンドウパ
ルス生成部43の出力が供給される。ウィンドウパルス
生成部43は、内部自走モードから外部同期モードに切
り換える場合に用いられる。
号をもとに生成されるフレームパルスの周期に比べて+
1%周波数の高いフレームパルスが形成される。コンパ
レータ49では、標準の垂直同期信号をもとに生成され
るフレームパルスの周期に比べて−1%周波数の低いフ
レームパルスが形成される。コンパレータ50は、供給
された信号に基づいて、スイッチ46及び47を制御す
ると共に、後述するタイミング制御部59に信号を出力
する。また、タイミング制御部59には、ウィンドウパ
ルス生成部43の出力が供給される。ウィンドウパルス
生成部43は、内部自走モードから外部同期モードに切
り換える場合に用いられる。
【0059】コンパレータ48は、カウンタ51の+入
力端子及び前フレーム状態検出部56に接続される。一
方、コンパレータ49は、カウンタ52の−入力端子及
び前フレーム状態検出部56に接続される。カウンタ5
1の他の入力端子及びカウンタ52の他の入力端子に
は、スイッチ46の他の端子が接続される。カウンタ5
1はフレームパルス発生部53に、カウンタ52はフレ
ームパルス発生部54にそれぞれ接続される。フレーム
パルス発生部53はスイッチ55の被選択端子55a
に、フレームパルス発生部54はスイッチ55の被選択
端子55bにそれぞれ接続される。
力端子及び前フレーム状態検出部56に接続される。一
方、コンパレータ49は、カウンタ52の−入力端子及
び前フレーム状態検出部56に接続される。カウンタ5
1の他の入力端子及びカウンタ52の他の入力端子に
は、スイッチ46の他の端子が接続される。カウンタ5
1はフレームパルス発生部53に、カウンタ52はフレ
ームパルス発生部54にそれぞれ接続される。フレーム
パルス発生部53はスイッチ55の被選択端子55a
に、フレームパルス発生部54はスイッチ55の被選択
端子55bにそれぞれ接続される。
【0060】前フレーム状態検出部56は、出力制御部
57に接続される。出力制御部57の制御信号がスイッ
チ55に供給される。これにより、スイッチ55の選択
端子55cが制御される。この選択端子55cは、スイ
ッチ58の被選択端子58a及びタイミング制御部59
に接続される。スイッチ58の被選択端子58bには、
スイッチ47の他の端子が接続される。
57に接続される。出力制御部57の制御信号がスイッ
チ55に供給される。これにより、スイッチ55の選択
端子55cが制御される。この選択端子55cは、スイ
ッチ58の被選択端子58a及びタイミング制御部59
に接続される。スイッチ58の被選択端子58bには、
スイッチ47の他の端子が接続される。
【0061】タイミング制御部59では、供給された信
号に基づいて制御信号をスイッチ58に供給する。スイ
ッチ58の選択端子58cにより被選択端子58aまた
は58bの何れか一方が選択される。これにより、信号
が出力端子60に供給される。出力端子60は、2VS
PPLL回路32に接続される。
号に基づいて制御信号をスイッチ58に供給する。スイ
ッチ58の選択端子58cにより被選択端子58aまた
は58bの何れか一方が選択される。これにより、信号
が出力端子60に供給される。出力端子60は、2VS
PPLL回路32に接続される。
【0062】以下、図2に示されるフレームパルス生成
回路の動作を説明する。入力端子44を介して入力され
た垂直同期信号をもとに生成されたフレームパルスは、
フレーム長検出回路45に供給される。フレーム長検出
回路45では、フレームパルスの立ち上がりが検出さ
れ、これに基づいて、1フレーム長が検出される。この
フレーム長が標準信号のフレーム長に比べて、±1%以
内ならば、入力端子44を介されたフレームパルスが出
力端子60にそのまま供給され、外部同期とされる。一
方、フレーム長が標準信号のフレーム長に比べて、+1
%以上または−1%以下ならば、コンパレータ48また
は49の出力信号が出力端子60に供給される。
回路の動作を説明する。入力端子44を介して入力され
た垂直同期信号をもとに生成されたフレームパルスは、
フレーム長検出回路45に供給される。フレーム長検出
回路45では、フレームパルスの立ち上がりが検出さ
れ、これに基づいて、1フレーム長が検出される。この
フレーム長が標準信号のフレーム長に比べて、±1%以
内ならば、入力端子44を介されたフレームパルスが出
力端子60にそのまま供給され、外部同期とされる。一
方、フレーム長が標準信号のフレーム長に比べて、+1
%以上または−1%以下ならば、コンパレータ48また
は49の出力信号が出力端子60に供給される。
【0063】詳細には、フレーム長が標準信号のものに
比べて±1%以内の場合、コンパレータ50からの出力
信号により、スイッチ46及び47がオンされる。これ
により、カウンタ51及び52がフレームパルスの立ち
上がりでリセットされる。また、入力端子44を介され
たフレームパルスがスイッチ58の被選択端子58bに
供給される。タイミング制御部59は、コンパレータ5
0の出力信号に基づいて、スイッチ58の選択端子58
cが被選択端子58bを選択するように制御する。これ
により、入力端子44を介されたフレームパルスが出力
端子60にそのまま供給され、外部同期とされる。な
お、入力端子44を介されたフレームパルスをそのまま
用いているので、この場合が外部同期モードとされる。
比べて±1%以内の場合、コンパレータ50からの出力
信号により、スイッチ46及び47がオンされる。これ
により、カウンタ51及び52がフレームパルスの立ち
上がりでリセットされる。また、入力端子44を介され
たフレームパルスがスイッチ58の被選択端子58bに
供給される。タイミング制御部59は、コンパレータ5
0の出力信号に基づいて、スイッチ58の選択端子58
cが被選択端子58bを選択するように制御する。これ
により、入力端子44を介されたフレームパルスが出力
端子60にそのまま供給され、外部同期とされる。な
お、入力端子44を介されたフレームパルスをそのまま
用いているので、この場合が外部同期モードとされる。
【0064】一方、フレーム長が標準信号のフレーム長
に比べて+1%以上の場合、コンパレータ48からの出
力信号により、カウンタ51が動作し、このカウンタ出
力がフレームパルス発生部53に供給される。これによ
り、フレームパルスが形成される。また、前フレーム状
態検出部56の出力が出力制御部57に供給され、出力
制御部57により、スイッチ55の選択端子55cが被
選択端子55aを選択するように制御される。これと共
に、タイミング制御部59により、被選択端子58aが
スイッチ58の選択端子58cに選択される。このた
め、入力された垂直同期信号に対応したフレームパルス
が出力端子60に供給される。
に比べて+1%以上の場合、コンパレータ48からの出
力信号により、カウンタ51が動作し、このカウンタ出
力がフレームパルス発生部53に供給される。これによ
り、フレームパルスが形成される。また、前フレーム状
態検出部56の出力が出力制御部57に供給され、出力
制御部57により、スイッチ55の選択端子55cが被
選択端子55aを選択するように制御される。これと共
に、タイミング制御部59により、被選択端子58aが
スイッチ58の選択端子58cに選択される。このた
め、入力された垂直同期信号に対応したフレームパルス
が出力端子60に供給される。
【0065】また、フレーム長が標準信号のフレーム長
に比べて−1%以下の場合、コンパレータ49からの出
力信号により、カウンタ52が動作し、このカウンタ出
力がフレームパルス発生部54に供給される。これによ
り、フレームパルスが形成される。また、前フレーム状
態検出部56の出力が出力制御部57に供給され、出力
制御部57によりスイッチ55の選択端子55cが被選
択端子55bを選択するように制御される。これと共
に、タイミング制御部59により、被選択端子58aが
スイッチ58の選択端子58cに選択される。このた
め、入力された垂直同期信号に対応したフレームパルス
が出力端子60に供給される。なお、フレーム長が標準
信号のものに比べて±1%を越えている場合には、この
ように、コンパレータ48または49から出力された内
部自走信号が用いられるので、この場合が内部自走モー
ドとされる。
に比べて−1%以下の場合、コンパレータ49からの出
力信号により、カウンタ52が動作し、このカウンタ出
力がフレームパルス発生部54に供給される。これによ
り、フレームパルスが形成される。また、前フレーム状
態検出部56の出力が出力制御部57に供給され、出力
制御部57によりスイッチ55の選択端子55cが被選
択端子55bを選択するように制御される。これと共
に、タイミング制御部59により、被選択端子58aが
スイッチ58の選択端子58cに選択される。このた
め、入力された垂直同期信号に対応したフレームパルス
が出力端子60に供給される。なお、フレーム長が標準
信号のものに比べて±1%を越えている場合には、この
ように、コンパレータ48または49から出力された内
部自走信号が用いられるので、この場合が内部自走モー
ドとされる。
【0066】ところで、上述のように、外部同期時に
も、フレーム長判別部41で外部同期信号の立ち上がり
が検出され、この立ち上がりでカウンタ51及び52が
リセットされる。また、フレーム長判別部41のコンパ
レータ48、49及び50の切り換えも、外部同期信号
の立ち上がりで行われる。このため、外部同期モードか
ら内部自走モードへの切り換え時に、出力端子60に連
続的なフレームパルスを供給することが可能となる。
も、フレーム長判別部41で外部同期信号の立ち上がり
が検出され、この立ち上がりでカウンタ51及び52が
リセットされる。また、フレーム長判別部41のコンパ
レータ48、49及び50の切り換えも、外部同期信号
の立ち上がりで行われる。このため、外部同期モードか
ら内部自走モードへの切り換え時に、出力端子60に連
続的なフレームパルスを供給することが可能となる。
【0067】一方、内部自走から外部同期に切り換えら
れる時には、上述のような方法で、外部同期信号を内部
自走信号でリセットすることにより、フレームパルスを
連続的に出力することが可能となる。しかしながら、一
般的に、外部同期信号をリセットすることは不可能であ
る。
れる時には、上述のような方法で、外部同期信号を内部
自走信号でリセットすることにより、フレームパルスを
連続的に出力することが可能となる。しかしながら、一
般的に、外部同期信号をリセットすることは不可能であ
る。
【0068】図3は、内部自走モードから外部同期モー
ド切り換え時の出力信号の不連続性を示すタイミング図
である。なお、図3Aは外部から供給される垂直同期信
号をもとに生成されたフレームのパルスを、図3Bは内
部自走信号のパルスを、図3Cは用いられているモード
を、図3Dは出力端子60に供給される出力信号のフレ
ームパルスをそれぞれ示す。内部自走モードから外部同
期モードに変化させた時に、出力信号の周期が不連続と
なる(図3Dのパルスd参照)。即ち、図3Aに示され
る入力信号があった場合、フレーム長判別部41におい
て、±1%以内と判別されたパルスdが出力されると、
その時点で出力信号が不連続となってしまう。
ド切り換え時の出力信号の不連続性を示すタイミング図
である。なお、図3Aは外部から供給される垂直同期信
号をもとに生成されたフレームのパルスを、図3Bは内
部自走信号のパルスを、図3Cは用いられているモード
を、図3Dは出力端子60に供給される出力信号のフレ
ームパルスをそれぞれ示す。内部自走モードから外部同
期モードに変化させた時に、出力信号の周期が不連続と
なる(図3Dのパルスd参照)。即ち、図3Aに示され
る入力信号があった場合、フレーム長判別部41におい
て、±1%以内と判別されたパルスdが出力されると、
その時点で出力信号が不連続となってしまう。
【0069】そこで、内部自走から外部同期への切り換
え時には、ウィンドウパルス生成部43が用いられる。
即ち、ウィンドウパルス生成部43では、外部から供給
される垂直同期信号をもとに生成されるフレームパルス
に基づいて、ウィンドウパルスが生成される。また、外
部からの垂直同期信号のフレーム長が標準信号のものと
比べて±1%以内の場合でも、自走フレームパルス生成
部42で生成されたフレームパルスがウィンドウパルス
のアクティブエリアに入るまで、内部自走モードから外
部同期モードに切り換わらないようになっている。これ
により、出力されるフレームパルスの連続性を保持する
ことが可能となる。
え時には、ウィンドウパルス生成部43が用いられる。
即ち、ウィンドウパルス生成部43では、外部から供給
される垂直同期信号をもとに生成されるフレームパルス
に基づいて、ウィンドウパルスが生成される。また、外
部からの垂直同期信号のフレーム長が標準信号のものと
比べて±1%以内の場合でも、自走フレームパルス生成
部42で生成されたフレームパルスがウィンドウパルス
のアクティブエリアに入るまで、内部自走モードから外
部同期モードに切り換わらないようになっている。これ
により、出力されるフレームパルスの連続性を保持する
ことが可能となる。
【0070】図4は、内部自走モードから外部同期モー
ド切り換え時の出力信号の連続性を示すタイミング図で
ある。なお、図4Aは外部から供給される垂直同期信号
をもとに生成されたフレームパルスを、図4Bはウィン
ドウパルス生成部43で生成されるウィンドウパルス
を、図4Cは内部自走信号のパルスを、図4Dは用いら
れているモードを、図4Eは出力端子60に供給される
出力信号のフレームパルスをそれぞれ示す。
ド切り換え時の出力信号の連続性を示すタイミング図で
ある。なお、図4Aは外部から供給される垂直同期信号
をもとに生成されたフレームパルスを、図4Bはウィン
ドウパルス生成部43で生成されるウィンドウパルス
を、図4Cは内部自走信号のパルスを、図4Dは用いら
れているモードを、図4Eは出力端子60に供給される
出力信号のフレームパルスをそれぞれ示す。
【0071】図4のタイミング図からもわかるように、
外部から供給される垂直同期信号をもとに生成されたフ
レームパルスに基づいて、ウィンドウパルス生成部43
でウィンドウパルスが生成されると(図4B参照)、内
部自走信号(図4C参照)がウィンドウパルスのアクテ
ィブエリアに入るまで、内部自走モードから外部同期モ
ードに切り換わらないようになっている。このため、上
述のように、出力されるフレームパルスの連続性を保持
することが可能となる。即ち、外部からの垂直同期信号
のフレーム長が標準信号のものと比べて±1%以内にな
った時でも、すぐには内部自走モードから外部同期モー
ドには変化されない。このため、連続性のあるフレーム
パルスを出力することが可能となる。
外部から供給される垂直同期信号をもとに生成されたフ
レームパルスに基づいて、ウィンドウパルス生成部43
でウィンドウパルスが生成されると(図4B参照)、内
部自走信号(図4C参照)がウィンドウパルスのアクテ
ィブエリアに入るまで、内部自走モードから外部同期モ
ードに切り換わらないようになっている。このため、上
述のように、出力されるフレームパルスの連続性を保持
することが可能となる。即ち、外部からの垂直同期信号
のフレーム長が標準信号のものと比べて±1%以内にな
った時でも、すぐには内部自走モードから外部同期モー
ドには変化されない。このため、連続性のあるフレーム
パルスを出力することが可能となる。
【0072】図5は、外部からの垂直同期信号をもとに
生成されたフレームパルスの位相を基準とした内部自走
信号の位相の時間的変化の様子を示すタイミング図であ
る。なお、図5において、A、C及びEは外部からの垂
直同期信号をもとに生成されたフレームパルスを、B、
D及びFは内部自走信号をそれぞれ示す。外部同期信号
の周波数と内部自走信号の周波数との周波数が一致して
いる場合には、内部自走信号はフレームパルスと一定の
位相差をもって定常している。しかしながら、図5に示
されるように、フレームパルスの周波数に対して内部自
走信号の周波数が小さい場合、内部自走信号は、時間の
経過に伴い、右方向に移動しているように見える。な
お、フレームパルスと内部自走信号の周波数差が大きい
程、この移動は高速に見える。
生成されたフレームパルスの位相を基準とした内部自走
信号の位相の時間的変化の様子を示すタイミング図であ
る。なお、図5において、A、C及びEは外部からの垂
直同期信号をもとに生成されたフレームパルスを、B、
D及びFは内部自走信号をそれぞれ示す。外部同期信号
の周波数と内部自走信号の周波数との周波数が一致して
いる場合には、内部自走信号はフレームパルスと一定の
位相差をもって定常している。しかしながら、図5に示
されるように、フレームパルスの周波数に対して内部自
走信号の周波数が小さい場合、内部自走信号は、時間の
経過に伴い、右方向に移動しているように見える。な
お、フレームパルスと内部自走信号の周波数差が大きい
程、この移動は高速に見える。
【0073】図2に示した回路構成では、外部からの垂
直同期信号をもとに生成されたフレームパルスの周波数
と内部自走信号の周波数との差が小さいので、上述した
ような内部自走モードから外部同期モードへの切り換え
を行うと、フレーム長が±1%以内と判別されてから、
実際にモードの切り換えが行われるまで、所定の時間を
要してしまう。
直同期信号をもとに生成されたフレームパルスの周波数
と内部自走信号の周波数との差が小さいので、上述した
ような内部自走モードから外部同期モードへの切り換え
を行うと、フレーム長が±1%以内と判別されてから、
実際にモードの切り換えが行われるまで、所定の時間を
要してしまう。
【0074】上述の問題に対しては、図6に示される回
路構成をもって解決することができる。以下、図6に示
される回路の構成を説明する。入力端子71を介された
垂直同期信号は、スイッチ72の被選択端子72a、フ
レーム長検出部73、ウィンドウパルス生成部74及び
スイッチ75の被選択端子75bに供給される。フレー
ム長検出部73の出力により、スイッチ75はその動作
を制御される。ブロック76は、+1%及び−1%フレ
ームパルス生成部である。フレームパルス生成部76で
は、標準信号のフレーム長に比べて+1%周波数の高い
または−1%周波数の低いフレームパルスが生成され
る。フレームパルス生成部76の出力は、スイッチ75
の被選択端子75aに供給される。上述のように、スイ
ッチ75の選択端子75cの動作は、フレーム長検出部
73の出力に依存している。選択端子75cにより選択
された信号は、位相比較部77を介してPLL78に供
給される。PLL78の出力は、スイッチ72の被選択
端子72b、タイミング制御部79及び位相比較部77
に供給される。位相比較部77では、スイッチ75を介
された信号とPLL78から供給された信号との位相比
較が行われる。タイミング制御部79には、ウィンドウ
パルス生成部74からウィンドウパルスが供給される。
タイミング制御部79では、供給された信号に基づい
て、スイッチ72に制御信号を供給する。この制御信号
により、スイッチ72の選択端子72cは、被選択端子
72aまたは72bを選択するように制御される。選択
端子72cで選択された信号は、出力端子80に供給さ
れる。
路構成をもって解決することができる。以下、図6に示
される回路の構成を説明する。入力端子71を介された
垂直同期信号は、スイッチ72の被選択端子72a、フ
レーム長検出部73、ウィンドウパルス生成部74及び
スイッチ75の被選択端子75bに供給される。フレー
ム長検出部73の出力により、スイッチ75はその動作
を制御される。ブロック76は、+1%及び−1%フレ
ームパルス生成部である。フレームパルス生成部76で
は、標準信号のフレーム長に比べて+1%周波数の高い
または−1%周波数の低いフレームパルスが生成され
る。フレームパルス生成部76の出力は、スイッチ75
の被選択端子75aに供給される。上述のように、スイ
ッチ75の選択端子75cの動作は、フレーム長検出部
73の出力に依存している。選択端子75cにより選択
された信号は、位相比較部77を介してPLL78に供
給される。PLL78の出力は、スイッチ72の被選択
端子72b、タイミング制御部79及び位相比較部77
に供給される。位相比較部77では、スイッチ75を介
された信号とPLL78から供給された信号との位相比
較が行われる。タイミング制御部79には、ウィンドウ
パルス生成部74からウィンドウパルスが供給される。
タイミング制御部79では、供給された信号に基づい
て、スイッチ72に制御信号を供給する。この制御信号
により、スイッチ72の選択端子72cは、被選択端子
72aまたは72bを選択するように制御される。選択
端子72cで選択された信号は、出力端子80に供給さ
れる。
【0075】以下、図6の回路の動作説明をする。入力
端子71からフレームパルスが供給されると、フレーム
長検出部73では、フレームパルスに基づいて、フレー
ム長が検出される。例えば、内部自走モードから外部同
期モードへ切り換わる場合について述べると、スイッチ
75の選択端子75cは、選択端子75aから選択端子
75bに切り換え制御される。これにより、外部から供
給されるフレームパルスが位相比較部77に供給され
る。これに対応して、PLL78は、外部からの垂直同
期信号をもとに生成されたフレームパルスの位相に近づ
くようにPLL動作する。PLL78の出力信号が、ウ
ィンドウパルス生成部74で設定される所定の位相差よ
り小さくなると、スイッチ72の選択端子72cが被選
択端子72aから被選択端子72bに切り換え制御され
る。このようにして、より高速に内部自走モードから外
部同期モードに切り換えることが可能となる。
端子71からフレームパルスが供給されると、フレーム
長検出部73では、フレームパルスに基づいて、フレー
ム長が検出される。例えば、内部自走モードから外部同
期モードへ切り換わる場合について述べると、スイッチ
75の選択端子75cは、選択端子75aから選択端子
75bに切り換え制御される。これにより、外部から供
給されるフレームパルスが位相比較部77に供給され
る。これに対応して、PLL78は、外部からの垂直同
期信号をもとに生成されたフレームパルスの位相に近づ
くようにPLL動作する。PLL78の出力信号が、ウ
ィンドウパルス生成部74で設定される所定の位相差よ
り小さくなると、スイッチ72の選択端子72cが被選
択端子72aから被選択端子72bに切り換え制御され
る。このようにして、より高速に内部自走モードから外
部同期モードに切り換えることが可能となる。
【0076】ところで、この発明では、フレーム長判別
ブロックの検出値がスレショルドレベル付近の場合、外
部同期と内部自走とが頻繁に変わらないように制御され
る。図7は、外部同期モードと内部自走モードとの切り
換えスレショルドレベルを示す。図7からもわかるよう
に、外部同期モードと内部自走モードとの切り換えスレ
ショルドレベルとして、2段階のスレショルドレベルが
設けられている。即ち、その1つはフレーム長が+1%
のレベルであり、他の1つはフレーム長が(+1%−
α)のレベルである。
ブロックの検出値がスレショルドレベル付近の場合、外
部同期と内部自走とが頻繁に変わらないように制御され
る。図7は、外部同期モードと内部自走モードとの切り
換えスレショルドレベルを示す。図7からもわかるよう
に、外部同期モードと内部自走モードとの切り換えスレ
ショルドレベルとして、2段階のスレショルドレベルが
設けられている。即ち、その1つはフレーム長が+1%
のレベルであり、他の1つはフレーム長が(+1%−
α)のレベルである。
【0077】外部からの垂直同期信号に基づいて検出さ
れたフレーム長がスレショルドレベル(+1%)以上の
場合(点a及びc)には、フレーム長判別部の出力は、
+1%のフレームパルスに固定される(内部自走モー
ド)。また、スレショルドレベル(+1%−α)以上及
びスレショルドレベル(+1%)未満の場合(点b及び
d)には、フレーム長判別部の出力は、以前の状態のフ
レームパルスに保持される。さらに、スレショルドレベ
ル(+1%−α)未満の場合(点e)には、外部同期モ
ードとされる。なお、図7には、プラス側のみのスレシ
ョルドレベルを示したが、マイナス側のスレショルドレ
ベルについても同様の特性であるものとする。
れたフレーム長がスレショルドレベル(+1%)以上の
場合(点a及びc)には、フレーム長判別部の出力は、
+1%のフレームパルスに固定される(内部自走モー
ド)。また、スレショルドレベル(+1%−α)以上及
びスレショルドレベル(+1%)未満の場合(点b及び
d)には、フレーム長判別部の出力は、以前の状態のフ
レームパルスに保持される。さらに、スレショルドレベ
ル(+1%−α)未満の場合(点e)には、外部同期モ
ードとされる。なお、図7には、プラス側のみのスレシ
ョルドレベルを示したが、マイナス側のスレショルドレ
ベルについても同様の特性であるものとする。
【0078】
【発明の効果】この発明に依れば、外部同期モード/内
部自走モードの切り換え時に、出力されるフレームパル
スが連続的となる。従って、信号処理系、データ記録系
のフレームやトラック等を制御する信号が、モード変化
時も連続的になり、回転ドラムに対して忠実なサーボを
かけることができる。また、内部自走モードから外部同
期モードへの切り換えは、ウィンドウパルスを用いるこ
とにより、高速化することができる。このため、例え
ば、外部からキュー/早送りモードからプレイモードに
切り換えた場合、回転ドラムサーボが常に正常にかかる
ので、入力信号に忠実な記録を行うことができる。
部自走モードの切り換え時に、出力されるフレームパル
スが連続的となる。従って、信号処理系、データ記録系
のフレームやトラック等を制御する信号が、モード変化
時も連続的になり、回転ドラムに対して忠実なサーボを
かけることができる。また、内部自走モードから外部同
期モードへの切り換えは、ウィンドウパルスを用いるこ
とにより、高速化することができる。このため、例え
ば、外部からキュー/早送りモードからプレイモードに
切り換えた場合、回転ドラムサーボが常に正常にかかる
ので、入力信号に忠実な記録を行うことができる。
【図1】この発明による記録再生装置の回路ブロック図
である。
である。
【図2】フレームパルス生成回路の詳細を示す回路ブロ
ック図である。
ック図である。
【図3】内部自走モードから外部同期モード切り換え時
の出力信号の不連続性を示すタイミング図である。
の出力信号の不連続性を示すタイミング図である。
【図4】内部自走モードから外部同期モード切り換え時
の出力信号の連続性を示すタイミング図である。
の出力信号の連続性を示すタイミング図である。
【図5】外部からの垂直同期信号をもとに生成されるフ
レームパルスの位相を基準とした内部自走信号の位相の
時間的変化の様子を示すタイミング図である。
レームパルスの位相を基準とした内部自走信号の位相の
時間的変化の様子を示すタイミング図である。
【図6】モード切り換えの高速化を実現するための回路
のブロック図である。
のブロック図である。
【図7】外部同期モードと内部自走モードとの切り換え
スレショルドレベルを示す図である。
スレショルドレベルを示す図である。
1 入出力処理部 2 圧縮伸長処理部 3 記録再生処理部 4 制御部 38 パルス生成回路 43 ウィンドウパルス生成部 45 フレーム長検出部 48、49、50 コンパレータ
Claims (3)
- 【請求項1】 入出力処理部、圧縮伸長処理部、記録再
生処理部及び制御部からなり、上記入出力処理部、上記
圧縮伸長処理部及び上記記録再生処理部には、上記制御
部から周波数のそれぞれ異なるクロックが供給され、上
記クロックを用いて外部から供給される映像信号がディ
ジタル的に記録再生される記録再生装置であって、 上記制御部は、上記映像信号のフレーム長を検出するフ
レーム長検出部と、上記フレーム長検出部の検出値によ
り上記映像信号の垂直同期信号が所定値以内であるかを
検出する第1の比較部と、上記フレーム長検出部の検出
値により上記映像信号の垂直同期信号が所定値より小さ
いかを検出する第2の比較部と、上記フレーム長検出部
の検出値により上記映像信号の垂直同期信号が所定値よ
り大きいかを検出する第3の比較部と、上記第2の比較
部の出力信号が供給される第1の自走カウンタと、上記
第3の比較部の出力信号が供給される第2の自走カウン
タと、上記映像信号の垂直同期信号に基づいてウィンド
ウパルスを生成するウィンドウパルス生成部とを含み、 上記第1の比較部の出力信号が用いられる時には、上記
映像信号の垂直同期信号が用いられる外部同期モードと
され、上記第2の比較部の出力信号または上記第3の比
較部の出力信号が用いられる時には、上記第1の自走カ
ウンタまたは上記第2の自走カウンタの出力信号に基づ
いて生成される垂直同期信号が用いられる内部自走モー
ドとされ、 上記外部同期モード時及び上記外部同期モードから上記
内部自走モードへの切り換え時に上記第1の自走カウン
タ及び上記第2の自走カウンタをリセットすることを特
徴とする記録再生装置。 - 【請求項2】 入出力処理部、圧縮伸長処理部、記録再
生処理部及び制御部からなり、上記入出力処理部、上記
圧縮伸長処理部及び上記記録再生処理部には、上記制御
部から周波数のそれぞれ異なるクロックが供給され、上
記クロックを用いて外部から供給される映像信号がディ
ジタル的に記録再生される記録再生装置であって、 上記制御部は、上記映像信号のフレーム長を検出するフ
レーム長検出部と、上記フレーム長検出部の検出値によ
り上記映像信号の垂直同期信号が所定値以内であるかを
検出する第1の比較部と、上記フレーム長検出部の検出
値により上記映像信号の垂直同期信号が所定値より小さ
いかを検出する第2の比較部と、上記フレーム長検出部
の検出値により上記映像信号の垂直同期信号が所定値よ
り大きいかを検出する第3の比較部と、上記第2の比較
部の出力信号が供給される第1の自走カウンタと、上記
第3の比較部の出力信号が供給される第2の自走カウン
タと、上記映像信号の垂直同期信号に基づいてウィンド
ウパルスを生成するウィンドウパルス生成部とを含み、 上記第1の比較部の出力信号が用いられる時には、上記
映像信号の垂直同期信号が用いられる外部同期モードと
され、上記第2の比較部の出力信号または上記第3の比
較部の出力信号が用いられる時には、上記第1の自走カ
ウンタまたは上記第2の自走カウンタの出力信号に基づ
いて生成される垂直同期信号が用いられる内部自走モー
ドとされ、 上記内部自走モード時において、上記第1の自走カウン
タまたは上記第2の自走カウンタにより形成された垂直
同期信号が上記ウィンドウパルス内に入ると、上記内部
自走モードから上記外部同期モードに切り換えられるこ
とを特徴とする記録再生装置。 - 【請求項3】 上記内部自走モードまたは上記外部同期
モードであるかを設定するスレショルドレベルはヒステ
リシスを有する請求項1記載の記録再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05462094A JP3287103B2 (ja) | 1993-11-08 | 1994-02-28 | 記録再生装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-302275 | 1993-11-08 | ||
JP30227593 | 1993-11-08 | ||
JP05462094A JP3287103B2 (ja) | 1993-11-08 | 1994-02-28 | 記録再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07177469A JPH07177469A (ja) | 1995-07-14 |
JP3287103B2 true JP3287103B2 (ja) | 2002-05-27 |
Family
ID=26395402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05462094A Expired - Fee Related JP3287103B2 (ja) | 1993-11-08 | 1994-02-28 | 記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3287103B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3718375B2 (ja) | 1999-06-30 | 2005-11-24 | シャープ株式会社 | 記録再生装置 |
JP2002099270A (ja) | 2000-07-19 | 2002-04-05 | Sharp Corp | 同期信号発生回路及びそれを用いた画像表示装置及び同期信号生成方法 |
JP4652855B2 (ja) * | 2005-03-16 | 2011-03-16 | 沖電気工業株式会社 | クロック再生装置 |
DE102012107954A1 (de) * | 2011-09-02 | 2013-03-07 | Samsung Electronics Co. Ltd. | Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host |
-
1994
- 1994-02-28 JP JP05462094A patent/JP3287103B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07177469A (ja) | 1995-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1148653A (en) | Automatic phase-controlled oscillator circuit | |
US6192186B1 (en) | Method and apparatus for providing/reproducing MPEG data | |
US5305106A (en) | Image signal reproducing apparatus having a synchronizing signal generator | |
JP3287103B2 (ja) | 記録再生装置 | |
JP4200630B2 (ja) | 映像記録再生装置及び映像記録再生方法 | |
KR100816964B1 (ko) | 데이터 처리 장치 및 방법 | |
JPH02305190A (ja) | テレビジョン受像機 | |
JP2002010217A (ja) | ビデオ信号処理装置 | |
JP3355689B2 (ja) | 記録再生装置 | |
JPH0877662A (ja) | ディジタルビデオ信号の変速再生方法及び再生装置 | |
CA1150822A (en) | Apparatus for producing a phase-synchronized reference signal in a video signal reproducing system | |
KR970010486B1 (ko) | 영상신호 재생장치 | |
JP3297951B2 (ja) | Vtr装置 | |
JP3849646B2 (ja) | 映像信号記録再生装置 | |
KR0183673B1 (ko) | 마이콤을 이용한 모터의 서보제어방법 | |
KR970006703B1 (ko) | 디지틀신호 기록재생장치 | |
JP2642603B2 (ja) | テレビジョン受像機 | |
JPH0646471B2 (ja) | つなぎ撮り制御回路 | |
US7136572B2 (en) | Digital signal recording apparatus | |
JP3055402B2 (ja) | 映像信号処理装置 | |
JP2001016544A (ja) | 記録再生装置 | |
JP2642602B2 (ja) | テレビジョン受像機 | |
JP4011685B2 (ja) | 信号処理装置 | |
JP2699692B2 (ja) | Pll回路 | |
JPS587988A (ja) | 磁気記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |