JP2699692B2 - Ｐｌｌ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、文字放送（テレテキス
ト）のディジタルデータを含む映像信号が複数のトラッ
クに記録された磁気テープを再生するＶＴＲ（ビデオテ
ープレコーダ）等の記録／再生装置において、このディ
ジタルデータをデコードする文字信号処理装置（デコー
ダ）に好適なＰＬＬ（Phase Locked Loop ）回路に関す
るものである。

【０００２】

【従来の技術】従来より、テレビジョン放送において、
文字や図形の情報を示すディジタルデータを垂直帰線消
去期間に重畳して放送するテレテキスト（文字放送）が
あり、このテレテキストのディジタルデータをデコード
して画面に表示する文字放送対応のテレビジョン受像機
や文字放送専用モニタがある。

【０００３】テレテキストのディジタルデータは、垂直
帰線消去期間の等化パルスのない水平走査線の位置に重
畳されており、日本のテレビジョン放送では、図５
（Ａ）に示すように奇数フィールドの第１４，１５，１
６，２１Ｈ及び偶数フィールドの第２７７，２７８，２
７９，２８４Ｈに重畳されている。そして、文字放送対
応のテレビジョン受像機や文字放送専用モニタでは、こ
の重畳されたディジタルデータを映像信号から抜取って
デコードし、テレテキストの映像信号として画面に出力
していた。

【０００４】従来の文字放送対応のテレビジョン受像機
や文字放送専用モニタに使用されている文字信号処理装
置（デコーダ）の例を図６に示し、その各部における出
力信号を図７に示す。なお、図７（Ａ）に示す映像信号
ａ´は図５（Ａ）に示した映像信号ａのうち、テレテキ
ストのディジタルデータが重畳された水平走査線部分を
拡大したものである。そして、図７（Ａ）に示す映像信
号ａ´には、水平同期信号、カラーバースト信号の後に
続いてテレテキストのディジタルデータが重畳されてい
る。このディジタルデータは、クロックランイン、フレ
ーミングコード、情報データに分かれており、クロック
ランインは、ディジタルデータをサンプリングするのに
必要なクロックパルスを作るときの基準となる符号であ
り、通常、１と０とが交互に配列された１６ビットの符
号である。フレーミングコードは、ディジタルデータ受
信時にディジタルデータの存在を検出すると共にフレー
ム同期を採るための符号であり、常にある決まった配列
を持つ８ビットの符号である。

【０００５】このようなディジタルデータが重畳された
映像信号ａ´は、図６に示す文字信号処理装置２８にお
いて、入力端子１から水平同期信号分離回路２、クロッ
クランインゲート回路１０、フレーミングコード検出回
路１２及びバッファメモリ１３に夫々供給される。そし
て、水平同期信号分離回路２は、供給される映像信号ａ
´から水平同期信号を分離して図７（Ｂ）に示すパルス
信号（水平同期信号）ｂを生成して垂直同期信号分離回
路３およびＰＬＬ回路４に出力し、垂直同期信号分離回
路３は、垂直同期信号を分離してタイミングパルス発生
回路９に出力している。

【０００６】ＰＬＬ回路４は、水平同期信号（パルス信
号）ｂの位相を一定に保つと共に、デコード処理のシス
テムクロックや各回路のタイミングをとるためのパルス
を生成する回路であり、位相比較器５、低域通過フィル
タ６、ＶＣＯ（電圧制御発振器）７及びカウンタ８のル
ープによって構成されている。そして、位相比較器５
は、供給される水平同期信号（パルス信号ｂ）の位相と
図７（Ｃ）に示す基準信号ｃの位相を比較して誤差信号
を生成し、低域通過フィルタ６によって不要成分を除去
した後ＶＣＯ７に制御信号として出力する。ＶＣＯ７
は、供給される制御信号によってカウンタ８を切換える
ことによって位相を変化させ、位相比較器５に基準信号
ｃとして出力することにより、水平同期信号の位相を一
定に保っている。そして、ＶＣＯ７の出力信号は、タイ
ミングパルス発生回路９とデコード処理回路１４にもシ
ステムクロックとして出力され、カウンタ８の出力信号
（基準信号）ｃは、タイミングパルス発生回路９にも出
力されている。

【０００７】タイミングパルス発生回路９は、垂直同期
信号分離回路３から供給される垂直同期信号により垂直
帰線消去期間を検出し、その間において、ＰＬＬ回路４
のＶＣＯ７から供給されるシステムクロックに同期して
動作し、ＰＬＬ回路４のカウンタ８から供給される基準
信号ｃを基準にして各種のタイミングパルスを生成し、
クロックランインのゲート期間を示すゲートパルス信号
ｄ（図７（Ｄ））をクロックランインゲート回路１０へ
出力すると共に、フレーミングコードのゲート期間を示
すゲートパルス信号ｅ（図７（Ｅ））をフレーミングコ
ード検出回路１２へ出力する。クロックランインゲート
回路１０では、ゲートパルス信号ｄによって、映像信号
ａ´をゲートしてクロックランインを検出し、クロック
再生回路１１へ供給する。このクロック再生回路１１
は、ディジタルデータをゲートするための抜き取りクロ
ックを生成し、バッファメモリ１３とフレーミングコー
ド検出回路１２とへ出力する。フレーミングコード検出
回路１２では、クロック再生回路１１から供給される抜
き取りクロックに同期してタイミングパルス発生回路９
から供給されるゲートパルス信号ｅの期間、映像信号ａ
´からフレーミングコードを含むディジタルデータを抜
き取り、予め記憶されているフレーミングコードの配列
と比較照合することにより、フレーミングコードを検出
してデコード処理回路１４に出力する。バッファメモリ
１３では、クロック再生回路１１から供給される抜き取
りクロックに同期して映像信号ａ´からテレテキストの
ディジタルデータを抜き取って記憶する。また、バッフ
ァメモリ１３は、デコード処理回路１４から読み出しク
ロックが供給された際には、記憶している情報データを
デコード処理回路１４に出力する。そして、デコード処
理回路１４は、ＰＬＬ回路４のＶＣＯ７から供給される
システムクロックに同期して動作し、フレーミングコー
ド検出回路１２より供給されるフレーミングコードを読
み出しの基準時刻として、バッファメモリ１３から供給
される情報データをデコードしてＲＧＢのテレテキスト
画面の映像信号として出力し、画像表示させている。

【０００８】このような文字信号処理装置（デコーダ）
２８において、ノイズなどによって映像信号ａ´の水平
同期信号が劣化して、水平同期信号分離回路２が水平同
期信号を分離できずに、パルス信号ｂが出力されない場
合にも、ＰＬＬ回路４から出力される信号ｃを基準にし
てテレテキストのディジタルデータをデコードしている
ので、テレテキスト画面を確実に再生することができ
る。

【０００９】

【発明が解決しようとする課題】２個の回転ヘッドによ
って磁気テープに複数のトラックを形成して映像信号の
記録再生を行うＶＴＲ（ビデオテープレコーダ）では、
映像信号の垂直帰線消去期間の５〜８Ｈ前の部分で回転
ヘッドを切換えており、このヘッド切換え部分（磁気テ
ープのトラックの最初の部分）にて位相の不連続（ず
れ）が生じる。そして、このＶＴＲでテレテキストのデ
ィジタルデータが重畳された映像信号を再生する場合、
テレテキストのディジタルデータは、ヘッド切換え部分
に近い垂直帰線消去期間内に重畳されているので、従来
の文字信号処理装置２８に使用されているＰＬＬ回路４
では、ディジタルデータの重畳されている部分までにそ
の位相ずれを引き込めず、その出力がヘッド切換え後の
水平同期信号に追従できない場合があった。その場合、
ＰＬＬ回路４の出力信号ｃ´は、図７（Ｆ）に示すよう
に、水平同期信号分離回路２の出力信号ｂに対してその
位相がずれたままであるので、この信号ｃ´を基準にし
てタイミングパルス発生回路９が各種タイミングパルス
を生成し、同図（Ｇ），（Ｈ）に示すクロックランイン
のゲートパルス信号ｄ´とフレーミングコードのゲート
パルス信号ｅ´とを出力することになる。その結果、ク
ロックランインやフレーミングコードを正しくゲートで
きず、情報データを良好にデコードできなかったり、デ
ィジタルデータそのものを検出できなかったりするとい
う問題点があった。また、ＰＬＬ回路のループゲインを
単純に上げてＰＬＬ回路の追従を速くすることにより、
回転ヘッドの切換えにより外れた位相をディジタルデー
タの重畳されている部分までにロックさせようとする
と、ＰＬＬ回路のロックが不安定になり外れやすくなる
ので好ましくなかった。

【００１０】そこで本発明は、回転ヘッドの切換え部分
である各トラックの再生開始部分近傍の一定期間におい
ては、ＰＬＬ回路のループゲインを上げて位相の不連続
に対するＰＬＬ回路の追従を速くし、他の期間ではロッ
クが外れないようにループゲインを下げたままにするこ
とにより、全体としてはＰＬＬ回路のロックを安定に保
ちつつ、テレテキストのディジタルデータなどの信号を
確実に検出可能とすることを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
の手段として、映像信号が複数のトラックに記録されて
いる記録媒体から各トラックに記録されている映像信号
を時系列的に切換えて再生する映像信号記録／再生装置
における再生映像信号から抽出された水平同期信号を逓
倍してクロック信号を生成するＰＬＬ回路であって、前
記複数のトラックを切換えた直後の再生開始部分近傍の
第１の一定期間のループゲインを他の期間のループゲイ
ンよりも実質的に大きくなるよう構成し、前記第１の一
定期間に続いて、前記第１の一定期間のループゲインよ
り小さく、かつ前記他の期間のループゲインよりも大き
いループゲインである第２の一定期間を設け、垂直帰線
消去期間の早い期間内で位相の引き込みを行うと共に位
相安定までを確実に行うようにしたことを特徴とするＰ
ＬＬ回路を提供しようとするものである。

【００１２】

【実施例】本発明のＰＬＬ回路のいくつかの実施例を図
面と共に説明する。なお、図６に示し、先に説明した従
来例と同一構成部分には、同一符号を付し、その説明を
省略する。

【００１３】図１は、本発明の第１の実施例であるＰＬ
Ｌ回路を文字信号処理装置（デコーダ）２７に適用した
例を示す図である。本実施例のＰＬＬ回路１５は、図６
に示した従来のＰＬＬ回路４の低域通過フィルタ６とＶ
ＣＯ７との間に抵抗Ｒ1,Ｒ2 を設け、抵抗Ｒ2 をスイッ
チSW１を介して接地したものであり、抵抗Ｒ1,Ｒ2 にて
低域通過フィルタ６の出力が分圧された際のＰＬＬ回路
１５のループゲインが、従来のＰＬＬ回路４のループゲ
インと等しい値となるように設定してある。また、スイ
ッチSW１の開閉は、水平同期信号分離回路２の出力と垂
直同期信号分離回路３の出力とをカウンタ１７に供給
し、このカウンタ１７からの出力パルス信号をトリガパ
ルスとして、モノマルチバイブレータ１８から出力され
る一定期間の方形波によって行われる。そして、このス
イッチSW１がオン状態であるときは、低域通過フィルタ
６の出力が抵抗Ｒ1,Ｒ2 にて分圧されるので従来と同様
の時定数となり、スイッチSW１がオフ状態であるとき
は、低域通過フィルタ６の出力が抵抗Ｒ2 に流れないの
で、ＰＬＬ回路１５のループゲインは大きくなり、従来
例より時定数が小さくなるので、位相の不連続の引き込
みが速くなる。したがって、モノマルチバイブレータ１
８から図５（Ｂ）に示す信号ｘのように垂直帰線消去期
間の開始するところの近傍の一定期間である期間τ1 の
み方形波のローレベル部分である信号を出力し、この間
だけスイッチSW１をオフ状態にしてＰＬＬ回路１５のル
ープゲインを大きくすることにより、このＰＬＬ回路１
５は、垂直帰線消去期間の少し前の回転ヘッド切換え部
分における位相の不連続を即座に引き込むことができ、
その後、スイッチSW１をオンにしてＰＬＬ回路１５のル
ープゲインを小さくすることにより、テレテキストのデ
ィジタルデータが重畳されている期間の前までに位相を
ロックさせ、かつ、位相のロックを安定に保つようにし
ている。そして、本実施例のＰＬＬ回路１５は、このよ
うな構成とすることにより、回転ヘッドの切換えによる
位相の不連続を即座に引き込むので、文字信号処理装置
における後段の回路において、テレテキストのディジタ
ルデータを最初の部分から確実にデコードすることがで
きる。

【００１４】図２に本発明の第２の実施例を示す。そし
て、同図に示す本発明の第２の実施例のＰＬＬ回路１６
を文字信号処理装置２７に適用する場合には、図１に示
したＰＬＬ回路１５と同様、ＶＣＯ７の出力は、タイミ
ングパルス発生回路９とデコード処理回路１４にも出力
され、カウンタ８の出力は、タイミングパルス発生回路
９にも出力される。本実施例のＰＬＬ回路１６は、図６
に示すＰＬＬ回路４において、位相比較器５と並列に
（第２の）位相比較器１９を設け、スッチSW２を介して
加算器２１によりこの位相比較器１９の出力信号を図５
の期間τ1 の間のみ位相比較器５の出力信号に加算し
て、低域通過フィルタ６に供給するように構成したもの
であり、第１の実施例と同様その期間τ1の間だけルー
プゲインを大きくするようにしたものである。同図にお
いて、スイッチSW２の開閉は、水平同期信号分離回路２
の出力と垂直同期信号分離回路３の出力とをカウンタ１
７に供給し、このカウンタ１７からの出力パルス信号を
トリガパルスとして、モノマルチバイブレータ１８から
出力される一定期間の方形波をインバータ２１によって
反転してスイッチSW２に出力することにより行われる。
したがって、モノマルチバイブレータ１８から図５
（Ｂ）に示す信号ｘのように垂直帰線消去期間の開始す
るところの近傍の一定期間である期間τ1 のみ方形波の
ローレベル部分である信号を出力すると、インバータ２
１によって反転されてスイッチSW２に供給されるので、
その出力信号はこの間だけハイレベルの信号となってス
イッチSW２をオン状態にして位相比較器５，１９の両方
の出力を低域通過フィルタ６に供給することになる。そ
の結果、ＰＬＬ回路１６のループゲインが期間τ1 の間
だけ大きくなって、垂直帰線消去期間の少し前の回転ヘ
ッド切換え部分における位相の不連続を即座に引き込
み、テレテキストのディジタルデータが重畳されている
期間の前までに位相をロックさせることができる。その
後、スイッチSW２をオフにして位相比較器５の出力のみ
を低域通過フィルタ６に供給してＰＬＬ回路１６のルー
プゲインを小さくすることにより、位相のロックを安定
に保つようにしている。そして、本実施例のＰＬＬ回路
１６も、第１の実施例と同様、回転ヘッドの切換えによ
る位相ずれを即座に引き込むので、文字信号処理装置に
使用する際には、後段の回路において、テレテキストの
ディジタルデータを最初の部分から確実にデコードする
ことができる。

【００１５】なお、図５では、期間τ1 は垂直同期信号
の前で終了しているが、垂直同期信号の後ろの部分まで
期間τ1 が続いていても、テレテキストのディジタルデ
ータが重畳されている期間の前までに終了すれば良い。

【００１６】次に、本発明の第３の実施例を図３に示
す。そして、同図に示す本発明の第３の実施例のＰＬＬ
回路２５を文字信号処理装置２７に適用する場合には、
図１に示したＰＬＬ回路１５と同様、ＶＣＯ７の出力
は、タイミングパルス発生回路９とデコード処理回路１
４にも出力され、カウンタ８の出力は、タイミングパル
ス発生回路９にも出力される。本実施例のＰＬＬ回路２
５は、図６に示した従来のＰＬＬ回路４の低域通過フィ
ルタ６とＶＣＯ７との間に抵抗Ｒ3,Ｒ4,Ｒ5 を設け、抵
抗Ｒ4,Ｒ5 をそれぞれスイッチSW３，SW４及び大容量コ
ンデンサ２３を介して接地したものであり、抵抗Ｒ3,Ｒ
4,Ｒ5 にて低域通過フィルタ６の出力が分圧された際の
ＰＬＬ回路２５のループゲインが、従来のＰＬＬ回路４
のループゲインと等しい値となるように設定してある。
そして、スイッチSW３，SW４の開閉は、水平同期信号分
離回路２の出力と垂直同期信号分離回路３の出力とをカ
ウンタ１７に供給し、このカウンタ１７からの出力パル
ス信号をトリガパルスとして、モノマルチバイブレータ
１８，２２から出力される一定期間の方形波をそれぞれ
のスイッチSW３，SW４に供給することによって行われ
る。このとき、このスイッチSW３，SW４が共にオン状態
であるときは、低域通過フィルタ６の出力が抵抗Ｒ3,Ｒ
4,Ｒ5 にて分圧されるので従来と同様の時定数となり、
スイッチSW４のみがオフ状態（スイッチSW３はオン）で
あるときは、低域通過フィルタ６の出力が抵抗Ｒ4に流
れないので、ループゲインは大きくなり、従来例より時
定数が小さくなる。さらに、スイッチSW３，SW４が共に
オフ状態であるときは、低域通過フィルタ６の出力が抵
抗Ｒ4,Ｒ5 に流れないので、ループゲインは更に大きく
なり、時定数もより小さくなる。したがって、モノマル
チバイブレータ１８から図５（Ｂ）に示す信号ｘのよう
に垂直帰線消去期間の開始するところの近傍の一定期間
である期間τ1 のみ方形波のローレベル部分である信号
を出力し、この間だけスイッチSW３をオフ状態にすると
共に、モノマルチバイブレータ２２から図５（Ｃ）に示
す信号ｙのように期間τ1 の開始するところからテレテ
キストのディジタルデータが重畳されている期間の前ま
での期間（期間τ1 ＋期間τ2 ）のみ方形波のローレベ
ル部分である信号を出力し、この間だけスイッチSW４を
オフ状態にすることにより、期間τ1 では、スイッチSW
３，SW４が共にオフ状態となって、低域通過フィルタ６
の出力が抵抗Ｒ4,Ｒ5 に流れないので、ＰＬＬ回路２５
のループゲインは最も大きくなり、垂直帰線消去期間の
少し前の回転ヘッド切換え部分における位相の不連続を
即座に引き込む。そして、期間τ2においては、スイッ
チSW４のみがオフ状態となるので、ＰＬＬ回路２５のル
ープゲインはやや大きい程度になり、ＰＬＬ回路２５に
よる位相の不連続の引き込みを落ち着かせ、期間τ2 終
了後においては、スイッチSW３，SW４が共にオン状態に
なるので、低域通過フィルタ６の出力が抵抗Ｒ3,Ｒ4,Ｒ
5 にて分圧されて従来と同様の時定数となって位相のロ
ックを安定に保つようにしている。そして、本実施例の
ＰＬＬ回路２５は、このような構成とすることにより、
回転ヘッドの切換えによる位相ずれを即座に引き込んだ
あと、やや落ち着かせてから従来と同様のループゲイン
となるようにしたので、後段の回路において、テレテキ
ストのディジタルデータの最初の部分から確実にデコー
ドすることができると共にＰＬＬ回路をスムーズに安定
させることができる。

【００１７】さらに、第４の実施例を図４に示し、以下
に説明する。そして、同図に示す本発明の第４の実施例
のＰＬＬ回路２６を文字信号処理装置２７に適用する場
合には、図１に示したＰＬＬ回路１５と同様、ＶＣＯ７
の出力は、タイミングパルス発生回路９とデコード処理
回路１４にも出力され、カウンタ８の出力は、タイミン
グパルス発生回路９にも出力される。本実施例のＰＬＬ
回路２６は、図６に示すＰＬＬ回路４において、位相比
較器５と並列に（第２の）位相比較器１９を設け、この
位相比較器１９の出力を抵抗Ｒ6 を介して加算器２１に
より位相比較器５の出力に加算して、低域通過フィルタ
６に供給するようにしたものである。そして、この抵抗
Ｒ6 の出力側はコンデンサ２３とスッチSW５を介して接
地されると共に、接地された抵抗Ｒ7 とスッチSW６とが
このスッチSW５と並列してコンデンサ２３に接続されて
いる。同図において、スイッチSW５，６の開閉を制御す
るために、まず、水平同期信号分離回路２の出力と垂直
同期信号分離回路３の出力とをカウンタ１７に供給し、
このカウンタ１７から出力されるパルス信号をトリガパ
ルスとして、モノマルチバイブレータ１８，２２から一
定期間の方形波をそれぞれ出力する。そして、モノマル
チバイブレータ２２の出力信号をスッチSW５に供給する
と共にインバータ２０によって反転してアンド回路２４
にも供給する。アンド回路２４は、モノマルチバイブレ
ータ１８の出力信号と反転されたモノマルチバイブレー
タ２２の出力信号供給され、そのアンドを取ってスイッ
チSW６に供給している。したがって、モノマルチバイブ
レータ１８から図５（Ｂ）に示す信号ｘのように垂直帰
線消去期間の開始するところの近傍の一定期間である期
間τ1のみ方形波のローレベル部分である信号を出力
し、モノマルチバイブレータ２２から図５（Ｃ）に示す
信号ｙのように期間τ1 の開始するところからテレテキ
ストのディジタルデータが重畳されている期間の前まで
の期間（期間τ1 ＋期間τ2 ）のみ方形波のローレベル
部分である信号を出力すると、アンド回路２４の出力信
号は、図５（Ｃ）に示す信号ｚのように期間τ2 のみ方
形波のハイレベル部分である信号となる。そして、モノ
マルチバイブレータ２２の出力信号が供給されるスイッ
チSW５は期間τ1 ＋期間τ2 の間オフ状態となり、アン
ド回路２４の出力信号が供給されるスイッチSW６は期間
τ2 の間オン状態となる。その結果、期間τ1 では、ス
イッチSW５，SW６が共にオフ状態となって、位相比較器
１９の出力信号がそのまま位相比較器５の出力信号に加
算されて低域通過フィルタ６に供給されるので、ＰＬＬ
回路２５のループゲインは最も大きくなり、垂直帰線消
去期間の少し前の回転ヘッド切換え部分における位相の
不連続を即座に引き込む。そして、期間τ2 において
は、スイッチSW５のみがオフ状態となるので、位相比較
器１９の出力信号は、大容量コンデンサ２３と抵抗Ｒ7
を介して出力されると共にこの出力信号一部は位相比較
器５の出力信号に加算されて、低域通過フィルタ６にも
供給されるので、ＰＬＬ回路２５のループゲインはやや
大きい程度になり、ＰＬＬ回路２５による位相の不連続
の引き込みを落ち着かせ、期間τ2 終了後においては、
スイッチSW６がオフ状態となるが、スイッチSW５がオン
状態となって、位相比較器１９の出力信号は、大容量コ
ンデンサ２３を介して出力されるので、低域通過フィル
タ６へは実質上位相比較器５の出力信号のみが供給さ
れ、ＰＬＬ回路２５のループゲインは小さくなり、位相
のロックを安定に保つように作用する。そして、本実施
例のＰＬＬ回路２６は、このような構成とすることによ
り、回転ヘッドの切換えによる位相の不連続を即座に引
き込んだあと、やや落ち着かせてから従来と同様のルー
プゲインとなるようにしたので、後段の回路において、
テレテキストのディジタルデータの最初の部分から確実
にデコードすることができると共にＰＬＬ回路をスムー
ズに安定させることができる。

【００１８】なお、上記した第２，第４の実施例は、従
来のＰＬＬ回路４に位相比較器１９とその周辺回路を付
加する構成となっているので、ＰＬＬ回路４が１チップ
で構成されている場合には、これを利用して簡単に製造
することができる。また、以上の各実施例では、本発明
のＰＬＬ回路をテレテキストのディジタルデータをデコ
ードする文字信号処理装置に適用する例で説明したが、
映像信号をディジタル信号として記録したものから映像
信号を再生するＶＴＲにおいて、記録されたディジタル
信号からクロック信号を再生する再生装置などにも適用
することができる。

【００１９】

【発明の効果】本発明のＰＬＬ回路は、水平同期信号を
逓倍して生成したクロック信号を用いて、複数のトラッ
クを切換えた直後の再生開始部分近傍の第１の一定期間
のループゲインを他の期問のループゲインよりも実質的
に大きくなるよう構成したので、各トラック移行部分に
おける位相の不連続に対して、急速な引き込みが可能に
なり、かつ位相ロック後は、位相を一定に保たせること
ができるという効果がある。さらに、第１の一定期間に
続いて、第１の一定期間のループゲインより小さく、か
つ他の期間のループゲインよりも大きいループゲインで
ある第２の一定期間が存在するよう構成しているので、
各トラック移行部分における位相の不連続に対する急速
な引き込みから位相の安定までをスムーズに移行させる
ことができる。

【図面の簡単な説明】

【図１】本発明のＰＬＬ回路の第１の実施例を示すブロ
ック図である。

【図２】本発明の第２の実施例を示すブロック図であ
る。

【図３】本発明の第３の実施例を示すブロック図であ
る。

【図４】本発明の第４の実施例を示すブロック図であ
る。

【図５】（Ａ）は映像信号を示すグラフ、（Ｂ）〜
（Ｄ）は本発明の各実施例における制御信号を示すグラ
フである。

【図６】従来例を示すブロック図である。

【図７】（Ａ）は映像信号を示すグラフ、（Ｂ）〜
（Ｈ）は従来例における各部の信号を示すグラフであ
る。

【符号の説明】

１ 入力端子 ２ 水平同期信号分離回路 ３ 垂直同期信号分離回路 ４，１５，１６，２５，２６ ＰＬＬ回路 ５，１９ 位相比較器 ６ 低域通過フィルタ（ＬＰＦ） ７ ＶＣＯ（電圧制御発振器） ８，１７ カウンタ ９ タイミングパルス発生回路 １０ クロックランインゲート回路 １１ クロック再生回路 １２フレーミングコード検出回路 １３ バッファメモリ １４ デコード処理回路 １８，２２ モノマルチバイブレータ ２０ インバータ ２１ 加算器 ２３ 大容量コンデンサ ２４ アンド回路 ２７，２８ 文字信号処理装置（デコーダ）

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】映像信号が複数のトラックに記録されてい
   る記録媒体から各トラックに記録されている映像信号を
   時系列的に切換えて再生する映像信号記録／再生装置に
   おける再生映像信号から抽出された水平同期信号を逓倍
   してクロック信号を生成するＰＬＬ回路であって、 前記複数のトラックを切換えた直後の再生開始部分近傍
   の第１の一定期間のループゲインを他の期間のループゲ
   インよりも実質的に大きくなるよう構成し、前記第１の
   一定期間に続いて、前記第１の一定期間のループゲイン
   より小さく、かつ前記他の期間のループゲインよりも大
   きいループゲインである第２の一定期間を設け、垂直帰
   線消去期間の早い期間内で位相の引き込みを行うと共に
   位相安定までを確実に行うようにしたことを特徴とする
   ＰＬＬ回路。