JP3718375B2 - 記録再生装置 - Google Patents
記録再生装置 Download PDFInfo
- Publication number
- JP3718375B2 JP3718375B2 JP18460599A JP18460599A JP3718375B2 JP 3718375 B2 JP3718375 B2 JP 3718375B2 JP 18460599 A JP18460599 A JP 18460599A JP 18460599 A JP18460599 A JP 18460599A JP 3718375 B2 JP3718375 B2 JP 3718375B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- frame
- circuit
- signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
- H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
- H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
- H04N9/888—Signal drop-out compensation for signals recorded by pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映像デジタル信号を記録・再生するデジタル信号装置に関するものであり、外部入力映像信号を記録する装置に関するものである。
【０００２】
【従来の技術】
近年、デジタル信号処理技術の発展に伴い、映像信号などを高能率符号化したデジタルデータを記録再生する装置、例えばデジタルビデオカセットテープレコーダー（以下、ＤＶＣと称す）が普及してきている。
【０００３】
この記録再生装置で、コンポジット信号等の外部入力映像信号を記録する方法が、特開平７ー１７７４６９号公報に提案されている。
【０００４】
上記提案の場合の一実施例を図８に示す。図８において、１０１はＩ／Ｏブロック、１０２はＶＳＰブロック、１０３はＤＲＰブロック、１０４は制御ブロック、１０５は入力映像信号処理回路、１０６はシャフリングメモリ、１０７は直交変換回路、１０８はフレーム化回路、１０９はＰＴＧメモリ、１１０はエンコーダ、１１１はデコーダ、１１２はＥＣＣメモリ、１１３はデフレーム化回路、１１４は逆直交変換回路、１１５は出力映像信号処理回路、１１６は同期分離回路、１１７は同期検出回路、１１８はマルチプレクサ、１１９は垂直及び水平同期分離回路、１２０はＩ／Ｏコントロール信号発生回路、１２１はＩ／ＯＰＬＬ回路、１２２はＶＳＰコントロール信号発生回路、１２３は２ＶＳＰＰＬＬ回路、１２４はＤＲＰコントロール信号発生回路、１２５はＤＲＰＰＬＬ回路、１２６はマルチプレクサ、１２７はＰＢＰＬＬ回路、１２８はリファレンス同期ジェネレータ、１２９はフレームパルス生成回路である。
【０００５】
図８に示した記録再生装置は、映像信号の入出力処理を行なう入出力部であるＩ／Ｏブロック１０１（入出力処理部）と、映像データに対して所定の信号処理を行なうＶＳＰ（Ｖｉｄｅｏ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）ブロック１０２（圧縮伸長処理部）と、映像データの記録再生を行なう記録再生処理等を行なうＤＲＰ（Ｄａｔａ Ｒｅｃｏｒｄｉｎｇ Ｐｌａｙｂａｃｋ）ブロック１０３（記録再生処理部）と、各ブロック１０１〜１０３に必要なクロックをそれぞれ形成すると共に、装置全体の制御を行なう制御ブロック１０４で構成されている。
【０００６】
この記録再生装置において、外部から入力される、例えばコンポジット信号の記録再生を行う場合を以下に説明する。
【０００７】
まず制御ブロック１０４では、入力されたコンポジット信号は、同期分離回路１１６で同期信号が抽出され、同期検出回路１１７で同期信号が検出された時に、同期分離回路１１６からの同期信号がマルチプレクサ１１８を介して垂直及び水平同期分離回路１１９に供給される。尚、同期検出回路１１７で所定時間同期信号が検出されなかった場合でも、リファレンス同期ジェネレータ１２８からマルチプレクサ１１８を介して垂直及び水平同期分離回路１１９に同期信号が供給されるようになっている。
【０００８】
垂直及び水平同期分離回路１１９で同期信号を垂直同期信号及び水平同期信号に分離し、水平同期信号はＩ／ＯＰＬＬ回路１２１で位相が引き込まれ、正確なタイミングの水平同期信号が形成され、Ｉ／Ｏコントロール信号発生回路１２０に供給される。Ｉ／Ｏコントロール信号発生回路１２０では、水平同期信号をリファレンスとして、国際無線通信諮問委員会（ＩＴＶ−Ｒ）で勧告されている１３．５ＭＨｚのクロックが形成されると共に、Ｉ／Ｏコントロール信号が形成され、これらがＩ／Ｏブロック１０１に供給される。
【０００９】
垂直同期信号は、フレームパルス生成回路１２９で映像信号のフレーム長が検出され、標準の周波数に対して±１％以内の時は供給された垂直同期信号からフレームパルスを生成（以下、外部入力同期信号と称す）し、標準の垂直同期信号に対して＋１％以上の時は＋１％の、−１％以下の時は−１％の独自のフレームパルスを生成（以下、内部自走同期信号と称す）し、２ＶＳＰＰＬＬ回路１２３に供給する。
【００１０】
尚、外部入力同期信号から内部自走同期信号へ切り換わる時は、供給された垂直同期信号で内部自走同期信号用カウンタをリセットすることで、出力するフレームパルスに連続性を持たせる。また内部自走同期信号から外部入力同期信号へ切り換わる時は、所定のウィンドウ幅を設けて、位相がウィンドウ内の時に切り換えを行なうことで、出力するフレームパルスに連続性を持たせる。
【００１１】
２ＶＳＰＰＬＬ回路１２３では、フレームパルスの位相が引き込まれ、正確なタイミングのフレームパルスが形成され、ＶＳＰコントロール信号発生回路１２２に供給される。ＶＳＰコントロール信号発生回路１２２からは、１８ＭＨｚのクロックと、１８ＭＨｚのクロックに基づいて形成されるＶＳＰコントロール信号が、ＶＳＰブロック１０２に供給される。
【００１２】
また、ＤＲＰＰＬＬ回路１２５では、２ＶＳＰＰＬＬ回路１２３から供給されるタイミング信号の位相が引き込まれ、正確なタイミングの４１．８５ＭＨｚのクロックが形成され、マルチプレクサ１２６を介してＤＲＰコントロール信号発生回路１２４に供給する。ＤＲＰコントロール信号発生回路１２４からは、４１．８５ＭＨｚのクロックと、４１．８５ＭＨｚのクロックに基づいて形成されるＤＲＰコントロール信号が、ＤＲＰブロック１０３に供給される。
【００１３】
次にＩ／Ｏブロック１０１では、入力されたコンポジット信号は、入力映像信号処理回路１０５でサンプリングされると共にデジタル化され、さらに輝度データＹ及びクロマデータＣが形成され、制御ブロック１０４から供給される１３．５ＭＨｚのクロックにより、シャフリングメモリ１０６に書き込まれる。
【００１４】
そしてＶＳＰブロック１０２では、制御ブロック１０４から供給される１８ＭＨｚのクロックで、シャフリングメモリ１０６から映像データを読み出し、直交変換回路１０７でデータ圧縮し、フレーム化回路１０８で１画像分の映像データを形成し、ＰＴＧメモリ１０９に書き込むと共にパリティを付加する。
【００１５】
そしてＤＲＰブロック１０３では、制御ブロック１０４から供給される４１．８５ＭＨｚのクロックで、ＰＴＧメモリ１０９から映像データを読み出し、エンコーダ１１０で所定の符号化処理を施し、記録ヘッド（図示せず）に出力する。
【００１６】
次に、この記録再生装置において、再生を行う場合を以下に説明する。
【００１７】
映像データは再生時において、再生ヘッド（図示せず）により再生され、デコーダ１１１に供給される。
【００１８】
ここで、制御ブロック１０４では、上記デコータ１１１（ＤＲＰブロック１０３内）で処理された映像データがＰＢＰＬＬ回路１２７に供給され、４１．８５ＭＨｚのクロックが形成され、マルチプレクサ１２６を介してＤＲＰコントロール信号発生回路１２４に供給される。ＤＲＰコントロール信号発生回路１２４からは、４１．８５ＭＨｚのクロックとＤＲＰコントロール信号が、ＤＲＰブロック１０３に供給される。また、ＤＲＰコントロール信号発生回路１２４では、テープに記録されたパイロット信号をもとにキャプスタン速度が制御される。即ち、再生ヘッドにより記録トラックを正確にトレースすることができ、従って映像データを正確に再生することができる。
【００１９】
また、リファレンス同期ジェネレータ１２８から、マルチプレクサ１１８を介して、垂直及び水平同期分離回路１１９に同期信号が供給される。垂直及び水平同期分離回路１１９で分離された垂直同期信号は、フレームパルス生成回路１２９を介して、２ＶＳＰＰＬＬ回路１２３で位相が引き込まれ、ＶＳＰコントロール信号発生回路１２２で１８ＭＨｚのクロックと、ＶＳＰコントロール信号が形成され、ＶＳＰブロック１０２に供給される。
【００２０】
また、垂直及び水平同期分離回路１１９で分離された水平同期信号は、Ｉ／ＯＰＬＬ回路１２１で位相が引き込まれ、Ｉ／Ｏコントロール信号発生回路１２０で１３．５ＭＨｚのクロックと、Ｉ／Ｏコントロール信号が形成され、Ｉ／Ｏブロック１０１に供給される。
【００２１】
ＤＲＰブロック１０３では、上記のように再生データがデコータ１１１に供給され、所定の復号化処理が施され、制御ブロック１０４から供給される４１．８５ＭＨｚのクロックでＥＣＣメモリ１１２に書き込まれると共に、誤り訂正される。
【００２２】
ＶＳＰブロック１０２では、制御ブロック１０４から供給される１８ＭＨｚのクロックによりＥＣＣメモリ１１２から読み出され、デフレーム化回路１１３を介して逆直交変換回路１１４に供給され、ＶＳＰコントロール信号に基づいて逆直交変換処理され、１８ＭＨｚのクロックにより、１画像分の映像データを形成するようにシャフリングメモリ１０６に書き込まれる。
【００２３】
Ｉ／Ｏブロック１０１では、制御ブロック１０４から供給される１３．５ＭＨｚのクロックによりシャフリングメモリ１０６から映像データが読み出され、出力映像信号処理回路１１５で、Ｉ／Ｏコントロール信号に基づいてコンポジットデータが形成されると共に、アナログ化されて外部に出力される。
【００２４】
このようにして、記録時に外部入力映像データの垂直同期信号が、標準周波数の±１％以内の場合は、外部入力同期信号にしたがって、＋１％以上及び−１％以下の場合は、それぞれ＋１％，−１％の内部自走同期信号にしたがって映像データの記録を行うことができる。また、外部入力同期信号と内部自走同期信号の切り換わり時に、出力される垂直同期信号に連続性をもたせることができるため、記録ヘッドの回転数に関して、正確なドラムサーボをかけることができる。
【００２５】
また、再生時には、テープに記録された映像データを、正確に再生することができる。
【００２６】
【発明が解決しようとしている課題】
しかしながら、シャフリングメモリへの書き込みと読み出しが非同期のため、１フレーム分のデータの書き込みが終了する前に読み出しが始まった場合、上書きされる前の古いフレームのデータと混ざる現象が発生する。また、１フレーム分のデータの読み出しが終了する前に次フレームのデータの書き込みが始まった場合、上書きされた新しいフレームのデータと混ざる現象が発生する。これらの現象は、特に垂直同期信号の長さが標準信号に比べて恒常的に±１％以上の場合は頻繁に発生すると考えられるが、特開平７ー１７７４６９ではこの件には触れていない。
【００２７】
また、外部入力時の入力ソースによっては乱れた映像データが記録される可能性がある。その例として、つなぎ撮りされたテープ再生の入力によるフィールドの不連続や、チューナーからの入力中のチャンネル切り換えによるフィールドの不連続，１フレーム中のライン数の増減，異なるフレームデータの混在や、ゲーム機等のノンインターレース信号入力による片フィールドの連続や、ブランク信号入力による同期抜け及び復帰後の同期信号位相の不連続等が挙げられる。
【００２８】
【課題を解決するための手段】
上記課題を解決するために、本発明は以下のような構成とした。
【００２９】
即ち、映像デジタル信号を記録・再生する記録再生装置において、少なくとも３フレーム分のメモリと、外部から入力された映像デジタル信号の同期信号にしたがって映像データを前記メモリに書き込む書き込み手段と、前記同期信号にしたがって映像データを前記メモリから読み出す第１の読み出し手段と、別途作成された自走同期信号にしたがって映像データを前記メモリから読み出す第２の読み出し手段と、前記同期信号にしたがって、少なくとも前記メモリへの映像データの書き込みタイミングと読み出しタイミングを制御し、メモリのフレームページを管理するページ管理手段と、を備え、前記ページ管理手段にしたがって前記外部から入力された映像デジタル信号のフレーム長が標準である場合は前記第１の読み出し手段へ、前記外部から入力された映像デジタル信号のフレーム長が標準より長いまたは短い場合は前記第２の読み出し手段へ切換えるようにした。
【００３０】
ここで、前記第２の読み出し手段は、前記同期信号のフレーム長と予め設定された所定の標準値との長短差を検出するフレーム長検出手段と、前記標準値より長い、第１のフレーム基準信号を作成する第１の内部カウンタと、前記標準値より短い、第２のフレーム基準信号を作成する第２の内部カウンタと、前記同期信号に基づいてウィンドウパルスを生成するウィンドウパルス生成部と、を備え、前記フレーム長検出手段の検出結果より、前記フレーム長が前記標準値と一致した場合は、前記第１の読み出し手段で前記メモリから映像データを読み出し、前記フレーム長が前記標準値より長い場合は、前記第１のフレーム基準信号を用いた前記第２の読み出し手段で前記メモリから映像データを読み出し、前記フレーム長が前記標準値より短い場合は、前記第２のフレーム基準信号を用いた前記第２の読み出し手段で前記メモリから映像データを読み出し、前記第１の読み出し手段から前記第２の読み出し手段への切り換わり時には、前記第１の内部カウンタ及び第２の内部カウンタをリセットし、前記第２の読み出し手段から前記第１の読み出し手段への切り換わりは、前記ウィンドウパルス内に前記第１のフレーム基準信号または前記第２のフレーム基準信号が入った時に行われるようにした。
【００３１】
また、前記第２の読み出し手段は、フィールドを判別するフィールド判別手段と、フィールドの不連続を検出する不連続検出手段と、を備え、前記フィールド判別手段で判別したフィールドから前記不連続検出手段によりフィールド不連続を検出した場合、メモリの書き込みページ及び読み出しページを保持するようにしても良く、
また、前記第２の読み出し手段は、１フレーム中のライン数を検出するライン数検出手段を備え、該ライン数検出手段で検出されたライン数が、予め設定された所定のライン数と異なる場合、メモリの書き込みページ及び読み出しページを保持するようにしても良い。
【００３２】
更に、前記第２の読み出し手段は、外部から入力された映像デジタル信号のブランク期間を検出するブランク検出手段と、前記ブランク検出手段によりブランク期間を検出した場合、前記メモリから読み出される映像信号を強制的にミュートするマスク手段と、を備えても良く、
また、前記第２の読み出し手段は、外部から入力された映像デジタル信号がインターレースかノンインターレースか判別するインターレース判別手段と、前記インターレース判別手段により外部から入力された映像デジタル信号がノンインターレースと判別された場合、フィールド付け替えを行い、インターレースに変換するフィールド付け替え手段と、を備えても良い。
【００３３】
ここで、前記インターレース判別手段の判別結果が変化した際、メモリの書き込みページ及び読み出しページの内容を保持することが好ましく、
更には、前記インターレース判別手段の判別結果が変化した際、予め設定された所定の期間前記判別結果を監視した後、メモリの書き込みページ及び読み出しページの内容を保持することが好ましい。
【００３４】
【発明の実施の形態】
以下、本発明の一実施例について説明する。
【００３５】
まず、映像データのシャフリングについて説明する。
【００３６】
映像データを圧縮、記録する場合に直交変換を行なうが、その際に情報量のバラツキを小さくして圧縮効率を向上させるために、シャフリング処理（映像データの並べ換え処理）が行われている。
【００３７】
上記シャフリング処理を簡単に行うためには、１フレーム分の映像データを記憶できるメモリを２個用意し、一方が書き込みを行っている間に他方は１フレーム前のデータを書き込み時とは異なった順序で読み出すという方法（バンク方式）を用いればよい。
【００３８】
しかしながら、従来はメモリのコストが高く、上記バンク方式で必要とされる２フレーム分のメモリは、容量が大きすぎてコストパフォーマンスが悪いため、それを解決する手段として、１フレーム分のメモリを使用してシャフリング処理を行う方法が用いられていた。
【００３９】
図４を用いて、１フレーム分のメモリでシャフリング処理を行う方法の一例を説明する。図４は標準モード・５２５／６０方式の１フレーム分のメモリを示す図であり、図４において５１はＹ信号ＤＣＴブロック、５２はＣｒ信号ＤＣＴブロック、５３はＣｂ信号ＤＣＴブロック、５４はマクロブロック、５５はスーパーブロックである。
【００４０】
まず、メモリへの書き込みは、１ｓｔフィールドのデータが横方向に１ラインおきに２４０ライン、続いて２ｎｄフィールドのデータが同様に２４０ライン書き込まれる。
【００４１】
次に、読み出しはＤＣＴブロックと呼ばれる、水平方向サンプリング数８、垂直方向サンプリング数８のブロックを最小単位として行われる。このＤＣＴブロックは、Ｙ信号ＤＣＴブロック５１が４つ、Ｃｒ信号ＤＣＴブロック５２が１つ、Ｃｂ信号ＤＣＴブロック５３が１つの合計６つでマクロブロック５４単位にまとめられ、さらにマクロブロック５４が２７個でスーパーブロック５５にまとめられる。最初に読み出されるのは図４中で斜線で示したスーパーブロック５５であり、Ｙ０からＹ３までのＹ信号ＤＣＴブロック５１、Ｃｒ信号ＤＣＴブロック５２、Ｃｂ信号ＤＣＴブロック５３の順にマクロブロック５４の単位で読み出され、各５つのスーパーブロック５５中の０から２６までのマクロブロック５４が読み出されると、順次下の段のスーパーブロック５５に移動して読み出しが行われる。
【００４２】
そして、次のフレームのデータは、読み出しが終了したスーパーブロック５５に書き込みを行い、以降順次読み出しが終了したブロックに書き込みを行うことで、１フレーム分のメモリでシャフリング処理を実現している。
【００４３】
ここで、上記１フレーム分のメモリで行うシャフリング処理方法について、上記課題の前後フレームのデータが混ざる現象について検証する。書き込み周期より読み出し周期が短い場合は、次第に書き込みが間に合わなくなるため、まだ書き込みが終了していないスーパーブロック５５の読み出しが行われることになり、前フレームのデータと混ざったデータの読み出しが行われる。書き込み周期より読み出し周期が長い場合は、次第に読み出しが間に合わなくなるため、まだ読み出しが終了していないスーパーブロック５５に次のフレームの書き込みが行われることになり、次フレームのデータと混ざったデータの読み出しが行われる。
【００４４】
以上により、１フレーム分のメモリでシャフリング処理を行った場合、書き込み周期と読み出し周期が異なると前後のフレームのデータが混ざる現象が発生する。しかも書き込み／読み出しのアドレス巡回規則が破綻するため、アドレス巡回をリセットしないと復帰できない可能性もあり、使用は難しい。
【００４５】
しかし、最近ではメモリの大容量化及び量産効果による低価格化により、外付けメモリを用いる場合、１フレーム分の専用メモリより汎用メモリを用いる方がコスト的に有利になってきている。現在コスト的にも入手しやすいのが１６ＭｂｉｔのＤＲＡＭであり、１フレーム分のデータ量が最も多い標準モード・６２５／５０方式（４．７５Ｍｂｉｔ）でも３フレーム分確保できる。したがって上記バンク方式を用いることができる。以下に２フレーム分のメモリを使用したバンク方式を用いた場合と、３フレーム分のメモリを使用してシャフリング処理を行った場合の、書き込み周期と読み出し周期が異なる時の比較を行う。
【００４６】
まず、書き込み周期より読み出し周期が短い場合について、図を用いて説明する。
【００４７】
図６は書き込み周期より読み出し周期が短い場合であり、（ａ）は２フレーム分、（ｂ）は３フレーム分のメモリを使用した場合である。図中のＸは、シャフリングしながら読み出しを開始するのに、充分なデータが書き込み終了している（標準モードで２ｎｄフィールドの２１６ライン）位置であり、読み出しはこのＸの位置を越えたデータに対して行うこととする。また、図中のＹは、読み出し終了位置であり、これより前に書き込みが開始された場合はデータが混ざる。また、メモリの１フレーム目をＡ，２フレーム目をＢ，３フレーム目をＣとする。
【００４８】
図６（ａ）において、Ａ１の書き込み終了位置ＸよりＡ１の読み出しが先になるため、Ｂ０を２度読みするが、Ｂ０の読み出し終了位置Ｙより前にＢ１の書き込みが開始されるため、Ｂ０とＢ１のデータが混ざって読み出される。次にＡ１の読み出しが行われるが、Ａ１の読み出し終了位置Ｙより前にＡ２の書き込みが開始されるため、Ａ１とＡ２のデータが混ざって読み出される。続いて同様にＢ１の読み出しではＢ１とＢ２のデータが混ざって読み出される。その次のＡ２の読み出しで、読み出し終了位置Ｙまで次のＡ３の書き込みが開始されないので、データの混ざりのない正常な読み出しに復帰する。
【００４９】
図６（ｂ）において、Ｃ０の書き込み終了位置ＸよりＣ０の読み出しが先になるため、Ｂ０を２度読みするが、Ｃ０の書き込み終了後はＡ１の書き込みとなるため、２度目のＢ０の読み出しはデータの混ざりのない正常な読み出しとなり、以後もデータが混ざることはない。
【００５０】
したがって、２フレーム分のメモリを使用してシャフリング処理を行った場合は、読み出しと書き込みが重なっている期間はフレームのデータが混ざって読み出される。読み出し周期と書き込み周期の位相差により、データが混ざる場合と正常の場合とが周期的に現われる。尚、この時の混ざるデータには２フレームの時間差がある。３フレーム分のメモリを使用してシャフリング処理を行った場合は、２度読みを行うことで、データが混ざることはない。
【００５１】
次に、書き込み周期より読み出し周期が長い場合について、図を用いて説明する。
【００５２】
図７は書き込み周期より読み出し周期が長い場合であり、（ａ）は２フレーム分、（ｂ）は３フレーム分のメモリを使用した場合である。図中のＸは、図６と同様にシャフリングしながら読み出しを開始するのに、充分なデータが書き込み終了している（標準モードで２ｎｄフィールドの２１６ライン）位置である。読み出しはこのＸの位置を越えたデータに対して行うこととする。また、図中のＹも図６と同様に、読み出し終了位置であり、これより前に書き込みが開始された場合はデータが混ざる。また、メモリの１フレーム目をＡ，２フレーム目をＢ，３フレーム目をＣとする。
【００５３】
図７（ａ）において、Ｂ０の読み出し終了位置Ｙより前にＢ１の書き込みが開始されるため、Ｂ０とＢ１のデータが混ざって読み出される。次にＡ１の読み出しが行われるが、読み出し終了位置Ｙより前にＡ２の書き込みが開始されるため、Ａ１とＡ２のデータが混ざって読み出される。続いて同様にＢ１の読み出しではＢ１とＢ２のデータが、Ａ２の読み出しではＡ２とＡ３のデータが混ざって読み出される。その次の読み出しは、Ａ３の書き込み終了位置Ｘを越えているので、Ｂ２の読み出しを行わずにドロップし、Ａ３の読み出しを行うことで、データの混ざりのない正常な読み出しに復帰する。
【００５４】
図７（ｂ）において、Ｂ１の読み出しの次の読み出しは、Ａ２の書き込みが終了位置Ｘを越えているので、Ｃ１の読み出しを行わずにドロップし、Ａ２の読み出しを行うことで、データの混ざりのない正常な読み出しとなる。
【００５５】
したがって、２フレーム分のメモリを使用してシャフリング処理を行った場合は、読み出しと書き込みが重なっている期間はフレームのデータが混ざって読み出される。読み出し周期と書き込み周期の位相差により、データが混ざる場合と正常の場合とが周期的に現われる。尚、この時の混ざるデータには２フレームの時間差がある。３フレーム分のメモリを使用してシャフリング処理を行った場合は、ドロップを行うことで、データが混ざることはない。
【００５６】
以上により、シャフリングメモリへの書き込みと読み出しが非同期の場合、３フレーム分のメモリを使用することで、データが混ざることなくシャフリング処理が行える。
【００５７】
次に、３フレーム分のシャフリングメモリを使用した、本実施例で使用する記録再生装置の説明を行う。
【００５８】
図１は、本実施例で使用する、記録再生装置の回路の一例を示す図である。図１において、１はＩ／Ｏブロック、２はＶＳＰブロック、３はＤＲＰブロック、４は制御ブロック、５は入力映像信号処理回路、６はシャフリングメモリ、７は直交変換回路、８はフレーム化回路、９はＰＴＧメモリ、１０はエンコーダ、１１はデコーダ、１２はＥＣＣメモリ、１３はデフレーム化回路、１４は逆直交変換回路、１５は出力映像信号処理回路、１６は同期分離回路、１７は垂直及び水平同期分離回路、１８はＩ／ＯＰＬＬ回路、１９はマルチプレクサ、２０はＩ／Ｏコントロール信号発生回路、２１は１３．５ＭＨｚクロック発振回路、２２は４／１ＰＬＬ回路、２３は分周器、２４はフレームパルス生成カウンタ、２５はＶＳＰコントロール信号発生回路、２６はＤＲＰＰＬＬ回路、２７はＤＲＰコントロール信号発生回路、２８は外部入力制御回路、２９は位相比較器、３０はデータマスク回路である。
【００５９】
図１に示した記録再生装置は、映像信号の入出力処理を行なう入出力部であるＩ／Ｏブロック１（入出力処理部）と、映像データに対して所定の信号処理を行なうＶＳＰ（Ｖｉｄｅｏ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）ブロック２（圧縮伸長処理部）と、映像データの記録再生を行なう記録再生処理等を行なうＤＲＰ（Ｄａｔａ Ｒｅｃｏｒｄｉｎｇ Ｐｌａｙｂａｃｋ）ブロック３（記録再生処理部）と、各ブロック１〜３に必要なクロックをそれぞれ形成すると共に、装置全体の制御を行なう制御ブロック４で構成されている。
【００６０】
この記録再生装置において、外部から入力される、例えばコンポジット信号の記録再生を行う場合を以下に説明する。
【００６１】
まず制御ブロック４では、入力されたコンポジット信号は、同期分離回路１６で同期信号が抽出され、垂直及び水平同期分離回路１７に供給される。
【００６２】
垂直及び水平同期分離回路１７で同期信号を垂直同期信号及び水平同期信号に分離し、Ｉ／ＯＰＬＬ回路１８で水平同期信号をリファレンスとして、国際無線通信諮問委員会（ＩＴＶ−Ｒ）で勧告されている１３．５ＭＨｚのクロックが形成され、マルチプレクサ１９を介してＩ／Ｏコントロール信号発生回路２０に供給される。Ｉ／Ｏコントロール信号発生回路２０では、Ｉ／Ｏコントロール信号が形成され、１３．５ＭＨｚのクロックと共にＩ／Ｏブロック１に供給される。
【００６３】
垂直同期信号は、外部入力制御回路２８で映像信号のフレーム長が標準の場合に、外部入力同期信号としてフレームパルス生成の基準となり、映像信号のフレーム長が非標準の周波数の場合には、自走カウンタによる内部自走同期信号がフレームパルス生成の基準となり、位相比較器２９に供給される。
【００６４】
また１３．５ＭＨｚクロック発振回路２１では１３．５ＭＨｚのクロックが形成され、４／１ＰＬＬ回路２２とＤＲＰＰＬＬ回路２６に供給される。４／１ＰＬＬ回路２２では１３．５ＭＨｚのクロックが４倍され、５４ＭＨｚのクロックが形成されて分周器２３に供給される。分周器２３では５４ＭＨｚのクロックが１／３分周されて１８ＭＨｚのクロックが形成され、ＦＰカウンタ２４とＶＳＰコントロール信号発生回路２５に供給される。
【００６５】
ＦＰカウンタ２４では１８ＭＨｚのクロックでカウントされたフレームパルスが生成され、ＶＳＰコントロール信号発生回路２５と位相比較器２９と外部入力制御回路２８に供給される。位相比較器２９ではＦＰカウンタ２４からのフレームパルスと、外部入力制御回路２８からのフレームパルス基準が比較され、その結果が１３．５ＭＨｚクロック発振回路２１に供給されて位相が合う方向に制御される。ＶＳＰコントロール信号発生回路２５では、分周器２３からの１８ＭＨｚのクロックと、ＦＰカウンタ２４からのフレームパルスに基づいて形成されるＶＳＰコントロール信号が、１８ＭＨｚのクロックと共にＶＳＰブロック２に供給される。また外部入力制御回路２８で、シャフリングメモリのページ管理信号とマスク信号の形成が行われ、ＶＳブロック２に供給される。
【００６６】
またＤＲＰＰＬＬ回路２６では、１３．５ＭＨｚクロック発振回路２１からの１３．５ＭＨｚのクロックが３１／１０倍されて４１．８５ＭＨｚのクロックが形成され、ＤＲＰコントロール信号発生回路２７に供給される。ＤＲＰコントロール信号発生回路２７では、４１．８５ＭＨｚのクロックに基づいてＤＲＰコントロール信号を形成し、４１．８５ＭＨｚのクロックと共にＤＲＰブロック３に供給される。
【００６７】
次にＩ／Ｏブロック１では、入力されたコンポジット信号は、入力映像信号処理回路５でサンプリングされると共にデジタル化され、さらに輝度データＹ及びクロマデータＣが形成され、制御ブロック４から供給される１３．５ＭＨｚのクロックにより、外部入力制御回路２８からのページ管理にしたがって、シャフリングメモリ６に書き込まれる。
【００６８】
そしてＶＳＰブロック２では、制御ブロック４から供給される１８ＭＨｚのクロックで、外部入力制御回路２８からのページ管理にしたがって、シャフリングメモリ６から映像データを読み出し、データマスク回路３０で外部入力制御回路２８からのマスク信号にしたがってマスク処理を施し、直交変換回路７でデータ圧縮し、フレーム化回路８で１画像分の映像データを形成し、ＰＴＧメモリ９に書き込むと共にパリティを付加する。
【００６９】
そしてＤＲＰブロック３では、制御ブロック４から供給される４１．８５ＭＨｚのクロックで、ＰＴＧメモリ９から映像データを読み出し、エンコーダ１０で所定の符号化処理を施し、記録ヘッド（図示せず）に出力する。
【００７０】
次に、この記録再生装置において、再生を行う場合を以下に説明する。
【００７１】
まず制御ブロック４では、１３．５ＭＨｚクロック発振回路２１で形成された１３．５ＭＨｚのクロックが、ＤＲＰＰＬＬ回路２６で３１／１０倍されて４１．８５ＭＨｚのクロックが形成され、ＤＲＰコントロール信号発生回路２７に供給される。ＤＲＰコントロール信号発生回路２７では、４１．８５ＭＨｚのクロックに基づいてＤＲＰコントロール信号を形成し、４１．８５ＭＨｚのクロックと共にＤＲＰブロック３に供給される。またＤＲＰコントロール信号発生回路２７では、再生ヘッド（図示せず）からデコーダ１１を介して供給されるテープに記録されたパイロット信号に基づいて、キャプスタン速度が制御される。即ち、再生ヘッドにより記録トラックを正確にトレースすることができ、従って映像データを正確に再生することができる。
【００７２】
また１３．５ＭＨｚクロック発振回路２１で形成された１３．５ＭＨｚのクロックが４／１ＰＬＬ回路２２に供給され、４倍されて５４ＭＨｚのクロックが形成されて分周器２３に供給される。分周器２３では５４ＭＨｚのクロックが１／３分周されて１８ＭＨｚのクロックが形成され、ＦＰカウンタ２４とＶＳＰコントロール信号発生回路２５に供給される。ＦＰカウンタ２４では１８ＭＨｚのクロックでカウントされたフレームパルスが生成され、ＶＳＰコントロール信号発生回路２５に供給される。
【００７３】
ＶＳＰコントロール信号発生回路２５では、分周器２３からの１８ＭＨｚのクロックと、ＦＰカウンタ２４からのフレームパルスに基づいて形成されるＶＳＰコントロール信号が、１８ＭＨｚのクロックと共にＶＳＰブロック２に供給される。
【００７４】
また分周器２３で５４ＭＨｚのクロックが１／４分周されて１３．５ＭＨｚのクロックが形成され、マルチプレクサ１９を介してＩ／Ｏコントロール信号発生回路２０に供給される。Ｉ／Ｏコントロール信号発生回路２０では、Ｉ／Ｏコントロール信号が形成され、１３．５ＭＨｚのクロックと共にＩ／Ｏブロック１に供給される。
【００７５】
ＤＲＰブロック３では、再生ヘッド（図示せず）により再生された映像データがデコータ１１に供給され、所定の復号化処理が施され、制御ブロック４から供給される４１．８５ＭＨｚのクロックでＥＣＣメモリ１２に書き込まれると共に、誤り訂正される。
【００７６】
ＶＳＰブロック２では、制御ブロック４から供給される１８ＭＨｚのクロックによりＥＣＣメモリ１２から映像データが読み出され、デフレーム化回路１３を介して逆直交変換回路１４に供給され、ＶＳＰコントロール信号に基づいて逆直交変換処理され、１８ＭＨｚのクロックにより、１画像分の映像データを形成するようにシャフリングメモリ６に書き込まれる。
【００７７】
Ｉ／Ｏブロック１では、制御ブロック４から供給される１３．５ＭＨｚのクロックによりシャフリングメモリ６から映像データが読み出され、出力映像信号処理回路１５で、Ｉ／Ｏコントロール信号に基づいてコンポジットデータが形成されると共に、アナログ化されて外部に出力される。
【００７８】
ここで、外部入力制御回路２８について、さらに詳しく説明する。
【００７９】
図２は、外部入力制御回路２８の詳細を示す回路ブロック図である。図２において、３１は外部同期信号処理回路、３２はフィールド不連続検出回路、３３はライン数エラー検出回路、３４はインターレース／ノンインターレース判別回路、３５はリファレンスページ生成回路、３６はブランク検出回路、３７はマスク信号生成回路、３８はフレーム長判定回路、３９は長フレーム基準パルス生成回路、４０は短フレーム基準パルス生成回路、４１はマルチプレクサである。
【００８０】
まず、外部入力映像信号が乱れた場合について説明する。
【００８１】
入力された垂直同期信号と水平同期信号から、フィールド不連続検出回路３２でフィールド不連続判定を行う。また、前フィールドのフィールド不連続判定の結果を保持する。
【００８２】
同様に、垂直同期信号と水平同期信号から、ライン数エラー検出回路３３で１フィールド中のライン数が所定の値を満たしているか判断し、満たしていない場合にエラーフラグを立てる。また前フィールドのライン数判定結果を保持する。
【００８３】
次に、インターレース／ノンインターレース判別回路３４で、垂直同期信号にしたがってフィールド毎に、フィールド不連続検出回路３２からのフィールド不連続判定と、前フィールドのフィールド不連続判定を参照し、フィールド不連続が所定の回数を越えた場合に、フラグを立てるとともに１ｓｔ／２ｎｄフィールドの疑似付け替え信号を出力する。尚、フィールドが連続が正常に戻った場合も、正常の連続が所定の回数を越えた場合にフラグをリセットする。
【００８４】
外部同期信号処理回路３１では、入力された垂直同期信号と水平同期信号から、フレームのスタートを検出するが、インターレース／ノンインターレース判別回路３４のフラグが立っている場合は、１ｓｔ／２ｎｄフィールドの疑似付け替え信号にしたがってフレームのスタートを検出する。
【００８５】
そしてこれらの結果を元に、リファレンスページ生成回路３５でシャフリングメモリのページ管理を行う。まず外部同期信号処理回路３１からのフレームスタート信号にしたがって、フレームスタート時にページを確定する。インターレースモードの時は、ライン数判定、前フィールドのライン数判定、フィールド不連続判定、前フィールド不連続判定の全てがエラーでない時のみ、リファレンスページを更新する。ノンインターレースモードの時は、ライン数判定、前フィールドのライン数判定がエラーでない時のみ、リファレンスページを更新する。それ以外の場合はリファレンスページは更新されず、保持される。このリファレンスページを元に、書き込みページは外部同期のフレームの先頭で、リファレンスページに１を加えてセットし、読み出しページはフレームパルスの先頭で、リファレンスページの値をそのままセットする。
【００８６】
また、マスク信号は次のように生成される。ブランク信号が入ってきた場合は、水平同期信号が来なくなるため、ブランク検出回路３６では水平同期信号の周期を測定し、周期が所定の値を越えた場合にブランクと判定する。また、ライン数エラー検出回路３３からのライン数判定の値も参照し、ブランク判定又はライン数エラーの際に、水平同期信号エラーフラグを立てる。そしてマスク信号生成回路３７で、フレームパルスの先頭で水平同期信号エラーフラグを参照し、所定の回数分連続した場合にマスク信号を出力する。
【００８７】
次に、外部入力映像信号のフレーム長が変動する場合について説明する。
【００８８】
外部同期信号処理回路３１からのフレームスタート信号を基準に、フレーム長判定回路３８でフレーム長が判定され、フレームが長い場合はロングフラグが立ち、短い場合はショートフラグが立つ。また切り換えタイミングのウィンドウパルスを生成する。ロングフラグが立った場合、長フレーム基準パルス生成回路３９で作成される、標準のフレーム長より所定の長さ分長い内部自走同期信号が、マルチプレクサ４１を介して出力される。ショートフラグが立った場合、短フレーム基準パルス生成回路４０で作成される、標準のフレーム長より所定の長さ分短い内部自走同期信号が、マルチプレクサ４１を介して出力される。またフレーム長が標準であり、ロングフラグもショートフラグも立たない場合は、フレームスタート信号が外部入力同期信号として、マルチプレクサ４１を介して出力される。
【００８９】
尚、外部入力同期信号から内部自走同期信号への切り換えの位相を合わせるために、外部入力同期信号で動作している時は、長フレーム基準パルス生成回路３９及び短フレーム基準パルス生成回路４０の内部自走カウンタは、フレームスタート信号でリセットされる。また内部自走同期信号から外部入力同期信号への切り換え時は、フレーム長判定回路３８で生成されたウィンドウパルスを参照し、ウィンドウパルス内に内部自走同期信号が来るまで切り換えを行わないことで位相を合わせる。
【００９０】
上記、外部入力制御回路の処理の流れを図３に示す。
【００９１】
以上のような処理により、外部入力映像データが乱れた場合のデータの読み書きがどのように行われるかを、図５を用いて説明する。
【００９２】
図５（ａ）は、つなぎ撮り等によるフィールド不連続（１ｓｔフィールド連続）の場合である。図５（ａ）において、Ａ１の１ｓｔフィールドの書き込みの次は、フィールド検出でＡ２の１ｓｔフィールドが検出されるため、フィールド不連続となりフィールドエラーフラグが立ち、書き込みページＡと読み出しページＣが保持される。Ａ１の１ｓｔフィールドのデータだけ書き込まれたページＡにＡ２のデータが上書きされ、前フィールドエラーフラグの解除後にページ保持が解除されてＡ２のデータが読み出されるため、正常な映像データが出力される。
【００９３】
また、図示してはいないが２ｎｄフィールド連続の場合も、同様にページの保持により正常な映像データが出力される。
【００９４】
次に、図５（ｂ）はインターレースからノンインターレース（１ｓｔフィールドのみ）に切り換わった場合である。図５（ｂ）において、Ａ１の１ｓｔフィールドの書き込みの次は、フィールド検出でＡ２の１ｓｔフィールドが検出されるため、フィールド不連続となりフィールドエラーフラグが立ち、書き込みページＡと読み出しページＣが保持される。
【００９５】
しかし、Ａ２の１ｓｔフィールドの書き込みの次は、フィールド検出でＡ３の１ｓｔフィールドが検出され、以下１ｓｔフィールドが連続して検出されるため、フィールドエラーフラグは立ったままとなる。フィールド不連続カウントは、フィールドエラーフラグの立ち上がりでリセットされ、フィールドエラーフラグと前フィールドエラーフラグの両方が立っている間カウントアップし、フィールドエラーが何回続いているが数える。そして所定の回数（図では４回）続いた場合にノンインターフラグを立て、疑似フィールド付け換え信号を発生し、Ａ７の疑似１ｓｔフィールド、疑似２ｎｄフィールドを書き込む。以降、ページ保持が解除され、Ｂ７以降の書き込みが順次行われ、読み出しもＣ０の次からＡ７以降が読み出され、正常な映像データが出力される。
【００９６】
２ｎｄフィールドのみのノンインターレースの場合も同様である。また、図示してはいないが、ノンインターレースからインターレースへ切り換わった場合も同様に、フィールドエラーの解除の連続をカウントし、所定の回数続いたところでノンインターフラグを解除する。そして切り換わるまでの期間、ページを保持することで、正常な映像データが出力される。
【００９７】
次に、図５（ｃ）はライン数変動（減少）が有った場合である。図５（ｃ）において、Ａ１の１ｓｔフィールドのライン数が所定の値より少ないと判定され、ライン数エラーフラグが立ち、書き込みページＡと読み出しページＣが保持される。Ａ１のライン数不足のデータが書き込まれたページＡにＡ２のデータが上書きされ、前フィールドエラーフラグの解除後にページ保持が解除されてＡ２のデータが読み出されるため、正常な映像データが出力される。また、図示してはいないがライン数が増加した場合も、同様にページの保持により正常な映像データが出力される。
【００９８】
次に、図５（ｄ）はブランク入力の場合である。ブランク入力は入力同期信号が来なくなるのだが、垂直同期信号が来なくなる場合、水平同期信号が来なくなる場合、垂直同期信号と水平同期信号の両方が来なくなる場合の３つの場合が考えられるが、図５（ｄ）は垂直同期信号が来なくなる場合を示している。図５（ｄ）において、Ａ１の１ｓｔフィールドの書き込み中に垂直同期信号が来なくなるが、水平同期信号は動作し続けているためにライン数カウント値が所定の値より多いと判定され、ライン数エラーフラグが立ち、書き込みページＡと読み出しページＣが保持される。
【００９９】
そしてライン数エラーフラグと水平同期信号の周波数エラーフラグ（図示せず）のＯＲをとった水平同期エラーフラグが立つ。以後もライン数エラーフラグが立ったままとなるため、水平同期エラーフラグも立ったままとなる。水平同期エラーカウントは水平同期エラーフラグの立ち上がりでリセットされ、水平同期エラーフラグと前フレーム水平同期エラーフラグの両方が立っている間カウントアップし、水平同期エラーが何回続いているが数える。そして所定の回数（図では４回）続いた場合にブランクフラグを立て、読み出しデータを例えばブラックミュート信号にマスクする。
【０１００】
また、図示してはいないが水平同期信号が来ない場合、及び垂直同期信号と水平同期信号の両方が来なくなる場合は、水平同期信号が来ない場合で兼用しており、水平同期信号が来なくなった場合に水平同期信号の周波数エラーフラグ（図示せず）が立ち、ライン数エラーフラグと水平同期信号の周波数エラーフラグのＯＲをとった水平同期エラーフラグが立つ。以後は上記と同様に水平同期エラーが何回続いているが数え、所定の回数続いた場合にブランクフラグを立て、読み出しデータをマスクする。
【０１０１】
以上、説明したように、記録時に外部入力映像データの垂直同期信号が標準周波数でない場合は、内部自走同期信号にしたがって、標準周波数の場合は、外部入力同期信号にしたがって映像データの記録を行うことができる。また、外部入力同期信号と内部自走同期信号の切り換えは位相がとぶことなく行うことができる。また、３フレーム分のシャフリングメモリを用いることで、フレームのデータが混ざらなく、さらにフレームページを管理すること、及び映像データの強制マスクを行なうことで、外部入力映像データに乱れがあっても正常な映像データを記録することができる。
【０１０２】
【発明の効果】
以上のような方法により、本発明では、３フレーム分のシャフリングメモリを用いることで、フレームのデータが混ざることなく記録が行え、またコンポジット信号等の外部入力映像データの同期信号が乱れた場合でも、外部入力同期信号の乱れを検出し、３フレーム分のシャフリングメモリのフレームページを管理すること、及び映像データの強制マスクを行なうことで、正常な映像データが記録されるため、記録時の画質を高めた記録再生装置を実現することができる。
【０１０３】
また外部入力同期信号と内部自走同期信号の切り換えがスムーズに行われるため、記録ヘッドの回転数に関して、正確なドラムサーボをかけることができ、入力信号に忠実な記録を行うことができる。
【図面の簡単な説明】
【図１】本発明に係る記録再生装置を示すブロック図である。
【図２】本発明に係る記録再生装置の外部入力制御回路の詳細を示すブロック図である。
【図３】本発明に係る記録再生装置の外部入力制御回路の処理の流れを示すフローチャートである。
【図４】標準モード・５２５／６０方式の１フレーム分のメモリを示す図である。
【図５】外部入力映像データが乱れた場合のデータの読み書きを示すタイミングチャートである。
【図６】書き込み周期より読み出し周期が短い場合のデータの読み書きを示すタイミングチャートである。
【図７】書き込み周期より読み出し周期が長い場合のデータの読み書きを示すタイミングチャートである。
【図８】従来の記録再生装置を示すブロック図である。
【符号の説明】
１ Ｉ／Ｏブロック
２ ＶＳＰブロック
３ ＤＲＰブロック
４ 制御ブロック
５ 入力映像信号処理回路
６ シャフリングメモリ
７ 直交変換回路
８ フレーム化回路
９ ＰＴＧメモリ
１０ エンコーダ
１１ デコーダ
１２ ＥＣＣメモリ
１３ デフレーム化回路
１４ 逆直交変換回路
１５ 出力映像信号処理回路
１６ 同期分離回路
１７ 垂直及び水平同期分離回路
１８ Ｉ／ＯＰＬＬ回路
１９ マルチプレクサ
２０ Ｉ／Ｏコントロール信号発生回路
２１ １３．５ＭＨｚクロック発振回路
２２ ４／１ＰＬＬ回路
２３ 分周器
２４ フレームパルス生成カウンタ
２５ ＶＳＰコントロール信号発生回路
２６ ＤＲＰＰＬＬ回路
２７ ＤＲＰコントロール信号発生回路
２８ 外部入力制御回路
２９ 位相比較器
３０ データマスク回路
３１ 外部同期信号処理回路
３２ フィールド不連続検出回路
３３ ライン数エラー検出回路
３４ インターレース／ノンインターレース判別回路
３５ リファレンスページ生成回路
３６ ブランク検出回路
３７ マスク信号生成回路
３８ フレーム長判定回路
３９ 長フレーム基準パルス生成回路
４０ 短フレーム基準パルス生成回路
４１ マルチプレクサ
５１ Ｙ信号ＤＣＴブロック
５２ Ｃｒ信号ＤＣＴブロック
５３ Ｃｂ信号ＤＣＴブロック
５４ マクロブロック
５５ スーパーブロック
１０１ Ｉ／Ｏブロック
１０２ ＶＳＰブロック
１０３ ＤＲＰブロック
１０４ 制御ブロック
１０５ 入力映像信号処理回路
１０６ シャフリングメモリ
１０７ 直交変換回路
１０８ フレーム化回路
１０９ ＰＴＧメモリ
１１０ エンコーダ
１１１ デコーダ
１１２ ＥＣＣメモリ
１１３ デフレーム化回路
１１４ 逆直交変換回路
１１５ 出力映像信号処理回路
１１６ 同期分離回路
１１７ 同期検出回路
１１８ マルチプレクサ
１１９ 垂直及び水平同期分離回路
１２０ Ｉ／Ｏコントロール信号発生回路
１２１ Ｉ／ＯＰＬＬ回路
１２２ ＶＳＰコントロール信号発生回路
１２３ ２ＶＳＰＰＬＬ回路
１２４ ＤＲＰコントロール信号発生回路
１２５ ＤＲＰＰＬＬ回路
１２６ マルチプレクサ
１２７ ＰＢＰＬＬ回路
１２８ リファレンス同期ジェネレータ
１２９ フレームパルス生成回路
【発明の属する技術分野】
本発明は、映像デジタル信号を記録・再生するデジタル信号装置に関するものであり、外部入力映像信号を記録する装置に関するものである。
【０００２】
【従来の技術】
近年、デジタル信号処理技術の発展に伴い、映像信号などを高能率符号化したデジタルデータを記録再生する装置、例えばデジタルビデオカセットテープレコーダー（以下、ＤＶＣと称す）が普及してきている。
【０００３】
この記録再生装置で、コンポジット信号等の外部入力映像信号を記録する方法が、特開平７ー１７７４６９号公報に提案されている。
【０００４】
上記提案の場合の一実施例を図８に示す。図８において、１０１はＩ／Ｏブロック、１０２はＶＳＰブロック、１０３はＤＲＰブロック、１０４は制御ブロック、１０５は入力映像信号処理回路、１０６はシャフリングメモリ、１０７は直交変換回路、１０８はフレーム化回路、１０９はＰＴＧメモリ、１１０はエンコーダ、１１１はデコーダ、１１２はＥＣＣメモリ、１１３はデフレーム化回路、１１４は逆直交変換回路、１１５は出力映像信号処理回路、１１６は同期分離回路、１１７は同期検出回路、１１８はマルチプレクサ、１１９は垂直及び水平同期分離回路、１２０はＩ／Ｏコントロール信号発生回路、１２１はＩ／ＯＰＬＬ回路、１２２はＶＳＰコントロール信号発生回路、１２３は２ＶＳＰＰＬＬ回路、１２４はＤＲＰコントロール信号発生回路、１２５はＤＲＰＰＬＬ回路、１２６はマルチプレクサ、１２７はＰＢＰＬＬ回路、１２８はリファレンス同期ジェネレータ、１２９はフレームパルス生成回路である。
【０００５】
図８に示した記録再生装置は、映像信号の入出力処理を行なう入出力部であるＩ／Ｏブロック１０１（入出力処理部）と、映像データに対して所定の信号処理を行なうＶＳＰ（Ｖｉｄｅｏ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）ブロック１０２（圧縮伸長処理部）と、映像データの記録再生を行なう記録再生処理等を行なうＤＲＰ（Ｄａｔａ Ｒｅｃｏｒｄｉｎｇ Ｐｌａｙｂａｃｋ）ブロック１０３（記録再生処理部）と、各ブロック１０１〜１０３に必要なクロックをそれぞれ形成すると共に、装置全体の制御を行なう制御ブロック１０４で構成されている。
【０００６】
この記録再生装置において、外部から入力される、例えばコンポジット信号の記録再生を行う場合を以下に説明する。
【０００７】
まず制御ブロック１０４では、入力されたコンポジット信号は、同期分離回路１１６で同期信号が抽出され、同期検出回路１１７で同期信号が検出された時に、同期分離回路１１６からの同期信号がマルチプレクサ１１８を介して垂直及び水平同期分離回路１１９に供給される。尚、同期検出回路１１７で所定時間同期信号が検出されなかった場合でも、リファレンス同期ジェネレータ１２８からマルチプレクサ１１８を介して垂直及び水平同期分離回路１１９に同期信号が供給されるようになっている。
【０００８】
垂直及び水平同期分離回路１１９で同期信号を垂直同期信号及び水平同期信号に分離し、水平同期信号はＩ／ＯＰＬＬ回路１２１で位相が引き込まれ、正確なタイミングの水平同期信号が形成され、Ｉ／Ｏコントロール信号発生回路１２０に供給される。Ｉ／Ｏコントロール信号発生回路１２０では、水平同期信号をリファレンスとして、国際無線通信諮問委員会（ＩＴＶ−Ｒ）で勧告されている１３．５ＭＨｚのクロックが形成されると共に、Ｉ／Ｏコントロール信号が形成され、これらがＩ／Ｏブロック１０１に供給される。
【０００９】
垂直同期信号は、フレームパルス生成回路１２９で映像信号のフレーム長が検出され、標準の周波数に対して±１％以内の時は供給された垂直同期信号からフレームパルスを生成（以下、外部入力同期信号と称す）し、標準の垂直同期信号に対して＋１％以上の時は＋１％の、−１％以下の時は−１％の独自のフレームパルスを生成（以下、内部自走同期信号と称す）し、２ＶＳＰＰＬＬ回路１２３に供給する。
【００１０】
尚、外部入力同期信号から内部自走同期信号へ切り換わる時は、供給された垂直同期信号で内部自走同期信号用カウンタをリセットすることで、出力するフレームパルスに連続性を持たせる。また内部自走同期信号から外部入力同期信号へ切り換わる時は、所定のウィンドウ幅を設けて、位相がウィンドウ内の時に切り換えを行なうことで、出力するフレームパルスに連続性を持たせる。
【００１１】
２ＶＳＰＰＬＬ回路１２３では、フレームパルスの位相が引き込まれ、正確なタイミングのフレームパルスが形成され、ＶＳＰコントロール信号発生回路１２２に供給される。ＶＳＰコントロール信号発生回路１２２からは、１８ＭＨｚのクロックと、１８ＭＨｚのクロックに基づいて形成されるＶＳＰコントロール信号が、ＶＳＰブロック１０２に供給される。
【００１２】
また、ＤＲＰＰＬＬ回路１２５では、２ＶＳＰＰＬＬ回路１２３から供給されるタイミング信号の位相が引き込まれ、正確なタイミングの４１．８５ＭＨｚのクロックが形成され、マルチプレクサ１２６を介してＤＲＰコントロール信号発生回路１２４に供給する。ＤＲＰコントロール信号発生回路１２４からは、４１．８５ＭＨｚのクロックと、４１．８５ＭＨｚのクロックに基づいて形成されるＤＲＰコントロール信号が、ＤＲＰブロック１０３に供給される。
【００１３】
次にＩ／Ｏブロック１０１では、入力されたコンポジット信号は、入力映像信号処理回路１０５でサンプリングされると共にデジタル化され、さらに輝度データＹ及びクロマデータＣが形成され、制御ブロック１０４から供給される１３．５ＭＨｚのクロックにより、シャフリングメモリ１０６に書き込まれる。
【００１４】
そしてＶＳＰブロック１０２では、制御ブロック１０４から供給される１８ＭＨｚのクロックで、シャフリングメモリ１０６から映像データを読み出し、直交変換回路１０７でデータ圧縮し、フレーム化回路１０８で１画像分の映像データを形成し、ＰＴＧメモリ１０９に書き込むと共にパリティを付加する。
【００１５】
そしてＤＲＰブロック１０３では、制御ブロック１０４から供給される４１．８５ＭＨｚのクロックで、ＰＴＧメモリ１０９から映像データを読み出し、エンコーダ１１０で所定の符号化処理を施し、記録ヘッド（図示せず）に出力する。
【００１６】
次に、この記録再生装置において、再生を行う場合を以下に説明する。
【００１７】
映像データは再生時において、再生ヘッド（図示せず）により再生され、デコーダ１１１に供給される。
【００１８】
ここで、制御ブロック１０４では、上記デコータ１１１（ＤＲＰブロック１０３内）で処理された映像データがＰＢＰＬＬ回路１２７に供給され、４１．８５ＭＨｚのクロックが形成され、マルチプレクサ１２６を介してＤＲＰコントロール信号発生回路１２４に供給される。ＤＲＰコントロール信号発生回路１２４からは、４１．８５ＭＨｚのクロックとＤＲＰコントロール信号が、ＤＲＰブロック１０３に供給される。また、ＤＲＰコントロール信号発生回路１２４では、テープに記録されたパイロット信号をもとにキャプスタン速度が制御される。即ち、再生ヘッドにより記録トラックを正確にトレースすることができ、従って映像データを正確に再生することができる。
【００１９】
また、リファレンス同期ジェネレータ１２８から、マルチプレクサ１１８を介して、垂直及び水平同期分離回路１１９に同期信号が供給される。垂直及び水平同期分離回路１１９で分離された垂直同期信号は、フレームパルス生成回路１２９を介して、２ＶＳＰＰＬＬ回路１２３で位相が引き込まれ、ＶＳＰコントロール信号発生回路１２２で１８ＭＨｚのクロックと、ＶＳＰコントロール信号が形成され、ＶＳＰブロック１０２に供給される。
【００２０】
また、垂直及び水平同期分離回路１１９で分離された水平同期信号は、Ｉ／ＯＰＬＬ回路１２１で位相が引き込まれ、Ｉ／Ｏコントロール信号発生回路１２０で１３．５ＭＨｚのクロックと、Ｉ／Ｏコントロール信号が形成され、Ｉ／Ｏブロック１０１に供給される。
【００２１】
ＤＲＰブロック１０３では、上記のように再生データがデコータ１１１に供給され、所定の復号化処理が施され、制御ブロック１０４から供給される４１．８５ＭＨｚのクロックでＥＣＣメモリ１１２に書き込まれると共に、誤り訂正される。
【００２２】
ＶＳＰブロック１０２では、制御ブロック１０４から供給される１８ＭＨｚのクロックによりＥＣＣメモリ１１２から読み出され、デフレーム化回路１１３を介して逆直交変換回路１１４に供給され、ＶＳＰコントロール信号に基づいて逆直交変換処理され、１８ＭＨｚのクロックにより、１画像分の映像データを形成するようにシャフリングメモリ１０６に書き込まれる。
【００２３】
Ｉ／Ｏブロック１０１では、制御ブロック１０４から供給される１３．５ＭＨｚのクロックによりシャフリングメモリ１０６から映像データが読み出され、出力映像信号処理回路１１５で、Ｉ／Ｏコントロール信号に基づいてコンポジットデータが形成されると共に、アナログ化されて外部に出力される。
【００２４】
このようにして、記録時に外部入力映像データの垂直同期信号が、標準周波数の±１％以内の場合は、外部入力同期信号にしたがって、＋１％以上及び−１％以下の場合は、それぞれ＋１％，−１％の内部自走同期信号にしたがって映像データの記録を行うことができる。また、外部入力同期信号と内部自走同期信号の切り換わり時に、出力される垂直同期信号に連続性をもたせることができるため、記録ヘッドの回転数に関して、正確なドラムサーボをかけることができる。
【００２５】
また、再生時には、テープに記録された映像データを、正確に再生することができる。
【００２６】
【発明が解決しようとしている課題】
しかしながら、シャフリングメモリへの書き込みと読み出しが非同期のため、１フレーム分のデータの書き込みが終了する前に読み出しが始まった場合、上書きされる前の古いフレームのデータと混ざる現象が発生する。また、１フレーム分のデータの読み出しが終了する前に次フレームのデータの書き込みが始まった場合、上書きされた新しいフレームのデータと混ざる現象が発生する。これらの現象は、特に垂直同期信号の長さが標準信号に比べて恒常的に±１％以上の場合は頻繁に発生すると考えられるが、特開平７ー１７７４６９ではこの件には触れていない。
【００２７】
また、外部入力時の入力ソースによっては乱れた映像データが記録される可能性がある。その例として、つなぎ撮りされたテープ再生の入力によるフィールドの不連続や、チューナーからの入力中のチャンネル切り換えによるフィールドの不連続，１フレーム中のライン数の増減，異なるフレームデータの混在や、ゲーム機等のノンインターレース信号入力による片フィールドの連続や、ブランク信号入力による同期抜け及び復帰後の同期信号位相の不連続等が挙げられる。
【００２８】
【課題を解決するための手段】
上記課題を解決するために、本発明は以下のような構成とした。
【００２９】
即ち、映像デジタル信号を記録・再生する記録再生装置において、少なくとも３フレーム分のメモリと、外部から入力された映像デジタル信号の同期信号にしたがって映像データを前記メモリに書き込む書き込み手段と、前記同期信号にしたがって映像データを前記メモリから読み出す第１の読み出し手段と、別途作成された自走同期信号にしたがって映像データを前記メモリから読み出す第２の読み出し手段と、前記同期信号にしたがって、少なくとも前記メモリへの映像データの書き込みタイミングと読み出しタイミングを制御し、メモリのフレームページを管理するページ管理手段と、を備え、前記ページ管理手段にしたがって前記外部から入力された映像デジタル信号のフレーム長が標準である場合は前記第１の読み出し手段へ、前記外部から入力された映像デジタル信号のフレーム長が標準より長いまたは短い場合は前記第２の読み出し手段へ切換えるようにした。
【００３０】
ここで、前記第２の読み出し手段は、前記同期信号のフレーム長と予め設定された所定の標準値との長短差を検出するフレーム長検出手段と、前記標準値より長い、第１のフレーム基準信号を作成する第１の内部カウンタと、前記標準値より短い、第２のフレーム基準信号を作成する第２の内部カウンタと、前記同期信号に基づいてウィンドウパルスを生成するウィンドウパルス生成部と、を備え、前記フレーム長検出手段の検出結果より、前記フレーム長が前記標準値と一致した場合は、前記第１の読み出し手段で前記メモリから映像データを読み出し、前記フレーム長が前記標準値より長い場合は、前記第１のフレーム基準信号を用いた前記第２の読み出し手段で前記メモリから映像データを読み出し、前記フレーム長が前記標準値より短い場合は、前記第２のフレーム基準信号を用いた前記第２の読み出し手段で前記メモリから映像データを読み出し、前記第１の読み出し手段から前記第２の読み出し手段への切り換わり時には、前記第１の内部カウンタ及び第２の内部カウンタをリセットし、前記第２の読み出し手段から前記第１の読み出し手段への切り換わりは、前記ウィンドウパルス内に前記第１のフレーム基準信号または前記第２のフレーム基準信号が入った時に行われるようにした。
【００３１】
また、前記第２の読み出し手段は、フィールドを判別するフィールド判別手段と、フィールドの不連続を検出する不連続検出手段と、を備え、前記フィールド判別手段で判別したフィールドから前記不連続検出手段によりフィールド不連続を検出した場合、メモリの書き込みページ及び読み出しページを保持するようにしても良く、
また、前記第２の読み出し手段は、１フレーム中のライン数を検出するライン数検出手段を備え、該ライン数検出手段で検出されたライン数が、予め設定された所定のライン数と異なる場合、メモリの書き込みページ及び読み出しページを保持するようにしても良い。
【００３２】
更に、前記第２の読み出し手段は、外部から入力された映像デジタル信号のブランク期間を検出するブランク検出手段と、前記ブランク検出手段によりブランク期間を検出した場合、前記メモリから読み出される映像信号を強制的にミュートするマスク手段と、を備えても良く、
また、前記第２の読み出し手段は、外部から入力された映像デジタル信号がインターレースかノンインターレースか判別するインターレース判別手段と、前記インターレース判別手段により外部から入力された映像デジタル信号がノンインターレースと判別された場合、フィールド付け替えを行い、インターレースに変換するフィールド付け替え手段と、を備えても良い。
【００３３】
ここで、前記インターレース判別手段の判別結果が変化した際、メモリの書き込みページ及び読み出しページの内容を保持することが好ましく、
更には、前記インターレース判別手段の判別結果が変化した際、予め設定された所定の期間前記判別結果を監視した後、メモリの書き込みページ及び読み出しページの内容を保持することが好ましい。
【００３４】
【発明の実施の形態】
以下、本発明の一実施例について説明する。
【００３５】
まず、映像データのシャフリングについて説明する。
【００３６】
映像データを圧縮、記録する場合に直交変換を行なうが、その際に情報量のバラツキを小さくして圧縮効率を向上させるために、シャフリング処理（映像データの並べ換え処理）が行われている。
【００３７】
上記シャフリング処理を簡単に行うためには、１フレーム分の映像データを記憶できるメモリを２個用意し、一方が書き込みを行っている間に他方は１フレーム前のデータを書き込み時とは異なった順序で読み出すという方法（バンク方式）を用いればよい。
【００３８】
しかしながら、従来はメモリのコストが高く、上記バンク方式で必要とされる２フレーム分のメモリは、容量が大きすぎてコストパフォーマンスが悪いため、それを解決する手段として、１フレーム分のメモリを使用してシャフリング処理を行う方法が用いられていた。
【００３９】
図４を用いて、１フレーム分のメモリでシャフリング処理を行う方法の一例を説明する。図４は標準モード・５２５／６０方式の１フレーム分のメモリを示す図であり、図４において５１はＹ信号ＤＣＴブロック、５２はＣｒ信号ＤＣＴブロック、５３はＣｂ信号ＤＣＴブロック、５４はマクロブロック、５５はスーパーブロックである。
【００４０】
まず、メモリへの書き込みは、１ｓｔフィールドのデータが横方向に１ラインおきに２４０ライン、続いて２ｎｄフィールドのデータが同様に２４０ライン書き込まれる。
【００４１】
次に、読み出しはＤＣＴブロックと呼ばれる、水平方向サンプリング数８、垂直方向サンプリング数８のブロックを最小単位として行われる。このＤＣＴブロックは、Ｙ信号ＤＣＴブロック５１が４つ、Ｃｒ信号ＤＣＴブロック５２が１つ、Ｃｂ信号ＤＣＴブロック５３が１つの合計６つでマクロブロック５４単位にまとめられ、さらにマクロブロック５４が２７個でスーパーブロック５５にまとめられる。最初に読み出されるのは図４中で斜線で示したスーパーブロック５５であり、Ｙ０からＹ３までのＹ信号ＤＣＴブロック５１、Ｃｒ信号ＤＣＴブロック５２、Ｃｂ信号ＤＣＴブロック５３の順にマクロブロック５４の単位で読み出され、各５つのスーパーブロック５５中の０から２６までのマクロブロック５４が読み出されると、順次下の段のスーパーブロック５５に移動して読み出しが行われる。
【００４２】
そして、次のフレームのデータは、読み出しが終了したスーパーブロック５５に書き込みを行い、以降順次読み出しが終了したブロックに書き込みを行うことで、１フレーム分のメモリでシャフリング処理を実現している。
【００４３】
ここで、上記１フレーム分のメモリで行うシャフリング処理方法について、上記課題の前後フレームのデータが混ざる現象について検証する。書き込み周期より読み出し周期が短い場合は、次第に書き込みが間に合わなくなるため、まだ書き込みが終了していないスーパーブロック５５の読み出しが行われることになり、前フレームのデータと混ざったデータの読み出しが行われる。書き込み周期より読み出し周期が長い場合は、次第に読み出しが間に合わなくなるため、まだ読み出しが終了していないスーパーブロック５５に次のフレームの書き込みが行われることになり、次フレームのデータと混ざったデータの読み出しが行われる。
【００４４】
以上により、１フレーム分のメモリでシャフリング処理を行った場合、書き込み周期と読み出し周期が異なると前後のフレームのデータが混ざる現象が発生する。しかも書き込み／読み出しのアドレス巡回規則が破綻するため、アドレス巡回をリセットしないと復帰できない可能性もあり、使用は難しい。
【００４５】
しかし、最近ではメモリの大容量化及び量産効果による低価格化により、外付けメモリを用いる場合、１フレーム分の専用メモリより汎用メモリを用いる方がコスト的に有利になってきている。現在コスト的にも入手しやすいのが１６ＭｂｉｔのＤＲＡＭであり、１フレーム分のデータ量が最も多い標準モード・６２５／５０方式（４．７５Ｍｂｉｔ）でも３フレーム分確保できる。したがって上記バンク方式を用いることができる。以下に２フレーム分のメモリを使用したバンク方式を用いた場合と、３フレーム分のメモリを使用してシャフリング処理を行った場合の、書き込み周期と読み出し周期が異なる時の比較を行う。
【００４６】
まず、書き込み周期より読み出し周期が短い場合について、図を用いて説明する。
【００４７】
図６は書き込み周期より読み出し周期が短い場合であり、（ａ）は２フレーム分、（ｂ）は３フレーム分のメモリを使用した場合である。図中のＸは、シャフリングしながら読み出しを開始するのに、充分なデータが書き込み終了している（標準モードで２ｎｄフィールドの２１６ライン）位置であり、読み出しはこのＸの位置を越えたデータに対して行うこととする。また、図中のＹは、読み出し終了位置であり、これより前に書き込みが開始された場合はデータが混ざる。また、メモリの１フレーム目をＡ，２フレーム目をＢ，３フレーム目をＣとする。
【００４８】
図６（ａ）において、Ａ１の書き込み終了位置ＸよりＡ１の読み出しが先になるため、Ｂ０を２度読みするが、Ｂ０の読み出し終了位置Ｙより前にＢ１の書き込みが開始されるため、Ｂ０とＢ１のデータが混ざって読み出される。次にＡ１の読み出しが行われるが、Ａ１の読み出し終了位置Ｙより前にＡ２の書き込みが開始されるため、Ａ１とＡ２のデータが混ざって読み出される。続いて同様にＢ１の読み出しではＢ１とＢ２のデータが混ざって読み出される。その次のＡ２の読み出しで、読み出し終了位置Ｙまで次のＡ３の書き込みが開始されないので、データの混ざりのない正常な読み出しに復帰する。
【００４９】
図６（ｂ）において、Ｃ０の書き込み終了位置ＸよりＣ０の読み出しが先になるため、Ｂ０を２度読みするが、Ｃ０の書き込み終了後はＡ１の書き込みとなるため、２度目のＢ０の読み出しはデータの混ざりのない正常な読み出しとなり、以後もデータが混ざることはない。
【００５０】
したがって、２フレーム分のメモリを使用してシャフリング処理を行った場合は、読み出しと書き込みが重なっている期間はフレームのデータが混ざって読み出される。読み出し周期と書き込み周期の位相差により、データが混ざる場合と正常の場合とが周期的に現われる。尚、この時の混ざるデータには２フレームの時間差がある。３フレーム分のメモリを使用してシャフリング処理を行った場合は、２度読みを行うことで、データが混ざることはない。
【００５１】
次に、書き込み周期より読み出し周期が長い場合について、図を用いて説明する。
【００５２】
図７は書き込み周期より読み出し周期が長い場合であり、（ａ）は２フレーム分、（ｂ）は３フレーム分のメモリを使用した場合である。図中のＸは、図６と同様にシャフリングしながら読み出しを開始するのに、充分なデータが書き込み終了している（標準モードで２ｎｄフィールドの２１６ライン）位置である。読み出しはこのＸの位置を越えたデータに対して行うこととする。また、図中のＹも図６と同様に、読み出し終了位置であり、これより前に書き込みが開始された場合はデータが混ざる。また、メモリの１フレーム目をＡ，２フレーム目をＢ，３フレーム目をＣとする。
【００５３】
図７（ａ）において、Ｂ０の読み出し終了位置Ｙより前にＢ１の書き込みが開始されるため、Ｂ０とＢ１のデータが混ざって読み出される。次にＡ１の読み出しが行われるが、読み出し終了位置Ｙより前にＡ２の書き込みが開始されるため、Ａ１とＡ２のデータが混ざって読み出される。続いて同様にＢ１の読み出しではＢ１とＢ２のデータが、Ａ２の読み出しではＡ２とＡ３のデータが混ざって読み出される。その次の読み出しは、Ａ３の書き込み終了位置Ｘを越えているので、Ｂ２の読み出しを行わずにドロップし、Ａ３の読み出しを行うことで、データの混ざりのない正常な読み出しに復帰する。
【００５４】
図７（ｂ）において、Ｂ１の読み出しの次の読み出しは、Ａ２の書き込みが終了位置Ｘを越えているので、Ｃ１の読み出しを行わずにドロップし、Ａ２の読み出しを行うことで、データの混ざりのない正常な読み出しとなる。
【００５５】
したがって、２フレーム分のメモリを使用してシャフリング処理を行った場合は、読み出しと書き込みが重なっている期間はフレームのデータが混ざって読み出される。読み出し周期と書き込み周期の位相差により、データが混ざる場合と正常の場合とが周期的に現われる。尚、この時の混ざるデータには２フレームの時間差がある。３フレーム分のメモリを使用してシャフリング処理を行った場合は、ドロップを行うことで、データが混ざることはない。
【００５６】
以上により、シャフリングメモリへの書き込みと読み出しが非同期の場合、３フレーム分のメモリを使用することで、データが混ざることなくシャフリング処理が行える。
【００５７】
次に、３フレーム分のシャフリングメモリを使用した、本実施例で使用する記録再生装置の説明を行う。
【００５８】
図１は、本実施例で使用する、記録再生装置の回路の一例を示す図である。図１において、１はＩ／Ｏブロック、２はＶＳＰブロック、３はＤＲＰブロック、４は制御ブロック、５は入力映像信号処理回路、６はシャフリングメモリ、７は直交変換回路、８はフレーム化回路、９はＰＴＧメモリ、１０はエンコーダ、１１はデコーダ、１２はＥＣＣメモリ、１３はデフレーム化回路、１４は逆直交変換回路、１５は出力映像信号処理回路、１６は同期分離回路、１７は垂直及び水平同期分離回路、１８はＩ／ＯＰＬＬ回路、１９はマルチプレクサ、２０はＩ／Ｏコントロール信号発生回路、２１は１３．５ＭＨｚクロック発振回路、２２は４／１ＰＬＬ回路、２３は分周器、２４はフレームパルス生成カウンタ、２５はＶＳＰコントロール信号発生回路、２６はＤＲＰＰＬＬ回路、２７はＤＲＰコントロール信号発生回路、２８は外部入力制御回路、２９は位相比較器、３０はデータマスク回路である。
【００５９】
図１に示した記録再生装置は、映像信号の入出力処理を行なう入出力部であるＩ／Ｏブロック１（入出力処理部）と、映像データに対して所定の信号処理を行なうＶＳＰ（Ｖｉｄｅｏ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）ブロック２（圧縮伸長処理部）と、映像データの記録再生を行なう記録再生処理等を行なうＤＲＰ（Ｄａｔａ Ｒｅｃｏｒｄｉｎｇ Ｐｌａｙｂａｃｋ）ブロック３（記録再生処理部）と、各ブロック１〜３に必要なクロックをそれぞれ形成すると共に、装置全体の制御を行なう制御ブロック４で構成されている。
【００６０】
この記録再生装置において、外部から入力される、例えばコンポジット信号の記録再生を行う場合を以下に説明する。
【００６１】
まず制御ブロック４では、入力されたコンポジット信号は、同期分離回路１６で同期信号が抽出され、垂直及び水平同期分離回路１７に供給される。
【００６２】
垂直及び水平同期分離回路１７で同期信号を垂直同期信号及び水平同期信号に分離し、Ｉ／ＯＰＬＬ回路１８で水平同期信号をリファレンスとして、国際無線通信諮問委員会（ＩＴＶ−Ｒ）で勧告されている１３．５ＭＨｚのクロックが形成され、マルチプレクサ１９を介してＩ／Ｏコントロール信号発生回路２０に供給される。Ｉ／Ｏコントロール信号発生回路２０では、Ｉ／Ｏコントロール信号が形成され、１３．５ＭＨｚのクロックと共にＩ／Ｏブロック１に供給される。
【００６３】
垂直同期信号は、外部入力制御回路２８で映像信号のフレーム長が標準の場合に、外部入力同期信号としてフレームパルス生成の基準となり、映像信号のフレーム長が非標準の周波数の場合には、自走カウンタによる内部自走同期信号がフレームパルス生成の基準となり、位相比較器２９に供給される。
【００６４】
また１３．５ＭＨｚクロック発振回路２１では１３．５ＭＨｚのクロックが形成され、４／１ＰＬＬ回路２２とＤＲＰＰＬＬ回路２６に供給される。４／１ＰＬＬ回路２２では１３．５ＭＨｚのクロックが４倍され、５４ＭＨｚのクロックが形成されて分周器２３に供給される。分周器２３では５４ＭＨｚのクロックが１／３分周されて１８ＭＨｚのクロックが形成され、ＦＰカウンタ２４とＶＳＰコントロール信号発生回路２５に供給される。
【００６５】
ＦＰカウンタ２４では１８ＭＨｚのクロックでカウントされたフレームパルスが生成され、ＶＳＰコントロール信号発生回路２５と位相比較器２９と外部入力制御回路２８に供給される。位相比較器２９ではＦＰカウンタ２４からのフレームパルスと、外部入力制御回路２８からのフレームパルス基準が比較され、その結果が１３．５ＭＨｚクロック発振回路２１に供給されて位相が合う方向に制御される。ＶＳＰコントロール信号発生回路２５では、分周器２３からの１８ＭＨｚのクロックと、ＦＰカウンタ２４からのフレームパルスに基づいて形成されるＶＳＰコントロール信号が、１８ＭＨｚのクロックと共にＶＳＰブロック２に供給される。また外部入力制御回路２８で、シャフリングメモリのページ管理信号とマスク信号の形成が行われ、ＶＳブロック２に供給される。
【００６６】
またＤＲＰＰＬＬ回路２６では、１３．５ＭＨｚクロック発振回路２１からの１３．５ＭＨｚのクロックが３１／１０倍されて４１．８５ＭＨｚのクロックが形成され、ＤＲＰコントロール信号発生回路２７に供給される。ＤＲＰコントロール信号発生回路２７では、４１．８５ＭＨｚのクロックに基づいてＤＲＰコントロール信号を形成し、４１．８５ＭＨｚのクロックと共にＤＲＰブロック３に供給される。
【００６７】
次にＩ／Ｏブロック１では、入力されたコンポジット信号は、入力映像信号処理回路５でサンプリングされると共にデジタル化され、さらに輝度データＹ及びクロマデータＣが形成され、制御ブロック４から供給される１３．５ＭＨｚのクロックにより、外部入力制御回路２８からのページ管理にしたがって、シャフリングメモリ６に書き込まれる。
【００６８】
そしてＶＳＰブロック２では、制御ブロック４から供給される１８ＭＨｚのクロックで、外部入力制御回路２８からのページ管理にしたがって、シャフリングメモリ６から映像データを読み出し、データマスク回路３０で外部入力制御回路２８からのマスク信号にしたがってマスク処理を施し、直交変換回路７でデータ圧縮し、フレーム化回路８で１画像分の映像データを形成し、ＰＴＧメモリ９に書き込むと共にパリティを付加する。
【００６９】
そしてＤＲＰブロック３では、制御ブロック４から供給される４１．８５ＭＨｚのクロックで、ＰＴＧメモリ９から映像データを読み出し、エンコーダ１０で所定の符号化処理を施し、記録ヘッド（図示せず）に出力する。
【００７０】
次に、この記録再生装置において、再生を行う場合を以下に説明する。
【００７１】
まず制御ブロック４では、１３．５ＭＨｚクロック発振回路２１で形成された１３．５ＭＨｚのクロックが、ＤＲＰＰＬＬ回路２６で３１／１０倍されて４１．８５ＭＨｚのクロックが形成され、ＤＲＰコントロール信号発生回路２７に供給される。ＤＲＰコントロール信号発生回路２７では、４１．８５ＭＨｚのクロックに基づいてＤＲＰコントロール信号を形成し、４１．８５ＭＨｚのクロックと共にＤＲＰブロック３に供給される。またＤＲＰコントロール信号発生回路２７では、再生ヘッド（図示せず）からデコーダ１１を介して供給されるテープに記録されたパイロット信号に基づいて、キャプスタン速度が制御される。即ち、再生ヘッドにより記録トラックを正確にトレースすることができ、従って映像データを正確に再生することができる。
【００７２】
また１３．５ＭＨｚクロック発振回路２１で形成された１３．５ＭＨｚのクロックが４／１ＰＬＬ回路２２に供給され、４倍されて５４ＭＨｚのクロックが形成されて分周器２３に供給される。分周器２３では５４ＭＨｚのクロックが１／３分周されて１８ＭＨｚのクロックが形成され、ＦＰカウンタ２４とＶＳＰコントロール信号発生回路２５に供給される。ＦＰカウンタ２４では１８ＭＨｚのクロックでカウントされたフレームパルスが生成され、ＶＳＰコントロール信号発生回路２５に供給される。
【００７３】
ＶＳＰコントロール信号発生回路２５では、分周器２３からの１８ＭＨｚのクロックと、ＦＰカウンタ２４からのフレームパルスに基づいて形成されるＶＳＰコントロール信号が、１８ＭＨｚのクロックと共にＶＳＰブロック２に供給される。
【００７４】
また分周器２３で５４ＭＨｚのクロックが１／４分周されて１３．５ＭＨｚのクロックが形成され、マルチプレクサ１９を介してＩ／Ｏコントロール信号発生回路２０に供給される。Ｉ／Ｏコントロール信号発生回路２０では、Ｉ／Ｏコントロール信号が形成され、１３．５ＭＨｚのクロックと共にＩ／Ｏブロック１に供給される。
【００７５】
ＤＲＰブロック３では、再生ヘッド（図示せず）により再生された映像データがデコータ１１に供給され、所定の復号化処理が施され、制御ブロック４から供給される４１．８５ＭＨｚのクロックでＥＣＣメモリ１２に書き込まれると共に、誤り訂正される。
【００７６】
ＶＳＰブロック２では、制御ブロック４から供給される１８ＭＨｚのクロックによりＥＣＣメモリ１２から映像データが読み出され、デフレーム化回路１３を介して逆直交変換回路１４に供給され、ＶＳＰコントロール信号に基づいて逆直交変換処理され、１８ＭＨｚのクロックにより、１画像分の映像データを形成するようにシャフリングメモリ６に書き込まれる。
【００７７】
Ｉ／Ｏブロック１では、制御ブロック４から供給される１３．５ＭＨｚのクロックによりシャフリングメモリ６から映像データが読み出され、出力映像信号処理回路１５で、Ｉ／Ｏコントロール信号に基づいてコンポジットデータが形成されると共に、アナログ化されて外部に出力される。
【００７８】
ここで、外部入力制御回路２８について、さらに詳しく説明する。
【００７９】
図２は、外部入力制御回路２８の詳細を示す回路ブロック図である。図２において、３１は外部同期信号処理回路、３２はフィールド不連続検出回路、３３はライン数エラー検出回路、３４はインターレース／ノンインターレース判別回路、３５はリファレンスページ生成回路、３６はブランク検出回路、３７はマスク信号生成回路、３８はフレーム長判定回路、３９は長フレーム基準パルス生成回路、４０は短フレーム基準パルス生成回路、４１はマルチプレクサである。
【００８０】
まず、外部入力映像信号が乱れた場合について説明する。
【００８１】
入力された垂直同期信号と水平同期信号から、フィールド不連続検出回路３２でフィールド不連続判定を行う。また、前フィールドのフィールド不連続判定の結果を保持する。
【００８２】
同様に、垂直同期信号と水平同期信号から、ライン数エラー検出回路３３で１フィールド中のライン数が所定の値を満たしているか判断し、満たしていない場合にエラーフラグを立てる。また前フィールドのライン数判定結果を保持する。
【００８３】
次に、インターレース／ノンインターレース判別回路３４で、垂直同期信号にしたがってフィールド毎に、フィールド不連続検出回路３２からのフィールド不連続判定と、前フィールドのフィールド不連続判定を参照し、フィールド不連続が所定の回数を越えた場合に、フラグを立てるとともに１ｓｔ／２ｎｄフィールドの疑似付け替え信号を出力する。尚、フィールドが連続が正常に戻った場合も、正常の連続が所定の回数を越えた場合にフラグをリセットする。
【００８４】
外部同期信号処理回路３１では、入力された垂直同期信号と水平同期信号から、フレームのスタートを検出するが、インターレース／ノンインターレース判別回路３４のフラグが立っている場合は、１ｓｔ／２ｎｄフィールドの疑似付け替え信号にしたがってフレームのスタートを検出する。
【００８５】
そしてこれらの結果を元に、リファレンスページ生成回路３５でシャフリングメモリのページ管理を行う。まず外部同期信号処理回路３１からのフレームスタート信号にしたがって、フレームスタート時にページを確定する。インターレースモードの時は、ライン数判定、前フィールドのライン数判定、フィールド不連続判定、前フィールド不連続判定の全てがエラーでない時のみ、リファレンスページを更新する。ノンインターレースモードの時は、ライン数判定、前フィールドのライン数判定がエラーでない時のみ、リファレンスページを更新する。それ以外の場合はリファレンスページは更新されず、保持される。このリファレンスページを元に、書き込みページは外部同期のフレームの先頭で、リファレンスページに１を加えてセットし、読み出しページはフレームパルスの先頭で、リファレンスページの値をそのままセットする。
【００８６】
また、マスク信号は次のように生成される。ブランク信号が入ってきた場合は、水平同期信号が来なくなるため、ブランク検出回路３６では水平同期信号の周期を測定し、周期が所定の値を越えた場合にブランクと判定する。また、ライン数エラー検出回路３３からのライン数判定の値も参照し、ブランク判定又はライン数エラーの際に、水平同期信号エラーフラグを立てる。そしてマスク信号生成回路３７で、フレームパルスの先頭で水平同期信号エラーフラグを参照し、所定の回数分連続した場合にマスク信号を出力する。
【００８７】
次に、外部入力映像信号のフレーム長が変動する場合について説明する。
【００８８】
外部同期信号処理回路３１からのフレームスタート信号を基準に、フレーム長判定回路３８でフレーム長が判定され、フレームが長い場合はロングフラグが立ち、短い場合はショートフラグが立つ。また切り換えタイミングのウィンドウパルスを生成する。ロングフラグが立った場合、長フレーム基準パルス生成回路３９で作成される、標準のフレーム長より所定の長さ分長い内部自走同期信号が、マルチプレクサ４１を介して出力される。ショートフラグが立った場合、短フレーム基準パルス生成回路４０で作成される、標準のフレーム長より所定の長さ分短い内部自走同期信号が、マルチプレクサ４１を介して出力される。またフレーム長が標準であり、ロングフラグもショートフラグも立たない場合は、フレームスタート信号が外部入力同期信号として、マルチプレクサ４１を介して出力される。
【００８９】
尚、外部入力同期信号から内部自走同期信号への切り換えの位相を合わせるために、外部入力同期信号で動作している時は、長フレーム基準パルス生成回路３９及び短フレーム基準パルス生成回路４０の内部自走カウンタは、フレームスタート信号でリセットされる。また内部自走同期信号から外部入力同期信号への切り換え時は、フレーム長判定回路３８で生成されたウィンドウパルスを参照し、ウィンドウパルス内に内部自走同期信号が来るまで切り換えを行わないことで位相を合わせる。
【００９０】
上記、外部入力制御回路の処理の流れを図３に示す。
【００９１】
以上のような処理により、外部入力映像データが乱れた場合のデータの読み書きがどのように行われるかを、図５を用いて説明する。
【００９２】
図５（ａ）は、つなぎ撮り等によるフィールド不連続（１ｓｔフィールド連続）の場合である。図５（ａ）において、Ａ１の１ｓｔフィールドの書き込みの次は、フィールド検出でＡ２の１ｓｔフィールドが検出されるため、フィールド不連続となりフィールドエラーフラグが立ち、書き込みページＡと読み出しページＣが保持される。Ａ１の１ｓｔフィールドのデータだけ書き込まれたページＡにＡ２のデータが上書きされ、前フィールドエラーフラグの解除後にページ保持が解除されてＡ２のデータが読み出されるため、正常な映像データが出力される。
【００９３】
また、図示してはいないが２ｎｄフィールド連続の場合も、同様にページの保持により正常な映像データが出力される。
【００９４】
次に、図５（ｂ）はインターレースからノンインターレース（１ｓｔフィールドのみ）に切り換わった場合である。図５（ｂ）において、Ａ１の１ｓｔフィールドの書き込みの次は、フィールド検出でＡ２の１ｓｔフィールドが検出されるため、フィールド不連続となりフィールドエラーフラグが立ち、書き込みページＡと読み出しページＣが保持される。
【００９５】
しかし、Ａ２の１ｓｔフィールドの書き込みの次は、フィールド検出でＡ３の１ｓｔフィールドが検出され、以下１ｓｔフィールドが連続して検出されるため、フィールドエラーフラグは立ったままとなる。フィールド不連続カウントは、フィールドエラーフラグの立ち上がりでリセットされ、フィールドエラーフラグと前フィールドエラーフラグの両方が立っている間カウントアップし、フィールドエラーが何回続いているが数える。そして所定の回数（図では４回）続いた場合にノンインターフラグを立て、疑似フィールド付け換え信号を発生し、Ａ７の疑似１ｓｔフィールド、疑似２ｎｄフィールドを書き込む。以降、ページ保持が解除され、Ｂ７以降の書き込みが順次行われ、読み出しもＣ０の次からＡ７以降が読み出され、正常な映像データが出力される。
【００９６】
２ｎｄフィールドのみのノンインターレースの場合も同様である。また、図示してはいないが、ノンインターレースからインターレースへ切り換わった場合も同様に、フィールドエラーの解除の連続をカウントし、所定の回数続いたところでノンインターフラグを解除する。そして切り換わるまでの期間、ページを保持することで、正常な映像データが出力される。
【００９７】
次に、図５（ｃ）はライン数変動（減少）が有った場合である。図５（ｃ）において、Ａ１の１ｓｔフィールドのライン数が所定の値より少ないと判定され、ライン数エラーフラグが立ち、書き込みページＡと読み出しページＣが保持される。Ａ１のライン数不足のデータが書き込まれたページＡにＡ２のデータが上書きされ、前フィールドエラーフラグの解除後にページ保持が解除されてＡ２のデータが読み出されるため、正常な映像データが出力される。また、図示してはいないがライン数が増加した場合も、同様にページの保持により正常な映像データが出力される。
【００９８】
次に、図５（ｄ）はブランク入力の場合である。ブランク入力は入力同期信号が来なくなるのだが、垂直同期信号が来なくなる場合、水平同期信号が来なくなる場合、垂直同期信号と水平同期信号の両方が来なくなる場合の３つの場合が考えられるが、図５（ｄ）は垂直同期信号が来なくなる場合を示している。図５（ｄ）において、Ａ１の１ｓｔフィールドの書き込み中に垂直同期信号が来なくなるが、水平同期信号は動作し続けているためにライン数カウント値が所定の値より多いと判定され、ライン数エラーフラグが立ち、書き込みページＡと読み出しページＣが保持される。
【００９９】
そしてライン数エラーフラグと水平同期信号の周波数エラーフラグ（図示せず）のＯＲをとった水平同期エラーフラグが立つ。以後もライン数エラーフラグが立ったままとなるため、水平同期エラーフラグも立ったままとなる。水平同期エラーカウントは水平同期エラーフラグの立ち上がりでリセットされ、水平同期エラーフラグと前フレーム水平同期エラーフラグの両方が立っている間カウントアップし、水平同期エラーが何回続いているが数える。そして所定の回数（図では４回）続いた場合にブランクフラグを立て、読み出しデータを例えばブラックミュート信号にマスクする。
【０１００】
また、図示してはいないが水平同期信号が来ない場合、及び垂直同期信号と水平同期信号の両方が来なくなる場合は、水平同期信号が来ない場合で兼用しており、水平同期信号が来なくなった場合に水平同期信号の周波数エラーフラグ（図示せず）が立ち、ライン数エラーフラグと水平同期信号の周波数エラーフラグのＯＲをとった水平同期エラーフラグが立つ。以後は上記と同様に水平同期エラーが何回続いているが数え、所定の回数続いた場合にブランクフラグを立て、読み出しデータをマスクする。
【０１０１】
以上、説明したように、記録時に外部入力映像データの垂直同期信号が標準周波数でない場合は、内部自走同期信号にしたがって、標準周波数の場合は、外部入力同期信号にしたがって映像データの記録を行うことができる。また、外部入力同期信号と内部自走同期信号の切り換えは位相がとぶことなく行うことができる。また、３フレーム分のシャフリングメモリを用いることで、フレームのデータが混ざらなく、さらにフレームページを管理すること、及び映像データの強制マスクを行なうことで、外部入力映像データに乱れがあっても正常な映像データを記録することができる。
【０１０２】
【発明の効果】
以上のような方法により、本発明では、３フレーム分のシャフリングメモリを用いることで、フレームのデータが混ざることなく記録が行え、またコンポジット信号等の外部入力映像データの同期信号が乱れた場合でも、外部入力同期信号の乱れを検出し、３フレーム分のシャフリングメモリのフレームページを管理すること、及び映像データの強制マスクを行なうことで、正常な映像データが記録されるため、記録時の画質を高めた記録再生装置を実現することができる。
【０１０３】
また外部入力同期信号と内部自走同期信号の切り換えがスムーズに行われるため、記録ヘッドの回転数に関して、正確なドラムサーボをかけることができ、入力信号に忠実な記録を行うことができる。
【図面の簡単な説明】
【図１】本発明に係る記録再生装置を示すブロック図である。
【図２】本発明に係る記録再生装置の外部入力制御回路の詳細を示すブロック図である。
【図３】本発明に係る記録再生装置の外部入力制御回路の処理の流れを示すフローチャートである。
【図４】標準モード・５２５／６０方式の１フレーム分のメモリを示す図である。
【図５】外部入力映像データが乱れた場合のデータの読み書きを示すタイミングチャートである。
【図６】書き込み周期より読み出し周期が短い場合のデータの読み書きを示すタイミングチャートである。
【図７】書き込み周期より読み出し周期が長い場合のデータの読み書きを示すタイミングチャートである。
【図８】従来の記録再生装置を示すブロック図である。
【符号の説明】
１ Ｉ／Ｏブロック
２ ＶＳＰブロック
３ ＤＲＰブロック
４ 制御ブロック
５ 入力映像信号処理回路
６ シャフリングメモリ
７ 直交変換回路
８ フレーム化回路
９ ＰＴＧメモリ
１０ エンコーダ
１１ デコーダ
１２ ＥＣＣメモリ
１３ デフレーム化回路
１４ 逆直交変換回路
１５ 出力映像信号処理回路
１６ 同期分離回路
１７ 垂直及び水平同期分離回路
１８ Ｉ／ＯＰＬＬ回路
１９ マルチプレクサ
２０ Ｉ／Ｏコントロール信号発生回路
２１ １３．５ＭＨｚクロック発振回路
２２ ４／１ＰＬＬ回路
２３ 分周器
２４ フレームパルス生成カウンタ
２５ ＶＳＰコントロール信号発生回路
２６ ＤＲＰＰＬＬ回路
２７ ＤＲＰコントロール信号発生回路
２８ 外部入力制御回路
２９ 位相比較器
３０ データマスク回路
３１ 外部同期信号処理回路
３２ フィールド不連続検出回路
３３ ライン数エラー検出回路
３４ インターレース／ノンインターレース判別回路
３５ リファレンスページ生成回路
３６ ブランク検出回路
３７ マスク信号生成回路
３８ フレーム長判定回路
３９ 長フレーム基準パルス生成回路
４０ 短フレーム基準パルス生成回路
４１ マルチプレクサ
５１ Ｙ信号ＤＣＴブロック
５２ Ｃｒ信号ＤＣＴブロック
５３ Ｃｂ信号ＤＣＴブロック
５４ マクロブロック
５５ スーパーブロック
１０１ Ｉ／Ｏブロック
１０２ ＶＳＰブロック
１０３ ＤＲＰブロック
１０４ 制御ブロック
１０５ 入力映像信号処理回路
１０６ シャフリングメモリ
１０７ 直交変換回路
１０８ フレーム化回路
１０９ ＰＴＧメモリ
１１０ エンコーダ
１１１ デコーダ
１１２ ＥＣＣメモリ
１１３ デフレーム化回路
１１４ 逆直交変換回路
１１５ 出力映像信号処理回路
１１６ 同期分離回路
１１７ 同期検出回路
１１８ マルチプレクサ
１１９ 垂直及び水平同期分離回路
１２０ Ｉ／Ｏコントロール信号発生回路
１２１ Ｉ／ＯＰＬＬ回路
１２２ ＶＳＰコントロール信号発生回路
１２３ ２ＶＳＰＰＬＬ回路
１２４ ＤＲＰコントロール信号発生回路
１２５ ＤＲＰＰＬＬ回路
１２６ マルチプレクサ
１２７ ＰＢＰＬＬ回路
１２８ リファレンス同期ジェネレータ
１２９ フレームパルス生成回路
Claims (8)
- 映像デジタル信号を記録・再生する記録再生装置において、
少なくとも３フレーム分のメモリと、
外部から入力された映像デジタル信号の同期信号にしたがって映像データを前記メモリに書き込む書き込み手段と、
前記同期信号にしたがって映像データを前記メモリから読み出す第１の読み出し手段と、
別途作成された自走同期信号にしたがって映像データを前記メモリから読み出す第２の読み出し手段と、
前記同期信号にしたがって、少なくとも前記メモリへの映像データの書き込みタイミングと読み出しタイミングを制御し、メモリのフレームページを管理するページ管理手段と、
を備え、前記ページ管理手段にしたがって前記外部から入力された映像デジタル信号のフレーム長が標準である場合は前記第１の読み出し手段へ、前記外部から入力された映像デジタル信号のフレーム長が標準より長いまたは短い場合は前記第２の読み出し手段へ切換えることを特徴とする記録再生装置。 - 前記第２の読み出し手段は、
前記同期信号のフレーム長と予め設定された所定の標準値との長短差を検出するフレーム長検出手段と、
前記標準値より長い、第１のフレーム基準信号を作成する第１の内部カウンタと、
前記標準値より短い、第２のフレーム基準信号を作成する第２の内部カウンタと、
前記同期信号に基づいてウィンドウパルスを生成するウィンドウパルス生成部と、を備え、
前記フレーム長検出手段の検出結果より、
前記フレーム長が前記標準値と一致した場合は、前記第１の読み出し手段で前記メモリから映像データを読み出し、
前記フレーム長が前記標準値より長い場合は、前記第１のフレーム基準信号を用いた前記第２の読み出し手段で前記メモリから映像データを読み出し、
前記フレーム長が前記標準値より短い場合は、前記第２のフレーム基準信号を用いた前記第２の読み出し手段で前記メモリから映像データを読み出し、
前記第１の読み出し手段から前記第２の読み出し手段への切り換わり時には、前記第１の内部カウンタ及び第２の内部カウンタをリセットし、
前記第２の読み出し手段から前記第１の読み出し手段への切り換わりは、前記ウィンドウパルス内に前記第１のフレーム基準信号または前記第２のフレーム基準信号が入った時に行われることを特徴とする請求項１に記載の記録再生装置。 - 前記第２の読み出し手段は、
フィールドを判別するフィールド判別手段と、
フィールドの不連続を検出する不連続検出手段と、を備え、
前記フィールド判別手段で判別したフィールドから前記不連続検出手段によりフィールド不連続を検出した場合、メモリの書き込みページ及び読み出しページを保持することを特徴とする請求項１または請求項２に記載の記録再生装置。 - 前記第２の読み出し手段は、
１フレーム中のライン数を検出するライン数検出手段を備え、
該ライン数検出手段で検出されたライン数が、予め設定された所定のライン数と異なる場合、メモリの書き込みページ及び読み出しページを保持することを特徴とする請求項１乃至請求項３の何れかに記載の記録再生装置。 - 前記第２の読み出し手段は、
外部から入力された映像デジタル信号のブランク期間を検出するブランク検出手段と、
前記ブランク検出手段によりブランク期間を検出した場合、前記メモリから読み出される映像信号を強制的にミュートするマスク手段と、
を備えたことを特徴とする請求項１乃至請求項４の何れかに記載の記録再生装置。 - 前記第２の読み出し手段は、
外部から入力された映像デジタル信号がインターレースかノンインターレースか判別するインターレース判別手段と、
前記インターレース判別手段により外部から入力された映像デジタル信号がノンインターレースと判別された場合、フィールド付け替えを行い、インターレースに変換するフィールド付け替え手段と、
を備えたことを特徴とする請求項１乃至請求項５の何れかに記載の記録再生装置。 - 前記インターレース判別手段の判別結果が変化した際、メモリの書き込みページ及び読み出しページの内容を保持することを特徴とする請求項６に記載の記録再生装置。
- 前記インターレース判別手段の判別結果が変化した際、予め設定された所定の期間前記判別結果を監視した後、メモリの書き込みページ及び読み出しページの内容を保持することを特徴とする請求項６に記載の記録再生装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18460599A JP3718375B2 (ja) | 1999-06-30 | 1999-06-30 | 記録再生装置 |
| ES00939085T ES2262520T3 (es) | 1999-06-30 | 2000-06-16 | Aparato de grabacion y reproduccion. |
| DE60028382T DE60028382T2 (de) | 1999-06-30 | 2000-06-16 | Aufnahme- und wiedergabegerät |
| CA002362907A CA2362907C (en) | 1999-06-30 | 2000-06-16 | Recording and reproducing apparatus |
| US09/914,075 US7127157B1 (en) | 1999-06-30 | 2000-06-16 | Recording and reproducing apparatus |
| CNB00807013XA CN1168305C (zh) | 1999-06-30 | 2000-06-16 | 记录和再现设备 |
| PCT/JP2000/003949 WO2001001683A1 (fr) | 1999-06-30 | 2000-06-16 | Appareil d'enregistrement et de reproduction |
| EP00939085A EP1199891B1 (en) | 1999-06-30 | 2000-06-16 | Recording and reproducing apparatus |
| KR10-2001-7016931A KR100469878B1 (ko) | 1999-06-30 | 2000-06-16 | 기록 재생 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18460599A JP3718375B2 (ja) | 1999-06-30 | 1999-06-30 | 記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001016544A JP2001016544A (ja) | 2001-01-19 |
| JP3718375B2 true JP3718375B2 (ja) | 2005-11-24 |
Family
ID=16156152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18460599A Expired - Fee Related JP3718375B2 (ja) | 1999-06-30 | 1999-06-30 | 記録再生装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7127157B1 (ja) |
| EP (1) | EP1199891B1 (ja) |
| JP (1) | JP3718375B2 (ja) |
| KR (1) | KR100469878B1 (ja) |
| CN (1) | CN1168305C (ja) |
| CA (1) | CA2362907C (ja) |
| DE (1) | DE60028382T2 (ja) |
| ES (1) | ES2262520T3 (ja) |
| WO (1) | WO2001001683A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3569205B2 (ja) | 2000-06-09 | 2004-09-22 | シャープ株式会社 | 記録再生装置 |
| JP2007019594A (ja) | 2005-07-05 | 2007-01-25 | Nec Corp | 無線基地局及び送信電力調整方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231977A (ja) * | 1984-04-28 | 1985-11-18 | Sony Corp | 映像信号再生装置 |
| EP0600495B1 (en) * | 1992-12-04 | 2003-03-12 | Matsushita Electric Industrial Co., Ltd. | Apparatus for recording and reproducing digital video signal |
| JPH06303574A (ja) * | 1993-04-16 | 1994-10-28 | Sony Corp | シャッフリング回路 |
| JP3287103B2 (ja) | 1993-11-08 | 2002-05-27 | ソニー株式会社 | 記録再生装置 |
| JPH0887840A (ja) * | 1994-09-16 | 1996-04-02 | Canon Inc | 再生装置及びデータ処理装置 |
| JP3151114B2 (ja) * | 1994-12-16 | 2001-04-03 | 松下電器産業株式会社 | 映像信号処理装置 |
| JP3547512B2 (ja) * | 1995-01-09 | 2004-07-28 | 三菱電機株式会社 | メモリ制御装置 |
| JP3309642B2 (ja) * | 1995-05-31 | 2002-07-29 | ソニー株式会社 | 画像情報記録方法及びそのシステム |
| JP3484834B2 (ja) * | 1995-07-28 | 2004-01-06 | ソニー株式会社 | データ符号化／復号化方法および装置 |
| JP3519846B2 (ja) * | 1995-12-20 | 2004-04-19 | 三洋電機株式会社 | 静止画生成回路 |
| JP3569205B2 (ja) * | 2000-06-09 | 2004-09-22 | シャープ株式会社 | 記録再生装置 |
| JP4363199B2 (ja) * | 2004-01-28 | 2009-11-11 | ソニー株式会社 | 情報信号処理装置および情報信号処理方法 |
-
1999
- 1999-06-30 JP JP18460599A patent/JP3718375B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-16 DE DE60028382T patent/DE60028382T2/de not_active Expired - Lifetime
- 2000-06-16 US US09/914,075 patent/US7127157B1/en not_active Expired - Fee Related
- 2000-06-16 KR KR10-2001-7016931A patent/KR100469878B1/ko not_active IP Right Cessation
- 2000-06-16 CN CNB00807013XA patent/CN1168305C/zh not_active Expired - Fee Related
- 2000-06-16 ES ES00939085T patent/ES2262520T3/es not_active Expired - Lifetime
- 2000-06-16 WO PCT/JP2000/003949 patent/WO2001001683A1/ja active IP Right Grant
- 2000-06-16 CA CA002362907A patent/CA2362907C/en not_active Expired - Fee Related
- 2000-06-16 EP EP00939085A patent/EP1199891B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1199891B1 (en) | 2006-05-31 |
| JP2001016544A (ja) | 2001-01-19 |
| EP1199891A1 (en) | 2002-04-24 |
| KR20020015362A (ko) | 2002-02-27 |
| US7127157B1 (en) | 2006-10-24 |
| CN1168305C (zh) | 2004-09-22 |
| CN1355993A (zh) | 2002-06-26 |
| DE60028382D1 (de) | 2006-07-06 |
| EP1199891A4 (en) | 2003-07-30 |
| CA2362907A1 (en) | 2001-01-04 |
| WO2001001683A1 (fr) | 2001-01-04 |
| ES2262520T3 (es) | 2006-12-01 |
| CA2362907C (en) | 2004-05-18 |
| KR100469878B1 (ko) | 2005-02-02 |
| DE60028382T2 (de) | 2007-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502573A (en) | Apparatus for reproducing and decoding multiplexed data from a record medium with means for controlling data decoding as a function of synchronization errors | |
| KR100387460B1 (ko) | 기록장치및방법,기록매체,재생장치 | |
| US5671260A (en) | Digital processing apparatus using two synchronization signals | |
| JP3718375B2 (ja) | 記録再生装置 | |
| JP3569205B2 (ja) | 記録再生装置 | |
| KR20010050137A (ko) | 디지털신호 기록장치 및 기록매체 | |
| JP2001509940A (ja) | 第一のビット伝送速度を有する第一の情報信号、及びこの第一のビット伝送速度よりも大きい第二のビット伝送速度を有する第二の情報信号の記録及び再生 | |
| JP3304634B2 (ja) | ディジタル信号再生装置 | |
| KR100618290B1 (ko) | 데이터 전송 장치 및 데이터 전송 방법 | |
| JP3173128B2 (ja) | 時間軸変動補正回路 | |
| JP3055402B2 (ja) | 映像信号処理装置 | |
| JP3143370B2 (ja) | 映像データ記録再生装置 | |
| JP3248351B2 (ja) | ディジタルデータ記録再生装置及びディジタルデータ記録再生方法 | |
| JP3358278B2 (ja) | 磁気記録再生装置 | |
| JPH08172608A (ja) | 映像信号処理装置 | |
| JP2001268525A (ja) | タイムベースコレクタ回路 | |
| JP4011685B2 (ja) | 信号処理装置 | |
| JP2002034002A (ja) | 映像同期化方法及び記録再生装置 | |
| JP2004320130A (ja) | 映像デジタル記録再生装置 | |
| JPH05153553A (ja) | 映像信号再生装置 | |
| JPH08140058A (ja) | スキュー補正装置 | |
| JPH09200696A (ja) | データ記録装置 | |
| JPH05161117A (ja) | 時間軸補正装置 | |
| JPS6148280A (ja) | デ−タ再生装置 | |
| JP2002271729A (ja) | 記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050902 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |