JPH0666688B2

JPH0666688B2 - 発振器

Info

Publication number: JPH0666688B2
Application number: JP61038713A
Authority: JP
Inventors: 貞治小見山
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1986-02-24
Filing date: 1986-02-24
Publication date: 1994-08-24
Anticipated expiration: 2009-08-24
Also published as: JPS62195926A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、発振器、特に位相ロックループを用いたスタ
ータブル（startable）発振器に関するものである。

スタータブル発振器というのは、トリガ信号であるトリ
ガパルスの立ち上り時間から一定の時間、たとえばトリ
ガパルスの幅に相当する時間だけ発信が停止した状態が
あって、その後に所望の周波数と初期位相で発振するよ
うにした発振器、すなわち、発振器の始動時を外部から
指定することができる発振器をいう。この発明は位相ロ
ックループを用いた。安定した周波数で発振するスター
タブル発振器に関する。

（従来の技術）トリガ入力信号に応答して発振をスタートするスタータ
ブル発振器を考える。通常のLC、あるいはRC発振器を用
いるとすると、回路パラメータの関数で発振周波数が決
まるため、素子定数の変動や温度、電源などの変化で影
響を受け、周波数安定度が良くできない。そこで周波数
安定度を上げるために、基準発振器の周波数に位相同期
される位相ロックループを用いて発振器の発振周波数を
正確に制御するのがよい。第３図に示すような発振器回
路を採用することとして、この回路の動作を第３図及び
そのタイムチャートを示す第４図によって述べる。

第３図において発振器101が位相ロックループ内に示さ
れている。発振器101は例えば電圧制御発振器であり、
その発振周波数は、入力電圧を変化することによって制
御される。電圧制御発振器101の出力信号ｉ（周波数
f₁）は第１の分周器102に供給される。第１の分周器102
は、その入力に現れたＮパルス毎にその出力に１パルス
を発生する周知の形の１／Ｎカウンタで成っている。こ
こではＮ＝８として入力の４パルス毎にレベルが変化す
るデューティ50％の出力の得られる１／８カウンタを示
している。Ｎは32とか256とか言った値が採用され、ｎ
は±１とすることがよく行われているが、説明の都合
上、かりにＮ＝８（ｎ＝±１）とした。

第１の分周器102の出力である分周信号f₁／Ｎは位相検
出器104にて一方の入力信号Ｙとして受信される。ま
た、基準信号発振器111の出力信号（周波数f₀）ｅは第
２の分周器103に供給される。第２の分周器103は、その
入力に現れたＮ＋ｎパルス毎にその出力に１パルスを発
生する。例えば第４図ではｎ＝１として入力の５パルス
の間低レベル（“L"）,4パルスの間高レベル（“H"）に
変化する出力の得られる１／９カウンタを示している。
第２の分周器103の出力である分周信号f₀／（Ｎ＋ｎ）
は位相検出器104にて他方の入力信号Ｘとして受信され
る。位相検出器104はその２入力間における信号レベル
のそれぞれの高→低変化間の時間差を検出する通常の検
出器であって、その両信号間の位相差を検出する。すな
わち位相検出器104は、入力信号Ｙの位相と入力信号Ｘ
の位相とを比較し、これにより検出された位相差に応じ
た位相誤差信号を出力する。この位相誤差信号はループ
フィルタ110によってに濾波された後電圧制御発振器101
に印加され、該電圧制御発振器101の発振周波数f₁が基
準信号発振器111の基準周波数f₁にロックされるように
発振周波数f₁を変化させる。位相ロックループ完成する
と、入力信号Ｘと入力信号Ｙの各周波数は等しくなる。
すなわち、f₀（Ｎ＋ｎ）＝f₁／Ｎとなる。

スタータブル発振器としての動作を第４図に示す各部波
形を用いて説明する。いま電圧制御発振器101はすでに
発振しているものとし、そして基準信号発振器111の基
準信号ｅの周波数f₀に位相ロックされている動作状態に
あるものとする。発振器を再スタートしようとすると、
すなわち、別の位相で発振するように改めて発振の開始
をさせようとするとき、トリガ信号ｃがモノマルチバイ
ブレータ回路105に印加される（第４図のt₀）。モノマ
ルチバイブレータ回路105は入力されるトリガ信号ｃの
低→高変化により正の固定パルス幅を有するトリガパル
スｈを発生する。電圧制御発振器101はこのトリガパル
スｈが高レベル（“H"）の間発振動作を停止する。その
ためこの間、電圧制御発振器101の出力信号ｉがなくな
り低レベル（“L"）となる。この間第１の分周器102も
入力信号ｉがなくなるため動作が停止状態となるが、基
準発振器111と第２の分周器103は影響されることなく動
作を継続する。その後、電圧制御発振器101はトリガパ
ルスｈの後縁である高→低変化によりただちに発振を開
始することとなり、トリガパルスｈの後縁に関連する位
相関係が決定される。電圧制御発振器101の発振周波数f
₁は極めて短時間の発振動作の停止であり基準信号ｅの
周波数f₀にロックされていた再スタート以前の状態で発
振が開始される。第１の分周器102は電圧制御発振器101
の発振した出力信号ｉの低→高変化を受けて再スタート
以前の状態から引き継いだ動作を再開する。やがて第１
の分周器102と第２の分周器103はそれぞれ規定のパルス
数をカウントして出力信号を発生する。ところが第２の
分周器103の高→低変化の出力に対して第１の分周器102
の高→低変化の出力は再スタートに関連して動作したこ
とにより第４図中Ａで示す時間差が発生する。その時間
差Ａは第１の分周器102の入力信号である電圧制御発振
器101の出力信号ｉの低→高変化直前にトリガ信号ｃが
印加された時ほぼトリガパルスｈの固定パルス幅とな
り、出力信号ｉの低→高変化直後にトリガ信号ｃが印加
されたときは、トリガパルスｈと電圧制御発振器101の
出力信号ｉの周期１／f₁との差になる。

第１の分周器102と第２の分周器103の出力信号は位相検
出器104に入力される。その２入力間における信号レベ
ルの高→低変化間の時間差は位相検出器104にて位相誤
差信号を発生し、電圧制御発振器101の発振周波数f₁を
基準信号発振器111の基準周波数f₀に再同期させようと
して変化させる。この電圧制御発振器101の発振周波数f
₁の変動は本来の基準信号発振器111の基準周波数f₀にロ
ックするまで行われる。このように発振器を再スタート
しようとするとき、電圧制御発振器101の発振周波数f₁
は大きく変動してしまう。

このf₁の変動の不具合を第４図で説明する。正常な発振
をしている（Ｉ）の段階では、f₀の周波数をもつｅとい
う信号と、f₁の周波数をもつｉという信号は位相が９と
８の周期で一致して動作する。

電圧制御発振器101はf₁で発振している。その状態はf₁
の周波数が維持されてII−５まで持続する。ここで再ス
タートのためのトリガパルスｈが加えられ、電圧制御発
振器101は発振を一時停止し、トリガパルスが終える
（パルスの立ち下り）と発振を再開し、II−８まで正常
な周波数の発振が続く。しかし、この時点で第１及び第
２の分周器102,103の出力ＸとＹとの間には、Ａで示し
た時間差（位相差）を生じるから、位相差検出器104の
出力に応答して、位相ロックループではこの差を縮めよ
うとし、そのためにf₁の周波数に変動を生ずることにな
る。

第４図の（III）及び（IV）段階はこの様子を示してい
るもので、（III）段階の終りでは位相差ＡがＢにまで
短縮されているが、（IV）段階の終りでは位相差が短縮
され過ぎてＣという位相差を生じてしまっている。結局
再スタート後に、出力信号の周波数f₁にゆるぎを生じて
しまっている。

（発明が解決しようとする課題）第３図に示すような従来の発振器では、出力信号周波数
f₁がゆらぎを生ずる欠点があった。

この欠点のために、基準信号とスタータブル発振器の発
振信号との間に一定の位相関係（例えば初期位相差が
零）を保持した状態で再スタートさせることができない
という欠点があった。

本発明はこの欠点を解決することを目的としており、基
準信号の周波数にロックされたプリセット周波数で発振
が再スタートし、かつ基準信号と一定の位相関係を維持
（位相同期）した信号を出力する発振器を提供すること
を目的としている。

（課題を解決するための手段）この発明の発振器は第１図に示す構成をとる。この構成
では、スタート信号（トリガ信号）によって電圧制御発
振器の発振を一時停止させる点は従来の発振器（第３
図）と変わらないが、この発明では第１及び第２の分
周器にリセットをかける手段を設けている。

そして、基準周波数f₀と出力周波数f₁の信号の位相の
一致状態を検出する手段を設け、その一致信号によって
リセットを解くようにしている。さらに、ある条件で
の誤動作を避けるために、２つのOR回路を置いて位相ロ
ックループをホールドするための信号を供給するように
している。

以下図面を参照しながら本発明の一実施例を説明する。

（実施例）第１図は本発明に係る発振器の一実施例構成、第２図は
第１図の動作を説明しているタイムチャートである。

第１図において、１は電圧制御発振器、２は分周比Ｎの
第１の分周器、３は分周比Ｎ＋ｎ（ｎ＝±1,±2,…であ
るが、高分解能をうるために絶対値|n|＝１とすること
が多い。）の第２の分周器、４は位相検出器、５はモノ
マルチバイブレータ回路、6,7はＤ型フリップフロップ
回路、8,9はオア回路、10はループフィルタ、11は基準
信号発振器、12はモノマルチバイブレータ回路を表して
いる。

電圧制御発振器１、第１の分周器２、オア回路９、位相
検出器４、ループフィルタ10及び基準信号発振器11、第
２の分周器３、オア回路８で位相同期回路（PLL）を構
成している。すなわち基準信号発振器11から出力される
周波数f₀の基準信号ｅは、第２の分周器３でＮ＋ｎ分周
され、オア回路８を介して周波数f₀／（Ｎ＋ｎ）の分周
された信号Ｘ（以下分周信号という）が位相検出器４に
入力している。一方電圧制御発振器１から発振した周波
数f₁の出力信号（この信号が発振器の出力信号である）
ｉは、第１の分周器２でＮ分周され、オア回路９を介し
て周波数f₁／Ｎの分周信号Ｙが位相検出器４に入力して
いる。ここで、第１の分周器２の出力ｆ／Ｎと第２の分
周器３の出力f₀／Ｎ＋ｎの、「Ｈ」、「Ｌ」の比率が異
なっているが、第１の分周器と第２の分周器の内部構成
（又は分周比）により出力のデューティサイクルが異な
るからである。なお、本願における位相比較器４はパル
スの立ち下りで両信号の位相差を検出しているから、こ
のデューティの相異が発振器自体の特性に影響を与える
ことはない。位相検出器４は、その２入力信号間におけ
る信号レベルのそれぞれの高→低変化する時刻間の時間
差（位相）を検出する検出器であって、前記周波数f₀／
（Ｎ＋ｎ）の分周信号と周波数f₁／Ｎの分周信号との位
相差を検出している。そして検出された位相差に応じて
位相誤差信号を出力する。この位相誤差信号はループフ
ィルタ10を介して電圧制御発振器１へ入力され、該電圧
制御発振器１の発振した周波数f₁が基準信号発振器11の
基準周波数f₀にロックされるように発振周波数f₁は変化
する。

モノマルチバイブレータ回路５はｈ信号の「Ｈ」レベル
で電圧制御発振器１を停止させるとともに、それを、ｈ
信号の立ち下りで再スタートさせるために用いられるほ
かに、次に説明するＤ型フリップフロップ回路６に対し
リセット（Ｒ）を掛ける。

Ｄ型フリップフロップ回路６の出力信号ｊは反転出力端
子からとっており、信号ｊが高レベルのときは第１の
分周器２、第２の分周器３をそれぞれリセットさせると
ともに、オア回路8,9に送られており、オア回路8,9はこ
れによりゲートを閉じる。すなわち、この間に第１及び
第２の分周器2,3の出力信号の高→低レベルの変化時間
差を位相検出器４が検出することを禁止し、位相同期回
路の位相ロックループを一時的にホールド状態にする。

Ｄ型フリップフロップ回路７は基準信号発振器11の基準
信号ｅ（周波数f₀）と電圧制御発振器１の出力信号ｉ
（周波数f₁）との位相が一致した瞬間に信号ｒ（パルス
の立ち上り）を出力する。すなわち、信号ｉの低→高変
化で、信号ｅのデータをたたいて出力した信号がｒであ
る。該Ｄ型フリップフロップ回路７の出力する前記信号
ｒの立ち上りは、基準信号発振器11の基準信号ｅと電圧
制御発振器１の出力信号ｉとの位相が一致したときに限
り、上記Ｄ型フリップフロップ回路６の出力信号ｊ（パ
ルスの立ち下り）を低レベルに反転させる。これによ
り、第１の分周器２、第２の分周器３のリセットをそれ
ぞれ解除するとともに、位相同期回路の位相同期ループ
を一時的なホールド状態から本来の位相同期ループの動
作状態にもどす。

モノマルチバイブレータ回路12は入力されたトリガ信号
に応答してインヒビットパルスｇを出力する。これと同
時に、該モノマルチバイブレータ回路12からのインヒビ
ットパルスｇを受けた第２のモノマルチバイブレータ回
路５はトリガパルスｈを発生するように構成されてい
る。そしてモノマルチバイブレータ回路12からのインヒ
ビットパルスｇのパルス幅は、上記モノマルチバイブレ
ータ回路５が出力するトリガパルスｈのパルス幅より広
く設定されている。

かりに、入力されるトリガ信号ｃそのものが、インヒビ
ットパルスｇとして使用できるものであれば、モノマル
チバイブレータ回路12は不要となることは当然である。

このように構成された発振器の動作を第２図のタイムチ
ャートを用いて次に説明する。

いま、電圧制御発振器１はすでに正常な発振をしている
ものとし、そして基準信号発振器11の基準信号ｅの周波
数にロックされた動作状態にあるものとする。

発振器を再スタートしようとする時、トリガ信号ｃがモ
ノマルチバイブレータ回路12に印加される。

モノマルチバイブレータ回路12に印加されるトリガ信号
ｃに応答して、該モノマルチバイブレータ回路12からは
インヒビットパルスｇと、該インヒビットパルスｇを受
けた第２のモノマルチバイブレータ回路５からは上記イ
ンヒビットパルスｇよりパルス幅が狭く設定されたトリ
ガパルスｈとをそれぞれ発生する。モノマルチバイブレ
ータ回路５からのトリガパルスｈの高レベルにより、電
圧制御発振器１を停止させ、同時にＤ型フリップフロッ
プ回路６をリセットしての出力信号ｊを論理「Ｌ」か
ら論理「Ｈ」（以下単に「Ｌ」，「Ｈ」の如く略記す
る）に反転させる。Ｄ型フリップフロップ回路６のの
出力信号ｊが「Ｈ」の間、第１の分周器２と第２の分周
器３とはそれぞれ初期カウントの状態（リセット）とな
り、同時に、前記出力信号ｊはオア回路8,9のそれぞれ
の一方の入力端子に印加されており、該出力信号ｊが
「Ｈ」の間、位相検出器４の入力ＸとＹをそれぞれ
「Ｈ」状態にするので、位相同期回路の位相同期ループ
は一時的なホールド状態となる。モノマルチバイブレー
タ回路５が出力するトリガパルスｈの立下りにより、
電圧制御発振器１の停止が解除され、該電圧制御発振器
１は直ちに新しく発振を開始し、モノマルチバイブレー
タ回路５が出力するトリガパルスｈの立下りに関連し
た位相関係φ_ｓが決定される。このφ_ｓは基準信号ｅと
出力信号ｉの位相差を表している。この電圧制御発振器
１の発振により、Ｄ型フリップフロップ回路７には基準
信号発振器11の基準信号ｅと電圧制御発振器１の出力信
号ｉとの新しい位相、すなわち初期位相φ_ｓに移行した
２信号が入力する。このとき新しい位相φ_ｓが０〜180
゜（基準信号ｅの「Ｈ」）の範囲内である場合には、Ｄ
型フリップフロップ回路７の出力信号ｒは、本来の規則
的な位相関係、すなわち基準信号発振器11の基準信号ｅ
と電圧制御発振器１の出力信号ｉとの位相の一致不一致
という周期的な位相関係以外で「Ｌ」から「Ｈ」への変
化を生じる。このＤ型フリップフロップ回路７の出力
信号ｒの「Ｌ」から「Ｈ」への変化は、モノマルチバ
イブレータ回路12のインヒビットパルスｇのパルス幅が
モノマルチバイブレータ回路５のトリガパルスｈのパル
ス幅より広く設定されているため、該インヒビットパル
スｇが「Ｌ」になっていることにより、Ｄ型フリップフ
ロップ回路６の出力の出力信号ｊの「Ｈ」状態に保た
れていることに変わりはない。すなわち、第２のトリガ
パルスｈの変化点においては、前記出力端子ｅと出力
信号ｉの一致点とみなすことはない。

このようにして位相同期ループがホールド状態のまま電
圧制御発振器１は新しい初期位相関係φ_ｓのもとで次々
に周波数f₁の出力信号ｉを発生させる。ホールド状態で
あってもこれは短い時間であるので電圧制御発振器１の
周波数のずれはほとんどなく無視できる程度の値であ
る。そしてその後発生する本来の位相の一致、すなわち
基準信号発振器11の基準信号ｅと電圧制御発振器１の出
力信号ｉとの位相の一致によるＤ型フリップフロップ回
路７の出力信号ｒの立ち上り変化に応答して、Ｄ型フ
リップフロップ回路６出力の出力信号ｊは「Ｈ」から
「Ｌ」になる。これによって第１の分周器２と第２の分
周器３とをそれぞれの分周信号を発生させるべく各リセ
ット状態が解除される。そしてオア回路8,9をも同時に
開放して位相検出器４の入力信号X,Yには、第１の分周
器２及び第２の分周器３の出力信号の状態が伝わり、
「Ｈ」から「Ｌ」への変化が同時に生じる。前記入力
信号X,Yの「Ｈ」から「Ｌ」への変化は同時変化のた
め、両入力信号における「Ｈ」から「Ｌ」へ変化を検出
する位相検出器４は位相同期状態を満足し、電圧制御発
振器１に対して零位相差の位相誤差信号を発生する。従
って該位相検出器４により電圧制御発振器１の発振周波
数に変化を生じさせることはない。両入力信号の位相差
が零の状態であるから、この位相検出器４からは位相誤
差信号が零だからである。

第１の分周器２と第２の分周器３とがともにリセット状
態を解除された後は、電圧制御発振器１の出力信号をＮ
カウントするカウント時間後に第１の分周器２は１パル
ス出力し、また基準信号発振器11の基準信号Ｎ＋ｎカウ
ントするカウント時間後に第２の分周器３は１パルス出
力する。電圧制御発振器１の発振周波数は一定に保持さ
れているので、これら１パルス発生するための時間は殆
んど同時である。たとえ、電圧制御発振器１の出力が
前記ホールド状態の間にごくわずかずれが生じたとして
も、それは時間的にわずかな差であり、位相検出器４か
ら電圧制御発振器１に対してそのわずかな誤差を校正す
る信号（位相誤差信号）として伝送される。

以降の電圧制御発振器１は位相同期回路の位相同期ルー
プにてその発振を続行する。すなわち、安定な基準信号
に同期した安定な出力信号ｉの発振を続行する。

位相同期ループが完成すると、信号Ｘと信号Ｙの周波数
は等しくなる。すなわち、f₀（Ｎ＋ｎ）＝f₁／Ｎとな
る。

なお、第１及び第２のOR回路8,9を備えたのは、第１及
び第２の分周器2,3の動作をリセットするときに、又は
その他の条件で生ずるかもしれない各分周器の「Ｈ」→
「Ｌ」の変化を阻止し、位相検出器４が働かないように
するためである。

なお上記の説明から明らかな様に、モノマルチバイブレ
ータ回路12からＤ型フリップフロップ回路６へ出力され
るインヒビットパルスｇのパルス幅が、モノマルチバイ
ブレータ回路５の出力するトリガパルスｈのパルス幅よ
り広ければよいので、モノマルチバイブレータ回路５側
にトリガ信号を入力し、該トリガ信号でモノマルチバイ
ブレータ回路５からトリガパルスｈを出力させ、該トリ
ガパルスｈの入力に基づいてトリガパルスｈよりもパル
ス幅の広いインヒビットパルスｇをモノマルチバイブレ
ータ回路12から出力させ、該インヒビットパルスｇをＤ
型フリップフロップ回路６に入力する構成にしてもよ
い。

また、モノマルチバイブレータ回路5,12を同時にトリガ
信号で動作する構成にしてもよい。

本願の実施例は主に、発振器の再タートについて述べて
きたけれども、発振のスタートについても位相の一致を
みてゲートを開く点は同じであるからf₁にゆるぎの生じ
ないこは同様である。

（発明の効果）以上説明した如く、本発明によれば、トリガ信号を受け
たモノマルチバイブレータ回路によりインヒビットパル
ス、第２のモノマルチバイブレータ回路によってインヒ
ビットパルスよりも幅の狭いトリガパルスとを同時に発
生させ、このトリガパルスによってPLL回路内の電圧制
御発振器の動作を一時停止させ、トリガパルスによって
二つの分周器回路のリセットをかけることとし、また、
基準信号と、出力信号との位相の一致を検出してリセッ
トを解くこととしたから、任意に入力することのできる
トリガ信号に応答したトリガパルスで新たに発振器の出
力信号が立ち上り、初期位相を保持して、しかも周波数
のゆらぎがない状態の発振をスタート或いは再スタート
可能な発振器を提供することができる。

【図面の簡単な説明】

第１図は本発明に係る発振器の一実施例構成、第２図は
第１図の動作を説明しているタイムチャート、第３図及
び第４図は従来例を示す回路図及びタイムチャートであ
る。図中、1,101は電圧制御発振器、2,102は第１の分周器、
3,103は第２の分周器、4,104は位相検出器、5,105はモ
ノマルチバイブレータ回路、6,7はＤ型フリップフロッ
プ回路、8,9はオア回路、10,110はループフィルタ、11,
111は基準信号発振器、12はモノマルチバイブレータ回
路である。

Claims

【特許請求の範囲】

【請求項１】入力信号レベルに応じた周波数の出力信号
（ｉ）を発生する電圧制御発振器（１）と、該電圧制御発振器からの信号を受け、分周比Ｎの第１の
分周信号を出力する第１の分周器（２）と、基準信号（ｅ）を受け、分周比Ｎ＋ｎの第２の分周信号
を出力する第２の分周器（３）と、前記第１の分周信号と第２の分周信号との位相差に応じ
た位相誤差信号を発生し、前記電圧制御発振器への位相
帰還ループを形成する位相検出器（４）と、トリガ信号を受けて第１のパルス信号（ｇ）と該第１の
パルス信号（ｇ）よりもパルス幅が狭い第２のパルス信
号（ｈ）とを出力する信号発生器（12,5）と、前記基準信号（ｅ）と、電圧制御発振器（１）の出力
（ｉ）とを受けて、両信号の位相の一致を検出して出力
する第１の回路（７）と、該第２のパルス信号（ｈ）を受けて、前記第１及び第２
の分周器にリセット信号を出力し、かつ、該第１のパル
ス信号（ｇ）と該第１の回路の出力とを受けて該リセッ
ト信号を解除する第２の回路（６）と、該２の回路の出力と前記第２の分周信号とを受けて該位
相検出器の第１の入力に信号を出力する第１のOR回路
（８）と、該第２の回路の出力と前記第１の分周信号とを受けて前
記位相検出器の第２の入力に信号を出力する第２のOR回
路（９）とを備えた発振器。