JPS59110227A - 可変周波数クロツク発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明は、コンピュータ等に用いるに好適な可変周波数
クロック発生器に関する。

従来技術 ］ンく五−夕に用いられているクロック発生器は、水晶
発振器で発生した基準クロックを入力として固定周波数
のクロックを発生するように構成されていた。

このため、コンピュータのクロックマージン試験は、コ
ンピュータの外部に発振器を用意して、この発振器の周
波数を変えてコンピュータ内部のクロック周波数を変化
させるという方法で行っていた。または、発振周波数の
異なる水晶発振器を予め複数個設けておき、それらの出
力をクロック発生器に切替え接続することによりコンピ
ュータ内のクロック周波数を切り替えるという方法でタ
イミングマージン試験を行っていた。このような方法に
よると、クロック周波数を切替える場合、一度コンピュ
ータを停止した後再起動しないと、同期化が出来ず、誤
動作してしまう等の問題が発生し、タイミングマージン
試験を能率的に行う上で大きな障害となっている。また
、水晶発振器を複数個用意して選択的に使用する方法の
場合、クロック周波数の切替え数には自ずと限度があり
、高精度のタイミングマージン試験を行い得ないとい５
問題もある。

発明の目的 本発明の目的は、前述のような問題を解決するためにコ
ンピュータに適用できる可変周波数クロック発生器を提
供することにある。ただし、本発明による可変周波数ク
ロック発生器はコンピュータ用に限定されるものではな
く、他の用途にも適宜利用できるものである。

本発明の可変周波数発生器は、一定周波数の基準クロッ
クを発生する発振器と、この基準クロックを入力として
それに同期した可変周波数クロックを出力するＰ　Ｌ　
Ｌ　（Ｐｈａｓｅ　　Ｌｏｃｋｅｄ　　Ｌｏｏｐ　）と
から成り、このＰＬＬはその出力である可変周波数クロ
ックを分周してその入力側に帰還するプログラマブル分
周器を内部に持つ。またＰＬＬは、プログラマブル分周
器の分局率の変化に対し、可変周波数クロックの周波数
が特定の時間をかけて徐々に変化するような応答特性を
持つ。

即ち、本発明の可変周波数クロック発生器は、ＰＬＬ内
部のプログラマブル分周器の分周率を外部から変化させ
ることにより、周波数が可変のクロックを発生する。し
かも、クロック周波数は急激に変化するものではなく、
ある応答遅れを持って緩慢に変化する。したがって、本
発明の可変周波数クロック発生器をコンピュータに使用
すれば、後述するような利益が得られる。

発明の実施例 図は本発明の一実施例を示すブロック図である。

可変周波数クロック発生器７は、一定した周波数ｆ、の
基準クロックを発生する水晶発振器１と、ＰＬＬ６とか
ら成る。８は保守診断用プロセッサで、外部の装置であ
る。

ＰＬＬ６は、電圧制御型の可変周波数発振器２゜外部か
ら分周率Ｎを設定可能なプログラマブル分周器３、周波
数位相比較器４、およびローパスフィルタ５とから成る
。目的の可変周波数クロック（周波数ｆ。）は可変周波
数発振器２の出力から取り出される。

周波数位相比較器４の一方の入力１０には基準クロック
が、他方の入力１１には可変周波数クロック（ＰＬＬ出
力）をプロゲラ寸シル分局器８で分局した信号（周波数
ｆＯ／Ｎ　）がそれぞれ入力される。

（、＜　ｆｏｙＮの場合は、周波数位相比較器４の出力
１２に正電圧のパルスが連続して出る。そのパルス幅は
、入力１０．．１１上の各信号間の位相差にほぼ比例し
て変化する。逆に　ｆ、　＞　ｆａｙＮの場合は、周波
数位相比較器４の出力１３に負電圧のパルスが連続して
出る。そのパルス幅は、入力１０．１１上の各信号間の
位相差にほぼ比例して変化する。ｆ、とｆ７　の差があ
る限界値以下になった場合（入力１０、１１上の各信号
間で実質的に周波数および位相が一致した場合）よ、周
波数位相比較器４の出力１２゜１３のそれぞれに非常に
パルス幅のせまい正、負パルスが連続して出る。

ローバルフィルタ５の出力１４には、周波数位相比較器
４の出力１２．１３に出るパルスを時間積分した直流電
圧が出る。この直流電圧は可変周波数発振器２に制御電
圧として入力される。可変周波数発振器２は、制御電圧
を上げると発振周波数（ｆｏ）が高くなり、下げると低
くなる。

また、プログラマブル分周器８の分周率Ｎを変化したと
き、可変周波数クロックの周波数ｆ。がある時間内で緩
慢に追従変化するような応答特性をＰＬＬ６に持たせる
。この目的のために、ローパスフィルタ５０時定数は例
えば数ミリ秒ないし数十ミリ秒に選定される。この時定
数の範囲は、コンピュータに用いる可変周波数クロック
発生器の場合に一般に妥当である。

動作を説明すると、ｆｉ＜ｆｏｙＮの間は、ローパスフ
ィルタ５から出力される制御電圧が上昇していくため、
ｆ、が低下してゆく。やがて、ｆ、　＝　ｆｏｙＮにな
ると、制御電圧があるレベルに安定し、ｆ、も安定する
。つまり、ＰＬＬ６はフェーズロックした状態になり、
ｆ、＝Ｎｆｉの周波数の可変周波数クロックが得られる
。

可変周波数クロックの周波数ｆ。を変化させたい場合は
、プログラマブル分周器８の分周率Ｎを外部から変化さ
せる。そうすると、ローパスフィルタ５の時定数に依存
する時間内で、周波数ｆ。が徐徐に変化して最終的にｆ
、＝Ｎｆｉに安定する。

この可変周波数クロック発生器７をコンピュータのクロ
ック発生器として用いれば、次に述べるような方法で、
クロックマージン試験を能率的に、精度良く実行できる
。

まず、図示のように保守診断用プロセッサ８をプログラ
マブル分周器８に接続し、同プロセッサより分周率Ｎを
プログラマブル分周器８にスキャンインできるようにす
る。

コンピュータの電源を投入すると、その際に電源装置か
ら出るリセット信号でコンピュータ内部の全レジスタが
リセット状態になる。この時、保守診断用プロセッサ８
より、ｆｏがコンピュータ内部の標準クロック周波数と
一致するような分周率Ｎをプログラマブル分周器８に予
めスキャンインしておく。そうすると、コンピュータは
標準タイミングで動作する。

その後、保守診断用プロセッサ８は、プログラマブル分
周器８の分周率Ｎを逐次変化させながら、コンピュータ
の診断を実行する。プログラマブル分周１器３の分周率
Ｎをある幅で段階的に変化させ、ｆｏが安定した後にコ
ンビ五−夕の診断を開始し、エラーが見つかったら、そ
のテストの査号を記録し、コンピュータを初期状態に戻
してから分局率Ｎを再設定して診断を行なう。このよう
にして、クロックマージンの試験を実行するが、クロッ
ク周波数の切替えの都度、コンピュータの電源の切断、
再投入を行なう必要はない。すなわち、クロック周波数
を急激に変化させると、同萌化のために電源の切断、再
投入の操作が必要となるが、本発明の可変周波数発振器
は、分周率Ｎの変化に対しｆ。が、緩慢に変化するため
、コンピュータ側で同期を維持できるからである。換言
すれば、コンピュータが同期外れを起こさないようにＰ
ＬＬ６の応答特性を決定する。

ここで、ｆｏの制御精度について言及する。今、ｆｉ＝
ＩＭＨ２、Ｎ＝１００とすると、１０士１００　ＭＨ。

となる。Ｎ＝１０１とすると、ｆ０＝１０１ＭＨｚとな
る。

つまり、ｆｏは１％ステップで可変であり、しかもｆｏ
はｆｉに匹敵する精度で安定化される。このように、ク
ロック周波数を微小ステップずつ変化させながらコンピ
ュータの診断を行なうことができるため、高精度のクロ
ックマージン試験が可能となる。しかも、電源の切断、
再投入を繰り返す必要がないため、能率良く試験を実行
できる。

なお、前記の実施例では、ローパスフィルタ５０時定数
の選定によってＰＬＬ６の分周率Ｎの変化に対する応答
特性を決定したが、可変周波数発振器２の応答時間の調
整等によってＰＬＬ６の応答物性を決定するようにして
もよい。

発明の効果 以上の説明から明らかなように、本発明によれば、コン
ピュータのクロック発生器として好適な可変周波数クロ
ック発生器を提供できるものであり、コンピュータのク
ロックマージン試験の能率向上、精度向上を達成できる
等の効果を得られる。

【図面の簡単な説明】

図は本発明の一実施例を示すブロック図である。

Claims (1)

【特許請求の範囲】
1. （１１一定周波数の基準り四ツクを発生する発振器と、
   この基本クロックを入力としそれに同期した可変周波数
   クロックを出力するＰ　Ｌ　Ｌ　（ＰｈａｓｅＬｏｃｋ
   ｅｄ　Ｌｏｏｐ　）とから成り、前記ＰＬＬは前記可変
   周波数クロックを分周してその入力側に帰還するプログ
   ラマブル分周器を内部に持ち、このプログラマブル分周
   器の分周率の変化に対し前記可変周波数クロックの周波
   数が特定の時間をかけて徐々に変化するような応答特性
   を持つことを特徴とする可変周波数クロック発生器。