JPH04172710A - 非同期形周波数てい倍回路 - Google Patents
非同期形周波数てい倍回路Info
- Publication number
- JPH04172710A JPH04172710A JP2299862A JP29986290A JPH04172710A JP H04172710 A JPH04172710 A JP H04172710A JP 2299862 A JP2299862 A JP 2299862A JP 29986290 A JP29986290 A JP 29986290A JP H04172710 A JPH04172710 A JP H04172710A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- oscillation
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 54
- 230000001360 synchronised effect Effects 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は、マイクロプロセッサの信号に応じてクロッ
ク信号の周波数の調整が可能な非同期形周波数てい倍回
路に関する。
ク信号の周波数の調整が可能な非同期形周波数てい倍回
路に関する。
（従来の技術）
従来、倍周回路に使用される周波数発振回路には水晶発
振器を条件として回路制御を行うようにしている。第６
図はそのような非同期形周波数てい倍回路の従来例を示
しており、回路の同期を取るためのクロック信号ＣＫを
発振する水晶発振回路１と、このクロック信号ＣＫを分
周する分周回路２と、この分周回路２によって分周され
たクロック信号ＣＫによってマイクロプロセッサ（ＣＰ
Ｕ）からのデータ信号ＣＰＵの同期を取る同期回路３と
、その同期回路３によって同期の取られたＣＰＵ信号を
水晶発振回路１のクロック信号ＣＫと同期して倍周する
倍周回路４とから構成されている。なお、５Ｐはプラス
電位の電源端子、５Ｆはアース端子である。
振器を条件として回路制御を行うようにしている。第６
図はそのような非同期形周波数てい倍回路の従来例を示
しており、回路の同期を取るためのクロック信号ＣＫを
発振する水晶発振回路１と、このクロック信号ＣＫを分
周する分周回路２と、この分周回路２によって分周され
たクロック信号ＣＫによってマイクロプロセッサ（ＣＰ
Ｕ）からのデータ信号ＣＰＵの同期を取る同期回路３と
、その同期回路３によって同期の取られたＣＰＵ信号を
水晶発振回路１のクロック信号ＣＫと同期して倍周する
倍周回路４とから構成されている。なお、５Ｐはプラス
電位の電源端子、５Ｆはアース端子である。
このような従来の回路の動作について説明すれば、例え
ば、第７図において、水晶発振回路１からの発振周波数
信号ＯＳＧを分周回路２に与え、分周回路２のカウンタ
２Ａ、２Ｂによってクロック信号ＣＫを作り出し、同期
回路３のフリップフロソブ３Ａはマイクロプロセッサか
らのデータ信号ＣＰＵをこのクロック信号ＣＫによって
同期させ、同期信号３Ａ−Ｑを作り出し、これを同期回
路３内のフリップフロップ３Ｂのクロック信号として使
用し、フリップフロップ３Ｂはフリップフロップ３Ａの
出力信号３Ａ−Ｑに同期して″Ｌルベルを出力する。と
ころが、倍周回路４の８ビツトシフトレジスタ４Ｂの出
力ＱＨによってこのフリップフロップ３Ｂをプリセット
し、′Ｈ” レベルに戻す。倍周回路４の８ビットシフ
トレジスタ４Ａ、４Ｂは、フリップフロップ３Ｂの出力
信号３Ｂ−Ｑの出力が“Ｌ″レベル時に、端子Ａ〜Ｈの
パラレル入力を行い、出力信号３Ｂ−Ｑが“Ｈルーベル
の時に、シリアル入力とシフトを行う。そのために、８
ビツトシフトレジスタ４ＡのデータはＱＨから次段の８
ビツトシフトレジスタ４Ｂのシリアル入力端子ＳＩへ順
次シフトされ、８ビツトシフトレジスタ４Ｂの中にある
データの次にその出力端子ＱＨより出力される。
ば、第７図において、水晶発振回路１からの発振周波数
信号ＯＳＧを分周回路２に与え、分周回路２のカウンタ
２Ａ、２Ｂによってクロック信号ＣＫを作り出し、同期
回路３のフリップフロソブ３Ａはマイクロプロセッサか
らのデータ信号ＣＰＵをこのクロック信号ＣＫによって
同期させ、同期信号３Ａ−Ｑを作り出し、これを同期回
路３内のフリップフロップ３Ｂのクロック信号として使
用し、フリップフロップ３Ｂはフリップフロップ３Ａの
出力信号３Ａ−Ｑに同期して″Ｌルベルを出力する。と
ころが、倍周回路４の８ビツトシフトレジスタ４Ｂの出
力ＱＨによってこのフリップフロップ３Ｂをプリセット
し、′Ｈ” レベルに戻す。倍周回路４の８ビットシフ
トレジスタ４Ａ、４Ｂは、フリップフロップ３Ｂの出力
信号３Ｂ−Ｑの出力が“Ｌ″レベル時に、端子Ａ〜Ｈの
パラレル入力を行い、出力信号３Ｂ−Ｑが“Ｈルーベル
の時に、シリアル入力とシフトを行う。そのために、８
ビツトシフトレジスタ４ＡのデータはＱＨから次段の８
ビツトシフトレジスタ４Ｂのシリアル入力端子ＳＩへ順
次シフトされ、８ビツトシフトレジスタ４Ｂの中にある
データの次にその出力端子ＱＨより出力される。
これにより、同期回路３のフリップフロップ３Ｂの出力
信号３Ｂ−Ｑを信号４Ｂ−ＱＨに倍周して出力すること
ができる。
信号３Ｂ−Ｑを信号４Ｂ−ＱＨに倍周して出力すること
ができる。
（発明が解決しようとする課題）
しかしなから、このような従来の非同期形周波数てい倍
回路では、マイクロプロセッサからの信号ＣＰＵに対し
て倍周回路で波抜けか発生しやすく、他の回路にも過電
流なとの影響を与えることがある問題点があった。
回路では、マイクロプロセッサからの信号ＣＰＵに対し
て倍周回路で波抜けか発生しやすく、他の回路にも過電
流なとの影響を与えることがある問題点があった。
この発明は、このような従来の問題点に鑑みてなされた
もので、周波数発振回路としてＣＲ発振回路を用いるこ
とによりクロック周波数信号をＣＰＵ信号に応じて調整
できるようにし、波抜けのないてい倍信号を得ることが
できる非同期形周波数てい倍回路を提供することを目的
とする。
もので、周波数発振回路としてＣＲ発振回路を用いるこ
とによりクロック周波数信号をＣＰＵ信号に応じて調整
できるようにし、波抜けのないてい倍信号を得ることが
できる非同期形周波数てい倍回路を提供することを目的
とする。
［発明の構成コ
（課題を解決するための手段）
この発明の非同期形周波数てい倍回路は、回路の同期を
取るためのクロック信号を発振する、発振周波数調整手
段を備えたＣＲ発振回路と、マイクロプロセッサからの
データ信号を前記ＣＲ発振回路のクロック信号によって
同期を取る同期回路と、前記同期回路によって同期を取
られたマイクロプロセッサのデータ信号を前記ＣＲ発振
４回路のクロック信号と同期させ、倍周する倍周回路と
を備えたものである。
取るためのクロック信号を発振する、発振周波数調整手
段を備えたＣＲ発振回路と、マイクロプロセッサからの
データ信号を前記ＣＲ発振回路のクロック信号によって
同期を取る同期回路と、前記同期回路によって同期を取
られたマイクロプロセッサのデータ信号を前記ＣＲ発振
４回路のクロック信号と同期させ、倍周する倍周回路と
を備えたものである。
（作用）
この発明の非同期形周波数てい倍回路では、ＣＲ発振回
路によりクロック信号を出力し、同期回路において、ク
ロック信号によってマイクロプロセッサからの信号と同
期を取り、これを倍周回路に与え、ここでマイクロプロ
セッサの信号をてい倍する。
路によりクロック信号を出力し、同期回路において、ク
ロック信号によってマイクロプロセッサからの信号と同
期を取り、これを倍周回路に与え、ここでマイクロプロ
セッサの信号をてい倍する。
こうして、マイクロプロセッサの信号をてい倍して取り
出すのであるが、この出力に波抜けが発生している場合
には、ＣＲ発振回路に備えられている発振周波数調整手
段によりクロック信号の周波数を調整し、マイクロプロ
セッサのてい倍信号に波抜けが発生するのを防止するこ
とができる。
出すのであるが、この出力に波抜けが発生している場合
には、ＣＲ発振回路に備えられている発振周波数調整手
段によりクロック信号の周波数を調整し、マイクロプロ
セッサのてい倍信号に波抜けが発生するのを防止するこ
とができる。
（実施例）
以下、この発明の実施例を図に基づいて詳説する。
まず、水晶発振回路とＣＲ発振回路の動作原理、及びそ
の特徴を対比して説明する。第４図は一般的な水晶発振
回路１００の回路構成を示し、第５図は一般的なＣＲ発
振回路２００の回路構成を示している。
の特徴を対比して説明する。第４図は一般的な水晶発振
回路１００の回路構成を示し、第５図は一般的なＣＲ発
振回路２００の回路構成を示している。
水晶発振回路１００は、水晶振動子（ＸＬ）１０１、イ
ンバータ１０２、コンデンサ１０３、抵抗１０４から構
成されており、水晶振動子１０１の振動を固定抵抗１０
４とコンデンサ１０３で安定した振動に変え、インバー
タ１０２によって所定の周波数の発振を行う。そしてこ
の水晶発振回路１００の場合には、発振周波数が水晶振
動子１０１の固有振動により一義的に決定されるために
、発振出力周波数Ｏ５Ｇの調整ができない。
ンバータ１０２、コンデンサ１０３、抵抗１０４から構
成されており、水晶振動子１０１の振動を固定抵抗１０
４とコンデンサ１０３で安定した振動に変え、インバー
タ１０２によって所定の周波数の発振を行う。そしてこ
の水晶発振回路１００の場合には、発振周波数が水晶振
動子１０１の固有振動により一義的に決定されるために
、発振出力周波数Ｏ５Ｇの調整ができない。
一方、ＣＲ発振回路２００は、インバータ２０１、コン
デンサ２０２、抵抗２０３、周波数調整用の可変抵抗２
０４から構成されており、ｄ点の信号をａ点へフィード
バックすることにより、ｅ点の信号レベルを“Ｈ″と“
Ｌ”とに交互に変化させて周波数の発振を行う。そして
このときの周波数は、ＣＲの定数で決定されるために、
可変抵抗２０４の抵抗値の調節によって出力点ｅての信
号周波数Ｏ５Ｇを容易に調整することができるのである
。
デンサ２０２、抵抗２０３、周波数調整用の可変抵抗２
０４から構成されており、ｄ点の信号をａ点へフィード
バックすることにより、ｅ点の信号レベルを“Ｈ″と“
Ｌ”とに交互に変化させて周波数の発振を行う。そして
このときの周波数は、ＣＲの定数で決定されるために、
可変抵抗２０４の抵抗値の調節によって出力点ｅての信
号周波数Ｏ５Ｇを容易に調整することができるのである
。
そこで、この周波数調整手段を備えたＣＲ発振回路を用
いて非同期形周波数てい倍回路を構成することにより、
この発明の目的である波抜けないでい倍周波数回路を得
ることができるのである。
いて非同期形周波数てい倍回路を構成することにより、
この発明の目的である波抜けないでい倍周波数回路を得
ることができるのである。
第１図はこのような考察のもとに構成された非同期形周
波数てい倍回路の一実施例を示しており、ＣＲ発振回路
１０と、このＣＲ発振回路１０の発振周波数信号Ｏ５Ｇ
を分周してクロック信号ＣＫを出力する分周回路２と、
この分周回路２からのクロック信号ＣＫとマイクロプロ
セッサ（ＣＰＵ）からの信号ＣＰＵとの同期を取り、Ｑ
信号を出力する同期回路３と、分周回路２からのＣＫ倍
信号同期回路３からのＱ信号を倍周して倍周信号ＱＨを
出力する倍周回路４から構成されている。
波数てい倍回路の一実施例を示しており、ＣＲ発振回路
１０と、このＣＲ発振回路１０の発振周波数信号Ｏ５Ｇ
を分周してクロック信号ＣＫを出力する分周回路２と、
この分周回路２からのクロック信号ＣＫとマイクロプロ
セッサ（ＣＰＵ）からの信号ＣＰＵとの同期を取り、Ｑ
信号を出力する同期回路３と、分周回路２からのＣＫ倍
信号同期回路３からのＱ信号を倍周して倍周信号ＱＨを
出力する倍周回路４から構成されている。
ＣＲ発振回路〕０は、第５図に示した回路構成と同じ構
成であり、インバータ１１、コンデンサ１２、抵抗１３
、可変抵抗１４から構成されている。そして、ＣＲ光発
振より生起される周波数信号が分周回路２に与えられ、
ここで従来例と同様に分周され、クロック信号ＣＫが出
力されるようになっている。
成であり、インバータ１１、コンデンサ１２、抵抗１３
、可変抵抗１４から構成されている。そして、ＣＲ光発
振より生起される周波数信号が分周回路２に与えられ、
ここで従来例と同様に分周され、クロック信号ＣＫが出
力されるようになっている。
なお分周回路２、同期回路３、及び倍周回路４は第６図
に示した従来例の回路と同一の回路構成である。
に示した従来例の回路と同一の回路構成である。
次に、上記の構成の非同期形周波数てい倍回路の動作に
ついて説明する。
ついて説明する。
ＣＲ発振回路１０ては、ＣＲ光発振よりＣＲ定数によっ
て決定される周波数の発振信号ＯＳＧが出力され、これ
が分周回路２に入力される。分周回路２では、この発振
信号を所定の割合で分周し、クロック信号ＣＫを出力し
、これが同期回路３と倍周回路４とに与えられる。
て決定される周波数の発振信号ＯＳＧが出力され、これ
が分周回路２に入力される。分周回路２では、この発振
信号を所定の割合で分周し、クロック信号ＣＫを出力し
、これが同期回路３と倍周回路４とに与えられる。
同期回路３では、第２図に示すようにマイクロプロセッ
サ（ＣＰＵ）からの信号ＣＰＵを、クロック信号ＣＫに
よって同期を取り、信号Ｑを出力する。
サ（ＣＰＵ）からの信号ＣＰＵを、クロック信号ＣＫに
よって同期を取り、信号Ｑを出力する。
このＱ信号は、クロック信号ＣＫと共に倍周回路４に入
力され、ここでクロック信号ＣＫを用いてＱ信号の倍周
が行われる。倍周回路４の出力信号はＱＨである。
力され、ここでクロック信号ＣＫを用いてＱ信号の倍周
が行われる。倍周回路４の出力信号はＱＨである。
ここで、倍周信号ＱＨに第２図に示すような波抜けが発
生していれば、ＣＲ発振回路１０において可変抵抗１４
を調整し、発振信号Ｏ５Ｇの周波数を調整することによ
り波抜けのない倍周回路出力ＱＨ’ を得ることができ
る。こうして、ＣＲ発振回路１０を用いることにより、
マイクロプロセッサの信号ＣＰＵの同期信号の倍周信号
として波抜けのない信号を得ることができるのである。
生していれば、ＣＲ発振回路１０において可変抵抗１４
を調整し、発振信号Ｏ５Ｇの周波数を調整することによ
り波抜けのない倍周回路出力ＱＨ’ を得ることができ
る。こうして、ＣＲ発振回路１０を用いることにより、
マイクロプロセッサの信号ＣＰＵの同期信号の倍周信号
として波抜けのない信号を得ることができるのである。
第３図はこの発明の他の実施例を示しており、マイクロ
プロセッサ（ＣＰＵ）６が周波数可変の発振周波数信号
Ｏ３Ｇを出力することができる場合、このＣＰＵ６の発
振周波数信号Ｏ３Ｇを分周器２に与えて分周し、クロッ
ク信号ＣＫを得る構成とすることができる。
プロセッサ（ＣＰＵ）６が周波数可変の発振周波数信号
Ｏ３Ｇを出力することができる場合、このＣＰＵ６の発
振周波数信号Ｏ３Ｇを分周器２に与えて分周し、クロッ
ク信号ＣＫを得る構成とすることができる。
そしてこの実施例でも、同期回路３において上記のクロ
ック信号ＣＫを用いてＣＰＵ信号の同期を取り、同期信
号Ｑを倍周回路４に与えて倍周し、倍周信号ＱＨを取り
出すことができる。また、この倍周信号ＱＨに波抜けが
発生する場合には、ＣＰＵ６の発振周波数を調整するこ
とにより、第１実施例と同様にして波抜けをなくすこと
ができる。
ック信号ＣＫを用いてＣＰＵ信号の同期を取り、同期信
号Ｑを倍周回路４に与えて倍周し、倍周信号ＱＨを取り
出すことができる。また、この倍周信号ＱＨに波抜けが
発生する場合には、ＣＰＵ６の発振周波数を調整するこ
とにより、第１実施例と同様にして波抜けをなくすこと
ができる。
［発明の効果］
以上のようにこの発明によれば、発振周波数の調整可能
なＣＲ発振回路を用いて発振周波数信号を取り出し、こ
れを分周してクロック信号とし、さらにマイクロプロセ
ッサの信号と同期を取り、その同期信号を倍周すること
によりマイクロプロセッサの信号と同期の取れた倍周信
号を得るようにしているため、最終の倍周信号に波抜け
が発生しているような場合には、発振周波数信号の周波
数を調整することにより波抜けをなくす操作をすること
ができ、信頼性の高い倍周信号を得ることができる。
なＣＲ発振回路を用いて発振周波数信号を取り出し、こ
れを分周してクロック信号とし、さらにマイクロプロセ
ッサの信号と同期を取り、その同期信号を倍周すること
によりマイクロプロセッサの信号と同期の取れた倍周信
号を得るようにしているため、最終の倍周信号に波抜け
が発生しているような場合には、発振周波数信号の周波
数を調整することにより波抜けをなくす操作をすること
ができ、信頼性の高い倍周信号を得ることができる。
第１図はこの発明の一実施例のブロック図、第２図は上
記実施例の各部のタイミングチャート、１３図はこの発
明の他の実施例のブロック図、第４図は一般的な水晶発
振回路の回路図、第５図は一般的なＣＲ発振回路の回路
図、第６図は従来例のブロック図、第７図は従来例の各
部のタイミングチャートである。 ２・・・分周回路 ３・・・同期回路４・・・
倍周回路 ６・・・マイクロプロセッサ（ＣＰＵ）１０・・・ＣＲ
発振回路
記実施例の各部のタイミングチャート、１３図はこの発
明の他の実施例のブロック図、第４図は一般的な水晶発
振回路の回路図、第５図は一般的なＣＲ発振回路の回路
図、第６図は従来例のブロック図、第７図は従来例の各
部のタイミングチャートである。 ２・・・分周回路 ３・・・同期回路４・・・
倍周回路 ６・・・マイクロプロセッサ（ＣＰＵ）１０・・・ＣＲ
発振回路
Claims (1)
- 【特許請求の範囲】 回路の同期を取るためのクロック信号を発振する、発振
周波数調整手段を備えたＣＲ発振回路と、 マイクロプロセッサからの信号を前記ＣＲ発振回路のク
ロック信号によって同期を取る同期回路と、 前記同期回路によって同期を取られたマイクロプロセッ
サの信号を前記ＣＲ発振回路のクロック信号と同期させ
、倍周する倍周回路とを備えて成る非同期形周波数てい
倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299862A JPH04172710A (ja) | 1990-11-07 | 1990-11-07 | 非同期形周波数てい倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299862A JPH04172710A (ja) | 1990-11-07 | 1990-11-07 | 非同期形周波数てい倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04172710A true JPH04172710A (ja) | 1992-06-19 |
Family
ID=17877851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2299862A Pending JPH04172710A (ja) | 1990-11-07 | 1990-11-07 | 非同期形周波数てい倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04172710A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001005291A1 (fr) * | 1999-07-19 | 2001-01-25 | Sharp Kabushiki Kaisha | Aspirateur |
-
1990
- 1990-11-07 JP JP2299862A patent/JPH04172710A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001005291A1 (fr) * | 1999-07-19 | 2001-01-25 | Sharp Kabushiki Kaisha | Aspirateur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0800276A1 (en) | A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| KR20200085791A (ko) | 주파수 조절기 및 그 주파수 조절 방법, 및 전자 디바이스 | |
| US6677786B2 (en) | Multi-service processor clocking system | |
| US4573175A (en) | Variable digital frequency generator with value storage | |
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| US6346833B1 (en) | Frequency multiplier circuit | |
| JPH04172710A (ja) | 非同期形周波数てい倍回路 | |
| JPS59110227A (ja) | 可変周波数クロツク発生器 | |
| US4241435A (en) | Electronic timepiece oscillator circuit | |
| JPS63500768A (ja) | 位相変化装置 | |
| JP2636835B2 (ja) | 周波数制御回路 | |
| EP3907889A1 (en) | Frequency locked loop, electronic device, and frequency generating method | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPS6381517A (ja) | サンプルクロツク発生装置 | |
| JPH04268841A (ja) | 相互同期装置 | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS60186116A (ja) | Ｐｌｌ回路 | |
| JPS60191520A (ja) | クロツクパルス発生装置 | |
| JPS6413833A (en) | Frame synchronizing clock generating circuit | |
| JPH03758Y2 (ja) | ||
| JP2622853B2 (ja) | ２逓倍回路 | |
| JPS6348016A (ja) | 周波数シンセサイザ | |
| JPH06260932A (ja) | Ｐｌｌ回路 | |
| JPS58223918A (ja) | 微小可変周波数発振器 |