JPH04268841A - 相互同期装置 - Google Patents
相互同期装置Info
- Publication number
- JPH04268841A JPH04268841A JP3050770A JP5077091A JPH04268841A JP H04268841 A JPH04268841 A JP H04268841A JP 3050770 A JP3050770 A JP 3050770A JP 5077091 A JP5077091 A JP 5077091A JP H04268841 A JPH04268841 A JP H04268841A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- timing
- signal
- systems
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、それぞれ独立したクロ
ック信号発生部を有するＭ重化されたタイミング信号発
生系に利用する。特に、タイミング信号発生系の相互同
期手段に関する。
ック信号発生部を有するＭ重化されたタイミング信号発
生系に利用する。特に、タイミング信号発生系の相互同
期手段に関する。
【０００２】
【従来の技術】一般に、Ｍ重化された信号処理系を有す
るシステムではタイミング発生系もＭ重化されているが
、個々のタイミング系の基になる周波数発信器は個々に
独立であるので、そのままでは周波数および位相ともに
両系のタイミングを一致させることは困難である。そこ
で各系のタイミング信号を一致させるため相互同期が行
われる。なお、一般に使用されるのはＭ＝２、すなわち
二重化の場合がほとんどであり、また説明を簡単化する
ために以降は二重化の場合を説明する。従来、二重化さ
れた系でのタイミング信号の相互同期は、図２に示した
ようにＶＣＯ（電圧制御発振器）を用い、互いのタイミ
ング信号の位相差を電圧に換算して発信周波数の制御を
行う方式が一般的であった。ここで、１３および１７は
それぞれの系のＶＣＯ、１４および１８は自系および他
系のタイミング信号の位相差を検出する位相比較部、１
５および１９は位相差に任意の重み付けを与える重み付
け部、また、１６および２０は重み付けされた位相差の
情報を電圧に変換しＶＣＯを制御する制御電圧信号発生
部である。
るシステムではタイミング発生系もＭ重化されているが
、個々のタイミング系の基になる周波数発信器は個々に
独立であるので、そのままでは周波数および位相ともに
両系のタイミングを一致させることは困難である。そこ
で各系のタイミング信号を一致させるため相互同期が行
われる。なお、一般に使用されるのはＭ＝２、すなわち
二重化の場合がほとんどであり、また説明を簡単化する
ために以降は二重化の場合を説明する。従来、二重化さ
れた系でのタイミング信号の相互同期は、図２に示した
ようにＶＣＯ（電圧制御発振器）を用い、互いのタイミ
ング信号の位相差を電圧に換算して発信周波数の制御を
行う方式が一般的であった。ここで、１３および１７は
それぞれの系のＶＣＯ、１４および１８は自系および他
系のタイミング信号の位相差を検出する位相比較部、１
５および１９は位相差に任意の重み付けを与える重み付
け部、また、１６および２０は重み付けされた位相差の
情報を電圧に変換しＶＣＯを制御する制御電圧信号発生
部である。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来例では、発信周波数の制御を制御信号電圧の変動によ
り行うためにノイズ等の影響を受け易いこと、精度を上
げるためには回路が複雑化して小型化に適さないこと、
特に回路構成部品の抵抗値、容量値の誤差により調整が
必要になることが多く集積回路上に実現することは難し
い欠点があった。
来例では、発信周波数の制御を制御信号電圧の変動によ
り行うためにノイズ等の影響を受け易いこと、精度を上
げるためには回路が複雑化して小型化に適さないこと、
特に回路構成部品の抵抗値、容量値の誤差により調整が
必要になることが多く集積回路上に実現することは難し
い欠点があった。
【０００４】本発明は、このような欠点を除去するもの
で、回路の小規模化が実現できる相互同期装置を提供す
ることを目的とする。
で、回路の小規模化が実現できる相互同期装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、各系にクロッ
ク信号発生部を備えたＭ重化構成のタイミング発生系に
含まれる相互同期装置において、上記タイミング発生系
のそれぞれは、上記クロック信号発生部からのクロック
信号を分周してタイミング信号を生成するカウンタと、
このカウンタからのタイミング信号を微分してリセット
信号を生成するリセット信号発生部と、他系のリセット
信号発生部からの（Ｍ−１）個のリセット信号に応じて
、両系が所望の比率で交互に自系のカウンタをリセット
するリセット信号を生成するリセット入力制御部とを備
えたことを特徴とする。ここで、上記タイミング発生系
が三重以上の多重化構成であっても良い。
ク信号発生部を備えたＭ重化構成のタイミング発生系に
含まれる相互同期装置において、上記タイミング発生系
のそれぞれは、上記クロック信号発生部からのクロック
信号を分周してタイミング信号を生成するカウンタと、
このカウンタからのタイミング信号を微分してリセット
信号を生成するリセット信号発生部と、他系のリセット
信号発生部からの（Ｍ−１）個のリセット信号に応じて
、両系が所望の比率で交互に自系のカウンタをリセット
するリセット信号を生成するリセット入力制御部とを備
えたことを特徴とする。ここで、上記タイミング発生系
が三重以上の多重化構成であっても良い。
【０００６】
【作用】二重化されたタイミング発生系は、それぞれ他
系からのリセット信号を受け、制御部で所望の比率で各
系で交互にカウンタ部をリセットする。これにより、両
系のタイミング信号の周期を所望の比率で平均化するこ
とができる。
系からのリセット信号を受け、制御部で所望の比率で各
系で交互にカウンタ部をリセットする。これにより、両
系のタイミング信号の周期を所望の比率で平均化するこ
とができる。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの実施例の構成を示すブロック
図である。ここで、１および５はそれぞれの系のクロッ
ク信号発生部であり、個々に独立に固有の周波数で発振
する発振器である。２および６はそれぞれ１および５か
らのクロック信号を受け、これをＮ分周して必要なタイ
ミング信号を発生するためのカウンタである。また３お
よび７はそれぞれＮ分周カウンタ２および６からのタイ
ミング信号を微分してその変化点で細いパルス幅のリセ
ット信号を発生するリセット信号発生部である。そして
、４および８はそれぞれ他系からのリセット信号を受け
、両系が任意の比率で交互に自系のカウンタ部をリセッ
トさせるよう制御を行う制御部である。ここで、それぞ
れの系が他系の影響を受けず自走したときの固有のタイ
ミング信号の周期をそれぞれＴ１、Ｔ２としたときに、
１回ごとに交互にリセットした場合の両系のタイミング
信号の周期Ｔ１、Ｔ２はそれぞれの系の固有のタイミン
グ信号の単純平均であり、
して説明する。図１はこの実施例の構成を示すブロック
図である。ここで、１および５はそれぞれの系のクロッ
ク信号発生部であり、個々に独立に固有の周波数で発振
する発振器である。２および６はそれぞれ１および５か
らのクロック信号を受け、これをＮ分周して必要なタイ
ミング信号を発生するためのカウンタである。また３お
よび７はそれぞれＮ分周カウンタ２および６からのタイ
ミング信号を微分してその変化点で細いパルス幅のリセ
ット信号を発生するリセット信号発生部である。そして
、４および８はそれぞれ他系からのリセット信号を受け
、両系が任意の比率で交互に自系のカウンタ部をリセッ
トさせるよう制御を行う制御部である。ここで、それぞ
れの系が他系の影響を受けず自走したときの固有のタイ
ミング信号の周期をそれぞれＴ１、Ｔ２としたときに、
１回ごとに交互にリセットした場合の両系のタイミング
信号の周期Ｔ１、Ｔ２はそれぞれの系の固有のタイミン
グ信号の単純平均であり、
【０００８】Ｔ１′＝Ｔ２′＝（Ｔ１＋Ｔ２）／２にな
る。また、ｍ１：ｍ２の比率で交互にリセットした場合
はｍ１：ｍ２の比率で重み付けされ、
る。また、ｍ１：ｍ２の比率で交互にリセットした場合
はｍ１：ｍ２の比率で重み付けされ、
【０００９】
Ｔ１′＝Ｔ２′＝（Ｔ１・ｍ２＋Ｔ２・ｍ１）／（
ｍ１＋ｍ２）になる。
ｍ１＋ｍ２）になる。
【００１０】すなわち、この実施例は、図１に示すよう
に、各系にクロック信号発生部１（または５）を備えた
二重化構成のタイミング発生系に含まれ、上記タイミン
グ発生系のそれぞれは、上記クロック信号発生部１（ま
たは５）からのクロック信号を分周してタイミング信号
を生成するカウンタ２（または６）と、このカウンタ２
（または６）からのタイミング信号を微分してリセット
信号を生成するリセット信号発生部３（または７）と、
他系のリセット信号発生部７（または３）からのリセッ
ト信号に応じて、両系が所望の比率で交互に自系のカウ
ンタ２（または６）をリセットするリセット信号を生成
するリセット入力制御部４（または８）とを備える。
に、各系にクロック信号発生部１（または５）を備えた
二重化構成のタイミング発生系に含まれ、上記タイミン
グ発生系のそれぞれは、上記クロック信号発生部１（ま
たは５）からのクロック信号を分周してタイミング信号
を生成するカウンタ２（または６）と、このカウンタ２
（または６）からのタイミング信号を微分してリセット
信号を生成するリセット信号発生部３（または７）と、
他系のリセット信号発生部７（または３）からのリセッ
ト信号に応じて、両系が所望の比率で交互に自系のカウ
ンタ２（または６）をリセットするリセット信号を生成
するリセット入力制御部４（または８）とを備える。
【００１１】次に、この実施例の動作を図３を用いて説
明する。ここで、それぞれの系のＮ分周カウンタ２およ
び６の分周比ＮをＮ１＝Ｎ２＝２０、またそれぞれの固
有のタイミング信号の周期をＴ１＝２４、Ｔ２＝２０と
した場合で説明する。図３のＡおよびＢはそれぞれ各系
の固有のタイミング信号のタイムチャートであり、クロ
ック信号発生部１および５からの固有のクロック信号を
２０分周したものである。
明する。ここで、それぞれの系のＮ分周カウンタ２およ
び６の分周比ＮをＮ１＝Ｎ２＝２０、またそれぞれの固
有のタイミング信号の周期をＴ１＝２４、Ｔ２＝２０と
した場合で説明する。図３のＡおよびＢはそれぞれ各系
の固有のタイミング信号のタイムチャートであり、クロ
ック信号発生部１および５からの固有のクロック信号を
２０分周したものである。
【００１２】最初に、タイミング信号１回ごとに１：１
の比率で交互にリセットした場合を説明する。このとき
の各系のタイミング信号波形をＣおよびＤに示す。ここ
でリセット信号は各タイミング信号の立ち下がり変化点
の位置に十分細いパルスとして発出されるものとし、各
系の制御部によりそれぞれのカウンタ部に両系間で１：
１の比率で交互に入力されるよう制御される。このとき
に、まずＣの■の位置でＤの信号の系のカウンタがリセ
ットされる。この結果として、Ｄのタイミング信号はリ
セットされた位置から再度２０分周を行うため次の立ち
下がり変化点は固有のタイミング信号のそれに比べ（Ｔ
１−Ｔ２）分だけ遅れた位置になる。次に、このＤの■
の位置でＣの信号の系のカウンタがフルカウントする前
にリセットされ、その結果としてＣの■の変化点は固有
のタイミング信号のそれに比べ（Ｔ１−Ｔ２）分だけ進
んだ位置になる。このようにして交互に他系をリセット
したときの■ままでのＣおよびＤの平均周期は、
の比率で交互にリセットした場合を説明する。このとき
の各系のタイミング信号波形をＣおよびＤに示す。ここ
でリセット信号は各タイミング信号の立ち下がり変化点
の位置に十分細いパルスとして発出されるものとし、各
系の制御部によりそれぞれのカウンタ部に両系間で１：
１の比率で交互に入力されるよう制御される。このとき
に、まずＣの■の位置でＤの信号の系のカウンタがリセ
ットされる。この結果として、Ｄのタイミング信号はリ
セットされた位置から再度２０分周を行うため次の立ち
下がり変化点は固有のタイミング信号のそれに比べ（Ｔ
１−Ｔ２）分だけ遅れた位置になる。次に、このＤの■
の位置でＣの信号の系のカウンタがフルカウントする前
にリセットされ、その結果としてＣの■の変化点は固有
のタイミング信号のそれに比べ（Ｔ１−Ｔ２）分だけ進
んだ位置になる。このようにして交互に他系をリセット
したときの■ままでのＣおよびＤの平均周期は、
【００
１３】 （Ｔ１・３＋Ｔ２・３）／６＝（２４×３＋２０×
３）／６＝２２になり両系の周期が平均されたことが分
かる。
１３】 （Ｔ１・３＋Ｔ２・３）／６＝（２４×３＋２０×
３）／６＝２２になり両系の周期が平均されたことが分
かる。
【００１４】次に、２：１の比率で交互にリセットした
場合について説明する。図３のＥおよびＦはこのときの
各系のタイミング信号の波形を示したもので、Ｅの信号
系からＦの信号系へ１回、その後Ｆの信号系からＥの信
号系へ２回リセットが行われた場合を示す。ここで、■
までのＥおよびＦの平均周期を求めると、
場合について説明する。図３のＥおよびＦはこのときの
各系のタイミング信号の波形を示したもので、Ｅの信号
系からＦの信号系へ１回、その後Ｆの信号系からＥの信
号系へ２回リセットが行われた場合を示す。ここで、■
までのＥおよびＦの平均周期を求めると、
【００１５】
（Ｔ１・２＋Ｔ２・４）／６＝（２４×２＋２０×
４）／６＝２１．３３ になり、両系の周期が１：２の
重み付けで平均化されたことが分かる。
４）／６＝２１．３３ になり、両系の周期が１：２の
重み付けで平均化されたことが分かる。
【００１６】ここで図にも現れているように、両系の変
化点は必ずしも一致はしておらず、また周期も常に一定
とは限らない。またＣおよびＤの■までの平均周期は、
Ｃでは （Ｔ１・３＋Ｔ２・２）／５＝（２４×
３＋２０×３）／５＝２２．４ Ｄでは （Ｔ１・
２＋Ｔ２・３）／５＝（２４×２＋２０×３）／５＝２
１．６になり、平均値と一致していない。しかし、これ
は説明の都合上周期の差異を大きく、また短い範囲で考
えたためで、実際には両系の発振周波数の差異はより小
さい範囲で用いられるのが一般的であり、また長時間で
の平均周期は理論値とほぼ一致するので実用上の問題は
ない。
化点は必ずしも一致はしておらず、また周期も常に一定
とは限らない。またＣおよびＤの■までの平均周期は、
Ｃでは （Ｔ１・３＋Ｔ２・２）／５＝（２４×
３＋２０×３）／５＝２２．４ Ｄでは （Ｔ１・
２＋Ｔ２・３）／５＝（２４×２＋２０×３）／５＝２
１．６になり、平均値と一致していない。しかし、これ
は説明の都合上周期の差異を大きく、また短い範囲で考
えたためで、実際には両系の発振周波数の差異はより小
さい範囲で用いられるのが一般的であり、また長時間で
の平均周期は理論値とほぼ一致するので実用上の問題は
ない。
【００１７】また、ここでは分周比Ｎを２０としたが、
クロック信号発生部１の発振器の発振周波数を高くしＮ
を大きな値に設定することによって、より精度の高いも
のが実現できる。
クロック信号発生部１の発振器の発振周波数を高くしＮ
を大きな値に設定することによって、より精度の高いも
のが実現できる。
【００１８】なお、ここでは説明を簡単化するため二重
化された系について述べたが、図４に示すようにＭ重化
された系についても同様の効果が実現できる。
化された系について述べたが、図４に示すようにＭ重化
された系についても同様の効果が実現できる。
【００１９】
【発明の効果】本発明は、以上説明したように、ノイズ
等の影響を受けにくく、回路規模の増大を抑え、調整箇
所をなくした回路を提供できる効果がある。さらに、ク
ロック信号発生部をのぞけば集積回路上に相互同期回路
を実現できる効果がある。
等の影響を受けにくく、回路規模の増大を抑え、調整箇
所をなくした回路を提供できる効果がある。さらに、ク
ロック信号発生部をのぞけば集積回路上に相互同期回路
を実現できる効果がある。
【図１】 本発明実施例の構成を示すブロック構成図
。
。
【図２】 従来例の構成を示すブロック構成図。
【図３】 本発明実施例の動作を示す波形図。
【図４】 本発明の一般的構成を示すブロック構成図
。
。
１、５、９ クロック信号発生部２、６、１０
Ｎ分周カウンタ ３、７、１１ リセット信号発生部４、８、１２
リセット入力制御部１３、１７ ＶＣＯ １４、１８ 位相比較部 １５、１９ 重み付け部
Ｎ分周カウンタ ３、７、１１ リセット信号発生部４、８、１２
リセット入力制御部１３、１７ ＶＣＯ １４、１８ 位相比較部 １５、１９ 重み付け部
Claims (2)
- 【請求項１】 各系にクロック信号発生部を備えたＭ
重化構成のタイミング発生系に含まれる相互同期装置に
おいて、上記タイミング発生系のそれぞれは、上記クロ
ック信号発生部からのクロック信号を分周してタイミン
グ信号を生成するカウンタと、このカウンタからのタイ
ミング信号を微分してリセット信号を生成するリセット
信号発生部と、他系のリセット信号発生部からの（Ｍ−
１）個のリセット信号に応じて、両系が所望の比率で交
互に自系のカウンタをリセットするリセット信号を生成
するリセット入力制御部とを備えたことを特徴とする相
互同期装置。 - 【請求項２】 上記タイミング発生系が二重化構成で
ある請求項１記載の相互同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050770A JPH04268841A (ja) | 1991-02-22 | 1991-02-22 | 相互同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050770A JPH04268841A (ja) | 1991-02-22 | 1991-02-22 | 相互同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04268841A true JPH04268841A (ja) | 1992-09-24 |
Family
ID=12868068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3050770A Pending JPH04268841A (ja) | 1991-02-22 | 1991-02-22 | 相互同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04268841A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088879A (ja) * | 2007-09-28 | 2009-04-23 | Hitachi Ltd | 多重系構成における異常発振検出回路 |
| JP2015027155A (ja) * | 2013-07-25 | 2015-02-05 | 株式会社ダイヘン | インバータ回路を制御する制御回路、当該制御回路を備えたインバータ装置、当該インバータ装置を備えた電力システム、および、制御方法 |
| CN108989014A (zh) * | 2018-07-11 | 2018-12-11 | 江苏省精创电气股份有限公司 | 一种宽时钟容差的单线串行半双工通信方法 |
| US10247764B2 (en) | 2013-07-25 | 2019-04-02 | Daihen Corporation | Method for controlling devices provided with communication function, and device used in implementing the method |
-
1991
- 1991-02-22 JP JP3050770A patent/JPH04268841A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088879A (ja) * | 2007-09-28 | 2009-04-23 | Hitachi Ltd | 多重系構成における異常発振検出回路 |
| JP2015027155A (ja) * | 2013-07-25 | 2015-02-05 | 株式会社ダイヘン | インバータ回路を制御する制御回路、当該制御回路を備えたインバータ装置、当該インバータ装置を備えた電力システム、および、制御方法 |
| US10247764B2 (en) | 2013-07-25 | 2019-04-02 | Daihen Corporation | Method for controlling devices provided with communication function, and device used in implementing the method |
| US11029345B2 (en) | 2013-07-25 | 2021-06-08 | Daihen Corporation | Method for controlling devices provided with communication function, and device used in implementing the method |
| US11624760B2 (en) | 2013-07-25 | 2023-04-11 | Daihen Corporation | Method for controlling devices provided with communication function, and device used in implementing the method |
| CN108989014A (zh) * | 2018-07-11 | 2018-12-11 | 江苏省精创电气股份有限公司 | 一种宽时钟容差的单线串行半双工通信方法 |
| CN108989014B (zh) * | 2018-07-11 | 2019-05-14 | 江苏省精创电气股份有限公司 | 一种宽时钟容差的单线串行半双工通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5687202A (en) | Programmable phase shift clock generator | |
| US6763474B1 (en) | System for synchronizing nodes in a heterogeneous computer system by using multistage frequency synthesizer to dynamically adjust clock frequency of the nodes | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| JPH04233016A (ja) | 時間基準装置および同期方法 | |
| JPH04268841A (ja) | 相互同期装置 | |
| US6566921B1 (en) | Apparatus and method for high resolution frequency adjustment in a multistage frequency synthesizer | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JPH0157539B2 (ja) | ||
| JPH1114714A (ja) | 半導体試験装置 | |
| JPH11237489A (ja) | 基準周波数発生装置 | |
| JPS60186116A (ja) | Ｐｌｌ回路 | |
| JPH06334491A (ja) | クロック発生回路 | |
| JPH08335875A (ja) | クロック発生器 | |
| JPH07120944B2 (ja) | Ｐｌｌ回路 | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| KR200288247Y1 (ko) | 클럭신호 발생회로 | |
| JPH05167439A (ja) | 位相同期ループ回路 | |
| JPH02243021A (ja) | 発振回路 | |
| JPH01284077A (ja) | 同期信号発生器 | |
| JPH10313301A (ja) | 位相同期回路 | |
| JPH06104885A (ja) | クロック信号生成装置 | |
| JPH057136A (ja) | 信号発生装置 | |
| JP2000244311A (ja) | クロック切替調整方法及び回路 | |
| JPS63199520A (ja) | デイジタル位相同期発振器 |