JP2636835B2 - 周波数制御回路 - Google Patents
周波数制御回路Info
- Publication number
- JP2636835B2 JP2636835B2 JP60111274A JP11127485A JP2636835B2 JP 2636835 B2 JP2636835 B2 JP 2636835B2 JP 60111274 A JP60111274 A JP 60111274A JP 11127485 A JP11127485 A JP 11127485A JP 2636835 B2 JP2636835 B2 JP 2636835B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- input terminal
- output
- flop circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for ac mains or ac distribution networks
- H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
- H02J3/40—Synchronising a generator for connection to a network or to another generator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 本発明は、電力システムの周波数制御回路に関し、詳
細には電子式インバータの出力周波数を制御するのに使
用される周波数制御回路に関する。
細には電子式インバータの出力周波数を制御するのに使
用される周波数制御回路に関する。
DCリンク可変速定周波数（VSCF）電力システムで見ら
れるようなインバータ回路は、複数のポール切換用素子
を含み、これら素子はマイクロプロセッサ又は他のデジ
タル回路により発生される固定切換パターンで作動され
る。いずれのシステムでも、インバータの出力周波数を
例えば400Hzの0.05％以内に制御するよう周波数基準と
して水晶発振器を利用する。ある用途、例えば航空機用
電力システムでは、インバータを別の電源例えば地上用
電源カードと並列にして作動することが好ましい。VSCF
システムを外部電源と瞬時的に並列にして中断なしの電
源の切換えをするには、VSCFインバータの出力を強制的
に外部電源と同期させる必要がある。典型的な地上用電
源は400Hzの±５％もの大きな周波数変動を受けること
がある。このような電力の変動をトラッキングするため
には、VSCFは可変周波数基準信号を必要とする。電圧制
御水晶発振器も使用できるが、このような発振器は一般
に例えば±0.1％の小さなレンジにわたってしか作動し
ない。水晶を使用しない電圧制御発振器（VCO）は任意
の周波数レンジを有するように設計できる。しかしなが
ら、３〜6MHzのレンジでは電圧制御発振器は周波数を変
えるため共振回路内に設けられたバラクタ同調ダイオー
ドを使用する。これらの回路は極めて小さなコンデンサ
とインダクタを使用しているので、レイアウトおよび構
成上の制約に敏感であり、更にワニスおよび湿気にも影
響されやすく、温度補償しなければならない。従って、
航空機用電源に使用されるような電圧制御発振機は比較
的複雑でかつ比較的大きな容積を持つ。
れるようなインバータ回路は、複数のポール切換用素子
を含み、これら素子はマイクロプロセッサ又は他のデジ
タル回路により発生される固定切換パターンで作動され
る。いずれのシステムでも、インバータの出力周波数を
例えば400Hzの0.05％以内に制御するよう周波数基準と
して水晶発振器を利用する。ある用途、例えば航空機用
電力システムでは、インバータを別の電源例えば地上用
電源カードと並列にして作動することが好ましい。VSCF
システムを外部電源と瞬時的に並列にして中断なしの電
源の切換えをするには、VSCFインバータの出力を強制的
に外部電源と同期させる必要がある。典型的な地上用電
源は400Hzの±５％もの大きな周波数変動を受けること
がある。このような電力の変動をトラッキングするため
には、VSCFは可変周波数基準信号を必要とする。電圧制
御水晶発振器も使用できるが、このような発振器は一般
に例えば±0.1％の小さなレンジにわたってしか作動し
ない。水晶を使用しない電圧制御発振器（VCO）は任意
の周波数レンジを有するように設計できる。しかしなが
ら、３〜6MHzのレンジでは電圧制御発振器は周波数を変
えるため共振回路内に設けられたバラクタ同調ダイオー
ドを使用する。これらの回路は極めて小さなコンデンサ
とインダクタを使用しているので、レイアウトおよび構
成上の制約に敏感であり、更にワニスおよび湿気にも影
響されやすく、温度補償しなければならない。従って、
航空機用電源に使用されるような電圧制御発振機は比較
的複雑でかつ比較的大きな容積を持つ。
本発明によれば、電力システムの周波数制御回路は、
固定周波数の複数の電圧パルスから成るクロック信号を
受けるための入力端子と、印加された制御電圧に応じる
可変周波数の複数の電圧パルスから成る出力信号を発生
するための電圧制御発振器と、この電圧制御発振器の出
力信号の電圧パルスの直後に現れる各クロック信号電圧
パルスが禁止されるように出力端子へ前記クロック信号
の電圧パルスを通過させることにより修正されたクロッ
ク信号を発生するように前記クロック信号をゲートする
ための手段とから成る。
固定周波数の複数の電圧パルスから成るクロック信号を
受けるための入力端子と、印加された制御電圧に応じる
可変周波数の複数の電圧パルスから成る出力信号を発生
するための電圧制御発振器と、この電圧制御発振器の出
力信号の電圧パルスの直後に現れる各クロック信号電圧
パルスが禁止されるように出力端子へ前記クロック信号
の電圧パルスを通過させることにより修正されたクロッ
ク信号を発生するように前記クロック信号をゲートする
ための手段とから成る。
この周波数制御回路は、好ましいことに水晶発振器と
ほとんど同じ程度の良好な安定度を有するDCリンクVSCF
インバータの出力周波数を制御するのに使用できる。こ
のような制御は、水晶制御クロック信号と電圧制御発振
器により発生される低い周波数信号を組合わせることに
より実現される。本発明に従って構成された周波数制御
回路は上述の通りである。
ほとんど同じ程度の良好な安定度を有するDCリンクVSCF
インバータの出力周波数を制御するのに使用できる。こ
のような制御は、水晶制御クロック信号と電圧制御発振
器により発生される低い周波数信号を組合わせることに
より実現される。本発明に従って構成された周波数制御
回路は上述の通りである。
この周波数制御回路をインバータの出力制御に使用す
る場合、電圧制御発振器に印加される制御電圧は通常の
インバータ出力周波数と外部電源の周波数との差を表わ
す。このシステムは可変の主周波数発振器を必要とする
ことなく周波数の調節をする。
る場合、電圧制御発振器に印加される制御電圧は通常の
インバータ出力周波数と外部電源の周波数との差を表わ
す。このシステムは可変の主周波数発振器を必要とする
ことなく周波数の調節をする。
次に、添付図面を参照しながら実施例により本発明を
説明する。
説明する。
第１図は、周波数制御回路の略図であり、この回路は
電圧制御発振器10を含むが、この発振器の出力周波数
は、比較的低く、例えば水晶発振器12の０〜10％であ
る。この電圧制御発振器10は入力端子14にて制御電圧
（これは直流電圧でよい）を受け、出力信号を発生する
が、この出力信号は印加制御電圧に応じて変化する周波
数の複数の電圧パルスから成る。第１の双安定回路、例
えば、Ｄ型フリップフロップZ1は端子C1上にて電圧制御
発振器の出力信号を受ける。データ入力D1が連続して論
理ハイ信号を受けるよう端子16には論理ハイ信号が維持
される。従って、電圧制御発振器の出力パルスはフリッ
プフロップZ1をセットするので、その出力Q1はハイのま
まであり、第２の双安定回路、例えば、Ｄ型フリップフ
ロップZ2の出力Q2を次のクロックパルスが入力C2に印加
されると、ハイにセットする。水晶発振器は端子18に出
力信号を発生するが、この出力信号は固定周波数の複数
の電圧パルスから成る。出力Q2がハイになると２はロ
ーとなって、フリップフロップZ1の出力Q1をゼロにリセ
ットする。次のクロックパルスが印加されると、フリッ
プフロップZ2の出力Q2は再びゼロにトグルされる。従っ
て、出力Q2は正しくクロック周波数の１サイクルの間で
電圧制御発振器の出力パルスが現れるごとにハイとな
る。
電圧制御発振器10を含むが、この発振器の出力周波数
は、比較的低く、例えば水晶発振器12の０〜10％であ
る。この電圧制御発振器10は入力端子14にて制御電圧
（これは直流電圧でよい）を受け、出力信号を発生する
が、この出力信号は印加制御電圧に応じて変化する周波
数の複数の電圧パルスから成る。第１の双安定回路、例
えば、Ｄ型フリップフロップZ1は端子C1上にて電圧制御
発振器の出力信号を受ける。データ入力D1が連続して論
理ハイ信号を受けるよう端子16には論理ハイ信号が維持
される。従って、電圧制御発振器の出力パルスはフリッ
プフロップZ1をセットするので、その出力Q1はハイのま
まであり、第２の双安定回路、例えば、Ｄ型フリップフ
ロップZ2の出力Q2を次のクロックパルスが入力C2に印加
されると、ハイにセットする。水晶発振器は端子18に出
力信号を発生するが、この出力信号は固定周波数の複数
の電圧パルスから成る。出力Q2がハイになると２はロ
ーとなって、フリップフロップZ1の出力Q1をゼロにリセ
ットする。次のクロックパルスが印加されると、フリッ
プフロップZ2の出力Q2は再びゼロにトグルされる。従っ
て、出力Q2は正しくクロック周波数の１サイクルの間で
電圧制御発振器の出力パルスが現れるごとにハイとな
る。
第１図の論理回路は端子20および22に２つの出力を発
生する。制御されるインバータがマイクロプロセッサを
含んでいれば、端子22は▲▼出力とみなすこと
ができてマイクロプロセッサのレティー入力に接続さ
れ、NORゲートZ3は使用されない。このマイクロプロセ
ッサはそのレディー入力がローとなっている間WAITステ
ートになるので、１クロックサイクルだけミスする。イ
ンバータがマイクロプロセッサを含まないデジタルパタ
ーン発生回路を含んでいれば、電圧制御式発振器（VC
O）の出力信号電圧パルスの直後に現れる各クロック信
号電圧パルスが禁止されるように、NORゲートZ3を使用
して出力端子20へ水晶発振器のクロック信号の電圧パル
スをゲートすることにより出力Q2と端子18からのクロッ
ク信号を結合し、修正されたクロック信号を発生する。
従って、端子20に現れる修正されたクロック信号は、電
圧制御発振器（VCO）の出力パルスを受けた後次の一つ
の完全なクロックパルスを飛び越す。NORゲートZ3は完
全なパルスしか通過できないので、この回路では、半パ
ルスすなわちグリッチは生じない。水晶発振器のクロッ
ク周波数fcで、電圧制御発振器の出力周波数がfvであれ
ば、修正クロック周波数foはfc−fvに等しくなる。
生する。制御されるインバータがマイクロプロセッサを
含んでいれば、端子22は▲▼出力とみなすこと
ができてマイクロプロセッサのレティー入力に接続さ
れ、NORゲートZ3は使用されない。このマイクロプロセ
ッサはそのレディー入力がローとなっている間WAITステ
ートになるので、１クロックサイクルだけミスする。イ
ンバータがマイクロプロセッサを含まないデジタルパタ
ーン発生回路を含んでいれば、電圧制御式発振器（VC
O）の出力信号電圧パルスの直後に現れる各クロック信
号電圧パルスが禁止されるように、NORゲートZ3を使用
して出力端子20へ水晶発振器のクロック信号の電圧パル
スをゲートすることにより出力Q2と端子18からのクロッ
ク信号を結合し、修正されたクロック信号を発生する。
従って、端子20に現れる修正されたクロック信号は、電
圧制御発振器（VCO）の出力パルスを受けた後次の一つ
の完全なクロックパルスを飛び越す。NORゲートZ3は完
全なパルスしか通過できないので、この回路では、半パ
ルスすなわちグリッチは生じない。水晶発振器のクロッ
ク周波数fcで、電圧制御発振器の出力周波数がfvであれ
ば、修正クロック周波数foはfc−fvに等しくなる。
第２図は、第１図の回路の動作を示す一連の波形図で
ある。第２図のうちの波形24は水晶発振器12の出力を示
し、固定周波数の複数の電圧パルスから成る。波形26は
電圧制御発振器10の出力を示し、端子14に印加される制
御電圧に依存する可変周波数の複数の電圧パルスから成
る。波形28は、出力Q1および入力D2の論理レベルを示
す。波形30および32は、フリップフロップZ2内の出力Q2
および２の論理レベルをそれぞれ示す。第２図の波形
を検討すれば、電圧制御端発振器10の出力端子にパルス
が発生すると、フリップフロップZ1の出力Q1はハイとな
り、この状態は波形24の次のクロックパルスが発生する
まで続くことが判る。次のクロックパルスが発生する
と、Q1はローになり、Q2はハイとなり、次のクロックパ
ルスが発生するまで、Q2はハイのままである。Q2がハイ
の間、NORゲートZ3は水晶発振器のクロックパルスの通
過を禁止する。第２図では、点線のクロックパルス36が
禁止される。従って、出力端子20に発生する修正クロッ
ク信号は、水晶発振器の出力周波数から電圧制御発振器
の出力周波数を引いた周波数に等しい平均周波数を有す
る。
ある。第２図のうちの波形24は水晶発振器12の出力を示
し、固定周波数の複数の電圧パルスから成る。波形26は
電圧制御発振器10の出力を示し、端子14に印加される制
御電圧に依存する可変周波数の複数の電圧パルスから成
る。波形28は、出力Q1および入力D2の論理レベルを示
す。波形30および32は、フリップフロップZ2内の出力Q2
および２の論理レベルをそれぞれ示す。第２図の波形
を検討すれば、電圧制御端発振器10の出力端子にパルス
が発生すると、フリップフロップZ1の出力Q1はハイとな
り、この状態は波形24の次のクロックパルスが発生する
まで続くことが判る。次のクロックパルスが発生する
と、Q1はローになり、Q2はハイとなり、次のクロックパ
ルスが発生するまで、Q2はハイのままである。Q2がハイ
の間、NORゲートZ3は水晶発振器のクロックパルスの通
過を禁止する。第２図では、点線のクロックパルス36が
禁止される。従って、出力端子20に発生する修正クロッ
ク信号は、水晶発振器の出力周波数から電圧制御発振器
の出力周波数を引いた周波数に等しい平均周波数を有す
る。
第３図は本発明の別の実施態様の略図である。この実
施態様では、電圧制御発振器（VCO）10は、関数発生器Z
5と、抵抗R1,R2およびR3とコンデンサC2およびC3から構
成されるよう示され、VCO10の出力信号はコンデンサC1
を通ってフリップフロップZ4Aの端子C1まで送られる。
この実施態様では、端子38は電源電圧を受け、フリップ
フロップ回路Z4AおよびZ4Bは、第１図のZ1およびZ2と同
一のものである。パターン発生器40は、NORゲートZ3か
らのクロック信号を受けて端子42,44,46,48,50および52
に三相インバータのポール切換えパターンを発生する。
この実施態様では、パターン発生器40はマイクロプロセ
ッサを含まないデジタル回路から成る。マイクロプロセ
ッサを含む場合、出力端子２を既述のようにマイクロ
プロセッサのレディー入力端子に接続する。次の表１
は、第３図の回路で使用できる典型的な部品を示す。
施態様では、電圧制御発振器（VCO）10は、関数発生器Z
5と、抵抗R1,R2およびR3とコンデンサC2およびC3から構
成されるよう示され、VCO10の出力信号はコンデンサC1
を通ってフリップフロップZ4Aの端子C1まで送られる。
この実施態様では、端子38は電源電圧を受け、フリップ
フロップ回路Z4AおよびZ4Bは、第１図のZ1およびZ2と同
一のものである。パターン発生器40は、NORゲートZ3か
らのクロック信号を受けて端子42,44,46,48,50および52
に三相インバータのポール切換えパターンを発生する。
この実施態様では、パターン発生器40はマイクロプロセ
ッサを含まないデジタル回路から成る。マイクロプロセ
ッサを含む場合、出力端子２を既述のようにマイクロ
プロセッサのレディー入力端子に接続する。次の表１
は、第３図の回路で使用できる典型的な部品を示す。
表１ 第３図の部品 CR1 IN914 C1,C2,C3 0.001μｆ R1,R3 2KΩ R2 1KΩ Z3 5402 TTL NORゲート Z4 5474 TTL Dフリップフロップ Z5 566 関数発生器 第４図は、本発明に従って構成された周波数制御回路
を含むDCリンクインバータシステムの一部を略示したブ
ロックダイヤグラムである。このシステムでは、可変速
発電機42が交流出力を発生するが、この出力は、ブリッ
ジネットワーク44で整流されてDCリンク導体46および48
に直流電圧を発生する。ポール切換ネットワーク50内の
複数のトランジスタスイッチは、DCリンク導体の間のポ
ール52,54および56を交互に切換えるようパターン発生
器40により制御される。電圧レギュレータ58は出力フィ
ルタ60に接続する出力ライン上の電圧を検出し、発電機
42内の励磁電流を調節することによりDCリンク電圧を制
御する。このインバータの出力ラインを外部電源と並列
に接続しなければならないとき、基準電圧発生器62は端
子64および66上の外部電源の周波数を検出し、外部電源
周波数とインバータの通常の出力周波数との差を表わす
制御電圧を端子14に発生する。周波数制御装置68は、第
１図又は第３図に従って構成でき、パターン発生回路に
応じて適宜、修正クロックパルスまたはウェイト信号を
発生し、外部電源の周波数に合わせるようパターン発生
器の出力周波数を修正する。第５図は電圧制御発振器の
出力周波数およびインバータ切換パターンの基本周波数
を端子14上に制御電圧に対してプロットしたグラフであ
る。
を含むDCリンクインバータシステムの一部を略示したブ
ロックダイヤグラムである。このシステムでは、可変速
発電機42が交流出力を発生するが、この出力は、ブリッ
ジネットワーク44で整流されてDCリンク導体46および48
に直流電圧を発生する。ポール切換ネットワーク50内の
複数のトランジスタスイッチは、DCリンク導体の間のポ
ール52,54および56を交互に切換えるようパターン発生
器40により制御される。電圧レギュレータ58は出力フィ
ルタ60に接続する出力ライン上の電圧を検出し、発電機
42内の励磁電流を調節することによりDCリンク電圧を制
御する。このインバータの出力ラインを外部電源と並列
に接続しなければならないとき、基準電圧発生器62は端
子64および66上の外部電源の周波数を検出し、外部電源
周波数とインバータの通常の出力周波数との差を表わす
制御電圧を端子14に発生する。周波数制御装置68は、第
１図又は第３図に従って構成でき、パターン発生回路に
応じて適宜、修正クロックパルスまたはウェイト信号を
発生し、外部電源の周波数に合わせるようパターン発生
器の出力周波数を修正する。第５図は電圧制御発振器の
出力周波数およびインバータ切換パターンの基本周波数
を端子14上に制御電圧に対してプロットしたグラフであ
る。
本発明に係る周波数制御装置を有するインバータ電力
システムを外部電源と並列に接続するとき、外部電源は
マスターシステムとなることは明らかである。周波数制
御装置は可変の主周波数クロック回路を必要とすること
なくインバータの出力周波数を調節する能力を有し、イ
ンバータの修正出力周波数の精度は制御電圧差信号およ
び電圧制御発振器の出力の精度に依存する。VCOは、主
クロック発振器の周波数の何分の１かの周波数で動作す
るので、修正クロック信号の安定度は水晶発振器の安定
度とほとんど同じ程度良好となる。従って、本発明は元
のクロックの基本精度を維持したまま比較的狭いレンジ
にてクロック駆動回路の周波数を制御する手段を提供す
る。
システムを外部電源と並列に接続するとき、外部電源は
マスターシステムとなることは明らかである。周波数制
御装置は可変の主周波数クロック回路を必要とすること
なくインバータの出力周波数を調節する能力を有し、イ
ンバータの修正出力周波数の精度は制御電圧差信号およ
び電圧制御発振器の出力の精度に依存する。VCOは、主
クロック発振器の周波数の何分の１かの周波数で動作す
るので、修正クロック信号の安定度は水晶発振器の安定
度とほとんど同じ程度良好となる。従って、本発明は元
のクロックの基本精度を維持したまま比較的狭いレンジ
にてクロック駆動回路の周波数を制御する手段を提供す
る。
第１図は、一実施態様により構成された周波数制御回路
の概略、第２図は第１図の回路の動作を示す一連の波形
図、第３図は別の実施態様の略図、第４図は本発明を実
施したインバータ回路の略図、第５図は第４図の回路の
出力特性を示すグラフである。 10……電圧制御発振器 12……水晶発振器 Z1……第１のＤ型フリップフロップ Z2……第２のＤ型フリップフロップ Z3……NORゲート
の概略、第２図は第１図の回路の動作を示す一連の波形
図、第３図は別の実施態様の略図、第４図は本発明を実
施したインバータ回路の略図、第５図は第４図の回路の
出力特性を示すグラフである。 10……電圧制御発振器 12……水晶発振器 Z1……第１のＤ型フリップフロップ Z2……第２のＤ型フリップフロップ Z3……NORゲート
Claims (4)
- 【請求項１】固定周波数の複数の電圧パルスから成るク
ロック信号を受けるための入力端子と、 印加された制御電圧に応じる可変周波数の複数の電圧パ
ルスから成る出力信号を発生する電圧制御発振器と、 第１および第２のＤ型フリップフロップ回路と、 ２つの入力端子と１つの出力端子を有する論理ゲートと を備え、前記第１のフリップフロップ回路はデータ入力
端子と、クロック入力端子と、クリア入力端子と、Ｑ出
力端子を有し、前記第１のフリップフロップ回路のデー
タ入力端子は予め選択された論理信号を受けるよう接続
され、前記第１のフリップフロップ回路のクロック入力
端子は前記電圧制御発振器の出力信号を受けるよう接続
され、 前記第２のフリップフロップ回路はデータ入力端子と、
クロック入力端子と、クリア入力端子と、Ｑ出力端子
と、Ｑ出力端子を有し、前記第２のフリップフロップ回
路のデータ入力端子は前記第１のフリップフロップ回路
のＱ出力端子に接続され、前記第２のフリップフロップ
回路のクロック入力端子は前記クロック信号を受けるよ
う接続され、前記第２のフリップフロップ回路のＱ出力
端子は前記第１のフリップフロップ回路のクリア入力端
子に接続され、 前記論理ゲートの一方の入力端子には前記第２のフリッ
プフロップ回路のＱ出力端子が接続され、前記論理ゲー
トの他方の入力端子は前記クロック信号を受けるよう接
続され、前記電圧制御発振器の出力信号の電圧パルスの
直後に現れる各クロック信号電圧パルスを禁止し、それ
以外の各クロック信号電圧パルスを前記論理ゲートの出
力端子へ通過させることにより該論理ゲートの出力端子
に修正されたクロック信号を発生させる周波数制御回
路。 - 【請求項２】前記クロック信号を発生するための水晶発
振器を含む特許請求の範囲第１項記載の周波数制御回
路。 - 【請求項３】一対のCDリンク導体上にDC電圧を発生する
発生器と、 前記DC電圧を多相AC出力に変換するためのインバータと を備え、該インバータはパターン発生器と、複数の出力
ポールと、正極性を有する前記DCリンク導体の１つと負
極性を有する前記DCリンク導体の他方との間で前記パタ
ーン発生器により発生される信号に従って前記出力ポー
ルを交互に切り換えるための手段からなり、 更に前記パターン発生器の出力信号の周波数を制御する
ための周波数制御回路を備え、 該周波数制御回路は、固定周波数の複数の電圧パルスか
ら成るクロック信号を受けるための入力端子と、印加さ
れた制御電圧に応じる可変周波数の複数の電圧パルスか
ら成る出力信号を発生する電圧制御発振器と、第１およ
び第２のＤ型フリップフロップ回路と、２つの入力端子
と１つの出力端子を有する論理ゲートとを備え、前記第
１のフリップフロップ回路はデータ入力端子と、クロッ
ク入力端子と、クリア入力端子と、Ｑ出力端子を有し、
前記第１のフリップフロップ回路のデータ入力端子は予
め選択された論理信号を受けるよう接続され、前記第１
のフリップフロップ回路のクロック入力端子は前記電圧
制御発振器の出力信号を受けるよう接続され、前記第２
のフリップフロップ回路はデータ入力端子と、クロック
入力端子と、クリア入力端子と、Ｑ出力端子と、Ｑ出力
端子を有し、前記第２のフリップフロップ回路のデータ
入力端子は前記第１のフリップフロップ回路のＱ出力端
子に接続され、前記第２のフリップフロップ回路のクロ
ック入力端子は前記クロック信号を受けるよう接続さ
れ、前記第２のフリップフロップ回路のＱ出力端子は前
記第１のフリップフロップ回路のクリア入力端子に接続
され、 前記論理ゲートの一方の入力端子には前記第２のフリッ
プフロップ回路のＱ出力端子が接続され、前記論理ゲー
トの他方の入力端子は前記クロック信号を受けるよう接
続され、前記電圧制御発振器の出力信号の電圧パルスの
直後に現れる各クロック信号電圧パルスを禁止し、それ
以外の各クロック信号電圧パルスを前記論理ゲートの出
力端子へ通過させることにより該論理ゲートの出力端子
に修正されたクロック信号を発生させる電力システム。 - 【請求項４】前記クロック信号を発生するための水晶発
振器を含む特許請求の範囲第３項記載の電力システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US613676 | 1984-05-24 | ||
| US06/613,676 US4618920A (en) | 1984-05-24 | 1984-05-24 | Frequency control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60257774A JPS60257774A (ja) | 1985-12-19 |
| JP2636835B2 true JP2636835B2 (ja) | 1997-07-30 |
Family
ID=24458266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111274A Expired - Lifetime JP2636835B2 (ja) | 1984-05-24 | 1985-05-23 | 周波数制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4618920A (ja) |
| JP (1) | JP2636835B2 (ja) |
| DE (1) | DE3518059C2 (ja) |
| FR (1) | FR2565046B1 (ja) |
| GB (1) | GB2159350B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2003363A6 (es) * | 1986-10-02 | 1988-11-01 | Gh Ind Sa | Perfeccionamientos en generadores de alta frecuencia para aplicaciones de calentamiento por induccion laser plasma y similares |
| US5048065A (en) * | 1990-03-12 | 1991-09-10 | Westinghouse Electric Corp. | Method and circuit for controlling the frequency of an electronic inverter |
| US5440252A (en) * | 1993-09-13 | 1995-08-08 | Acer Peripherals, Inc. | State machine with hysteresis for detecting frequency of an input signal |
| TWI237176B (en) * | 2003-01-13 | 2005-08-01 | Htc Corp | Testing card and testing method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2980858A (en) * | 1959-12-07 | 1961-04-18 | Collins Radio Co | Digital synchronization circuit operating by inserting extra pulses into or delayingpulses from clock pulse train |
| US3254314A (en) * | 1964-01-28 | 1966-05-31 | Westinghouse Electric Corp | Wide range variable frequency crystal oscillator |
| US3715649A (en) * | 1967-01-25 | 1973-02-06 | Westinghouse Electric Corp | Staggered phase pulse width modulated inverter apparatus |
| US3671776A (en) * | 1970-05-01 | 1972-06-20 | Xerox Corp | Digital signal synchronizing system |
| US3670235A (en) * | 1970-09-25 | 1972-06-13 | Borg Warner | Motor control system with compensation for low-frequency variations in motor energizing voltage |
| NL7207569A (ja) * | 1972-06-03 | 1973-12-05 | ||
| DE2304229C3 (de) * | 1973-01-29 | 1978-11-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Speisung von Drehstrommotoren über in der Frequenz selbst- und lastgeführte statische Thyristor-Umrichter |
| JPS5124839U (ja) * | 1974-08-14 | 1976-02-24 | ||
| JPS53114025A (en) * | 1977-03-16 | 1978-10-05 | Sanken Electric Co Ltd | Device for controlling frequfncy |
| JPS5843187A (ja) * | 1981-09-03 | 1983-03-12 | Fuji Electric Co Ltd | 可変周波発振方式 |
-
1984
- 1984-05-24 US US06/613,676 patent/US4618920A/en not_active Expired - Lifetime
-
1985
- 1985-04-22 GB GB08510186A patent/GB2159350B/en not_active Expired
- 1985-05-20 DE DE3518059A patent/DE3518059C2/de not_active Expired - Fee Related
- 1985-05-23 FR FR8507801A patent/FR2565046B1/fr not_active Expired
- 1985-05-23 JP JP60111274A patent/JP2636835B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2565046B1 (fr) | 1987-02-20 |
| JPS60257774A (ja) | 1985-12-19 |
| GB2159350A (en) | 1985-11-27 |
| DE3518059C2 (de) | 1994-04-21 |
| FR2565046A1 (fr) | 1985-11-29 |
| GB8510186D0 (en) | 1985-05-30 |
| DE3518059A1 (de) | 1986-01-23 |
| GB2159350B (en) | 1987-10-21 |
| US4618920A (en) | 1986-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5331253A (en) | Electronic ballast for gaseous discharge lamp operation | |
| KR960012738A (ko) | 저 전력 궤환 경로의 위상 동기 루프 및 작동 방법 | |
| KR870011522A (ko) | 클럭 제어 회로 | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| US5592110A (en) | Phase comparison circuit for maintaining a stable phase locked loop circuit in the absence of the pulse of an input signal | |
| KR930702820A (ko) | 위상 동기 회로 | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| US5276661A (en) | Master clock generator for a parallel variable speed constant frequency power system | |
| JP2636835B2 (ja) | 周波数制御回路 | |
| US4573175A (en) | Variable digital frequency generator with value storage | |
| JPH0628337B2 (ja) | 位相制御回路を具える電気回路装置 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| KR870003620A (ko) | 스태딕 인버터 | |
| JPH06164379A (ja) | デューティ比固定ｐｌｌ発振回路 | |
| KR100233274B1 (ko) | 전원전압의 변화에 관계없이 안정적인 동작이 가능한 위상 동기 루프 | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| KR910005465B1 (ko) | 운용주파수 동기방식 | |
| SU1534684A1 (ru) | Стабилизирующий преобразователь напр жени посто нного тока | |
| SU1166080A1 (ru) | Стабилизатор переменного напр жени | |
| JP3025442B2 (ja) | マルチ入力対応自動周波数制御装置 | |
| JPS6229217A (ja) | クロツク分配回路 | |
| SU1462470A1 (ru) | Имитатор импульсных помех | |
| SU1429318A1 (ru) | Синхронизированный генератор гармонических колебаний | |
| JPS5661833A (en) | Phase synchronous oscillating circuit | |
| JPS63139417A (ja) | パルス発生回路 |