JPS6229217A - クロツク分配回路 - Google Patents
クロツク分配回路Info
- Publication number
- JPS6229217A JPS6229217A JP60166859A JP16685985A JPS6229217A JP S6229217 A JPS6229217 A JP S6229217A JP 60166859 A JP60166859 A JP 60166859A JP 16685985 A JP16685985 A JP 16685985A JP S6229217 A JPS6229217 A JP S6229217A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- frequency
- output
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はディジタル回路におけるクロック信号を分配す
るクロック分配回路に関し、通信装置、情報処理装置な
どに用いることができる。
るクロック分配回路に関し、通信装置、情報処理装置な
どに用いることができる。
（従来の技術）
従来、通信装置のクロック分配回路においては高い信頼
性を必要とする為、クロックを複数具備し、そのクロッ
クのうち片方を選択し装置内各部ヘクロックを分配する
。クロック分配回路の人力を２系統とした場合を第３図
に示す。ＣＬＫＩ。
性を必要とする為、クロックを複数具備し、そのクロッ
クのうち片方を選択し装置内各部ヘクロックを分配する
。クロック分配回路の人力を２系統とした場合を第３図
に示す。ＣＬＫＩ。
ＣＬＫ ２はクロック源で、１０はクロック選択部（Ｃ
ＬＫＳＥＬ）であり、通常はＣＬＫ ｌのクロー２りを
クロック選択部１０で選択し、スムージング（クロック
の切（＋時のスムージングや何かの要因でクロックの抜
けが起きた場合の補償等）を目的としたＬＣタンク回路
１１による平滑手段とクロック分配部１４を経由してク
ロック信号が各装置に分配される。
ＬＫＳＥＬ）であり、通常はＣＬＫ ｌのクロー２りを
クロック選択部１０で選択し、スムージング（クロック
の切（＋時のスムージングや何かの要因でクロックの抜
けが起きた場合の補償等）を目的としたＬＣタンク回路
１１による平滑手段とクロック分配部１４を経由してク
ロック信号が各装置に分配される。
（発明が解決しようとする問題点）
しかし、ＣＬＫ ｌ とＣＬＫ ２のクロックは、位相
のずれや若干の周波数のずれを持っている為、クロック
選択部１２でクロックがＣＬＫ ｌからＣＬＫ ２に切
替る瞬間に、切替時のＣＬＫ １ とＣＬＫ ２の位相
差がたまたま逆相に近くなった場合、第４図で示すよう
に、ＬＣタンク回路１１の内部に於ては、切替後にクロ
ックｌが減衰し、クロック２が増幅されてゆく。そして
タンク回路１１の出力クロックは、第４図の時刻ａ−ｂ
間でわかる様にクロックの瞬断を生じる場合があるとい
う問題点があった。なお、第４図では時刻ｔ０にＣＬＫ
１からＧＬＫ ２に切替ったものとする。
のずれや若干の周波数のずれを持っている為、クロック
選択部１２でクロックがＣＬＫ ｌからＣＬＫ ２に切
替る瞬間に、切替時のＣＬＫ １ とＣＬＫ ２の位相
差がたまたま逆相に近くなった場合、第４図で示すよう
に、ＬＣタンク回路１１の内部に於ては、切替後にクロ
ックｌが減衰し、クロック２が増幅されてゆく。そして
タンク回路１１の出力クロックは、第４図の時刻ａ−ｂ
間でわかる様にクロックの瞬断を生じる場合があるとい
う問題点があった。なお、第４図では時刻ｔ０にＣＬＫ
１からＧＬＫ ２に切替ったものとする。
（発明が解決しようとする問題点）
複数のクロック源からのクロック信号のひとつを選択す
るクロック選択部と、その出力に接続される平滑化手段
と、平滑化されたクロック信号を外部へ分配するための
クロック分配部とを有するクロック分配回路において、
前記上滑化手段が位相同期ループ回路により構成される
クロック分配回路にある。
るクロック選択部と、その出力に接続される平滑化手段
と、平滑化されたクロック信号を外部へ分配するための
クロック分配部とを有するクロック分配回路において、
前記上滑化手段が位相同期ループ回路により構成される
クロック分配回路にある。
（作用）
クロック源に障害が発生してクロック選択部によりクロ
ック信号の切替が行なわれると、新たなりロー７りは位
相同期ループ回路による平滑化手段に入力される。該平
滑化手段は分周器、位相比較器、ローパスフィルタ及び
電圧制御発振器を有し、入力クロックの位相跳躍量の影
響を小さくしてゆるやかに入力クロックに同期した出力
クロックを提供する。従って、クロック信号の切替時に
瞬断の発生しないクロック分配回路が得られる。
ック信号の切替が行なわれると、新たなりロー７りは位
相同期ループ回路による平滑化手段に入力される。該平
滑化手段は分周器、位相比較器、ローパスフィルタ及び
電圧制御発振器を有し、入力クロックの位相跳躍量の影
響を小さくしてゆるやかに入力クロックに同期した出力
クロックを提供する。従って、クロック信号の切替時に
瞬断の発生しないクロック分配回路が得られる。
（実施例）
第１図は、この発明の人力クロックを２系統とした場合
の例を示す、第１図と第３図を比べてわかるように、第
３図のタンク回路１１を位相同期ループ回路１２（ＰＬ
Ｌ回路）に置き変えている。第２図に位相同期ループ回
路のブロック図を示す。１８は位相比較機（ｐｃ）、２
０はローパスフィルタ（ＬＰＦ）、２２は電圧制御発振
器（ｖｃｏ） 、 ｔｅと２４は分周器である。この位
相同期ループ回路は、位相比較機１８で入力クロックと
出力クロックの位相を比較し、その差分の量をローバル
フィルタ２０を通して、電圧制御発振器２２の入力に加
える。電圧制御発振器２２では、その入力に応じた周波
数の発振を行ない出力クロックを提供する０分周器１８
、２４は入力クロック、出力クロックをそれぞれ分周
比Ｎ（Ｎは自然数）に、よって、ｆ／Ｎ （ｆは入力ク
ロック、又は出力クロックの周波数）の周波数に変える
ものである。この分周器は、クロック切替に伴うクロッ
クの位相跳躍量を位相比較回路１８の位相比較周期に対
して相対的に小さくシ、それよりゆるやかに入力クロッ
クに同期させる６通常第１図でクロック１がクロック選
択部１０で選択され、位相同期ループ回路に入りクロッ
クｌに同期したクロックを各装置に分配している。クロ
ックｌに障害が発生した場合クロック選択部１０によっ
てクロック１からクロック２に切替わる。クロック２に
切替わった瞬間は、位相同期ループ回路の出力クロック
はクロー２り１が送出されており、時間のたつごとに徐
々にクロック１からクロック２に同期する。
の例を示す、第１図と第３図を比べてわかるように、第
３図のタンク回路１１を位相同期ループ回路１２（ＰＬ
Ｌ回路）に置き変えている。第２図に位相同期ループ回
路のブロック図を示す。１８は位相比較機（ｐｃ）、２
０はローパスフィルタ（ＬＰＦ）、２２は電圧制御発振
器（ｖｃｏ） 、 ｔｅと２４は分周器である。この位
相同期ループ回路は、位相比較機１８で入力クロックと
出力クロックの位相を比較し、その差分の量をローバル
フィルタ２０を通して、電圧制御発振器２２の入力に加
える。電圧制御発振器２２では、その入力に応じた周波
数の発振を行ない出力クロックを提供する０分周器１８
、２４は入力クロック、出力クロックをそれぞれ分周
比Ｎ（Ｎは自然数）に、よって、ｆ／Ｎ （ｆは入力ク
ロック、又は出力クロックの周波数）の周波数に変える
ものである。この分周器は、クロック切替に伴うクロッ
クの位相跳躍量を位相比較回路１８の位相比較周期に対
して相対的に小さくシ、それよりゆるやかに入力クロッ
クに同期させる６通常第１図でクロック１がクロック選
択部１０で選択され、位相同期ループ回路に入りクロッ
クｌに同期したクロックを各装置に分配している。クロ
ックｌに障害が発生した場合クロック選択部１０によっ
てクロック１からクロック２に切替わる。クロック２に
切替わった瞬間は、位相同期ループ回路の出力クロック
はクロー２り１が送出されており、時間のたつごとに徐
々にクロック１からクロック２に同期する。
従って出力クロックは、クロックｌが位相周波数が変化
してクロック２になったものと考えられるので、クロッ
クの切替時には瞬断が起きず、スムージングを行ないな
がらすＪ替することを可使としている。
してクロック２になったものと考えられるので、クロッ
クの切替時には瞬断が起きず、スムージングを行ないな
がらすＪ替することを可使としている。
（発明の効果）
この発明は、以上のように、位相同期ループ回路を用い
ることにより、以前のしＣタンク回路の場合に起こり得
る可能性のあったクロックの瞬断を完全に防止すること
ができるという利点がある。
ることにより、以前のしＣタンク回路の場合に起こり得
る可能性のあったクロックの瞬断を完全に防止すること
ができるという利点がある。
また、この回路（ＬＣタンク回路、ＰＬＬ回路を用いた
もの）の本来の目的であるスムージングに関しても位相
同期ループ回路の場合は従来に比べて安定動作し、さら
に位相同期ループ回路の場合は、分周比を変えることで
簡単にスムージングの状態（現用クロックから予備クロ
ックに切替る時、すばやく切替える場合とかゆっくり切
換える場合等）を変えることができるという利点もある
。
もの）の本来の目的であるスムージングに関しても位相
同期ループ回路の場合は従来に比べて安定動作し、さら
に位相同期ループ回路の場合は、分周比を変えることで
簡単にスムージングの状態（現用クロックから予備クロ
ックに切替る時、すばやく切替える場合とかゆっくり切
換える場合等）を変えることができるという利点もある
。
第１図は本発明の実施例によるクロック分配回路のブロ
ック図、第２図は第１図におけるＰＬＬ回路のブロック
図、第３図は従来のクロック分配回路のブロック図、第
４図は第３図の動作説明図である。 ｌＯ：クロック選択部、 １１；ＩＣタンク回路、１
２、 ＰＬＬ回路、 １４；クロック分配部・
１６；分周器、 １８：位相比較器、２０：
ローパスフィルタ、２２；電圧制御発振器、２４：分周
器。
ック図、第２図は第１図におけるＰＬＬ回路のブロック
図、第３図は従来のクロック分配回路のブロック図、第
４図は第３図の動作説明図である。 ｌＯ：クロック選択部、 １１；ＩＣタンク回路、１
２、 ＰＬＬ回路、 １４；クロック分配部・
１６；分周器、 １８：位相比較器、２０：
ローパスフィルタ、２２；電圧制御発振器、２４：分周
器。
Claims (1)
- 複数のクロック源からのクロック信号のひとつを選択す
るクロック選択部と、その出力に接続される平滑化手段
と、平滑化されたクロック信号を外部へ分配するための
クロック分配部とを有するクロック分配回路において、
前記平滑化手段が位相同期ループ回路により構成される
ことを特徴とするクロック分配回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166859A JPS6229217A (ja) | 1985-07-30 | 1985-07-30 | クロツク分配回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166859A JPS6229217A (ja) | 1985-07-30 | 1985-07-30 | クロツク分配回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6229217A true JPS6229217A (ja) | 1987-02-07 |
Family
ID=15838965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60166859A Pending JPS6229217A (ja) | 1985-07-30 | 1985-07-30 | クロツク分配回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6229217A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249691U (ja) * | 1988-09-30 | 1990-04-06 | ||
| EP0454609A2 (en) * | 1990-04-23 | 1991-10-30 | International Business Machines Corporation | VLSI chip circuit having a reduced current transient |
-
1985
- 1985-07-30 JP JP60166859A patent/JPS6229217A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249691U (ja) * | 1988-09-30 | 1990-04-06 | ||
| EP0454609A2 (en) * | 1990-04-23 | 1991-10-30 | International Business Machines Corporation | VLSI chip circuit having a reduced current transient |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066690B2 (ja) | 位相同期発振回路 | |
| JP3255418B2 (ja) | ディジタル制御の水晶発振器 | |
| US6731709B2 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| JPH042218A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| JPH10242856A (ja) | 可変速度位相ロック・ループ・システムおよびその方法 | |
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| JPS6229217A (ja) | クロツク分配回路 | |
| JP2636835B2 (ja) | 周波数制御回路 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JPS6076812A (ja) | 位相同期回路 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0267820A (ja) | 標準周波数クロック発生装置 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JPH02252316A (ja) | ジッタシミュレーション機能付きｐｌｌ回路 | |
| JPH06177754A (ja) | 位相同期発振回路 | |
| JPH04346518A (ja) | 基準信号発生回路 | |
| JPH1127247A (ja) | 系切替方式 | |
| JPH02174433A (ja) | 位相同期信号発生装置 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JPH02217018A (ja) | 位相同期発振器 | |
| JPS6282722A (ja) | 周波数分周回路 |