JPH02174433A - 位相同期信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図、第３図） 発明の効果 〔概要〕 位相同期信号発生装置に関し、 広範囲なデータレートに対し、１つの信号発生器で所望
の信号（クロック）を安定的に発生できると共に、ハー
ドウェアを減少させることを目的とし、 入力信号用の分周器と、位相検波器と、低域３波器と、
電圧制御発振器と、帰還用の分周器とから成る位相同期
ループ型の位相同期信号発生装置において、帰還路用の
分周器を、２つの分周器で構成し、前記２つの分周器は
、両者の分周比の積を一定にあるいはほぼ一定に保ちな
がら、別個に分周比の設定ができるようにすると共に、
前記２つの分周器の接続点から信号出力を得るように構
成する。

〔産業上の利用分野〕

本発明は、入力信号に位相同期した出力信号を得るため
の位相同期信号発生装置に関し、さらに詳しくは、１つ
の位相同期ループ型信号（クロック）発生器を用いて広
範囲な周波数のクロックを発生できるようにした位相同
期信号発生装置に関する。

〔従来の技術〕

近年、あらゆる通信において、それに接続される端末や
、そのデータ速度の多様化に伴い、通信装置は、同一の
ハードウェアで各種のデータ速度に対応できることが必
要である。

そのため、各種の周波数の入カクロソクに同期したクロ
ックを１つの回路構成で発生できるようなりロック発生
器が望まれていた。

第４図は、従来のクロック発生器の１例を示した図であ
る。

このクロック発生器は、ＰＬＬ＃１〜ＰＬＬ＃６の６個
のＰＬＬ　（位相同期ループ）とセレクタ６から成る。

それぞれのＰＬＬは、入力信号（入力クロック）を１／
Ｍに分周する分周器１、位相検波器２、低域３波器３、
電圧制御発振器４、及び電圧制御発振器４の出力信号を
１／Ｎに分周してその出力を位相検波器に入力する帰還
路用の分周器５で構成される。

また、ＰＬＬ＃１は３０〜６４ＫＨｚ、　ＰＬＬ＃２は
６０〜１２８ＫＨｚ、　ＰＬＬ＃３は１２５〜２５６Ｋ
ＨｚＳＰＬＬ＃４は２５０〜５１２ＫＨｚ、　ＰＬＬ＃
５は５００〜１０２４ＫＨｚ、、ＰＬＬ＃６は１ＯＯＯ
〜２０４８ＫＨｚの範囲のクロック周波数を発生できる
。

そして、これらＰＬＬ＃１〜ＰＬＬ＃６からのクロック
出力はセレクタ６で選択されて出力信号（出力クロック
）となる。

結局、上記のクロック発生器においては、ある広範囲な
データレート、例えば６４Ｋｂｐｓ〜２０４８Ｋｂｐｓ
に対応できる方法として、その範囲を分割して、それぞ
れの小範囲をカバーするクロック発生器を用意する。

そして、データレートに応じてそのクロック発生器を切
り換えたり、或いは完全に差し替えていた。

これは、１つのクロック発生器（電圧制御発振器）で通
常、その広範囲をカバーできるものがなく、仮にそのよ
うな発振器が実現されたとしても、入力電圧に対する出
力周波数の感度が高すぎて回路動作の安定性に欠けるた
めである。

〔発明が解決しようとする課題〕

上記のような従来のものでは、次のような欠点があった
。

（１）１つのクロック発生器で広範囲なデータレートに
対応できるものは、安定性に欠ける等の理由で実際には
製作できなかったため、い（つものクロック発生器を作
らなければならなかった。

（２）　　いくつものクロック発生器を切替えて使うも
のでは、ハードウェアの規模が増大したりする欠点があ
り、また、差し替えて使うものではハードウェアを差し
替える手間がかかる欠点がある。

本発明では、このような従来の欠点を解決し、広範囲な
データレートに対し、１つの信号発生器により所望の信
号（クロック）を安定的に発生できるようにすることを
目的とする。

〔課題を解決するための手段〕

第１図は本発明に係る位相同期信号発生装置の原理図で
ある。

帰還路用の分周器５は、２つの分周器で構成され、その
１つは入力信号をｌ／Ｎｌに分周する分周器５−１であ
り、他の１つは入力信号を１／Ｎ２に分周する分周器５
−２である。

これらの分周器５−１．５−２は、分周比の積を一定に
してそれぞれ別個に分周比が設定でき、その設定に応じ
て出力の周波数が決定される。

入力信号（クロック）は、入力信号用の分周器（分周比
はＭ）で分周され、位相検波器２へ送られる。

この分周器１の分周比Ｍは、上記分周器５−１．５−２
の分周比Ｎｌ、Ｎ２とは別個に設定できるものであり、
入力信号を１／Ｍに分周する。

位相検波器２では、分周器ｌからの信号と、分周器５−
２からの信号との２つの信号入力の位相差を検出し低域
３波器３へ信号を送る。

低域３波器３では信号入力の高周波成分を抑圧し電圧制
御発振器４へ信号を送り、ここで入力信号電圧に応じた
周波数の信号を出力し分周器５内の１方の分周器５−１
へ送り、さらに分周器５−２へ送る。

そして、分周器５−１と５−２との接続点から出力信号
（クロック）を取り出す。

〔作用〕

上記のように、本発明では、従来のＰＬＬ　（位相同期
ループ）に用いられていた帰還路用の分周器を、２つの
分周器で構成し、それぞれの分周比を別個に設定できる
ようにし、信号出力をその接続点から取り出すようにし
ている。

このため、出力周波数を変更したい場合には、分周器５
−１と５−２の分周比（Ｎｌ、Ｎ２）の積を一定（また
は、はぼ一定）に保ちつつ、その組合わせを変えれば、
ループのパラメータ（帰還路の利得や位相比較周波数な
ど）が変わらない（または、はとんど変わらない）ため
、この位相同期ループが正しく動作して所望の周波数を
もつ出力信号が安定的に得られる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。第２
図は本発明の１実施例である位相同期信号発生装置のブ
ロック図である。

この実施例では、特に、高符号化率を持つ誤り訂正符号
化器に使用されるクロック発生器の例であり、第１図と
同符号は同一のものを示す。

■は入力信号を分周する分周器（分周比Ｍ）、２は位相
検波器、３は低域３波器、４は電圧制御発振器、５は帰
還路の分周器であり、２つの分周器５−１　（分周比Ｎ
ｌ）と５−２　（分周比Ｎ２）で構成されている。

７は、分周比設定回路であり、入力信号としては、デー
タレート値と符号化率である。

そして、入力データレート値や符号化率に応じて、各分
周器ｌ、５−１．５−２に自動的に所定の分周比を設定
するための制御をする。

具体例としては、分周器１、及び５−２は３分周〜２５
６分周まで出来るものであり、分周器５−１は１分周〜
３２分周まで出来るものを用いる。

また、電圧制御発振器４は８００〜２４００に１１ｚ出
力周波数を持つものである。

ただし、回路定数の設定にもよるが、上記電圧制御発振
器４の全ての出力周波数範囲において、必ずしもループ
が同期する訳ではな（、実際には、それよりも狭い範囲
、例えば９００〜２２００ＫＨｚ程度が同期範囲となる
。

例えば、符号化率が３／４で４相位相変調の場合、入力
クロックに対して２／３倍の周波数のクロックが必要に
なる。

従って、およそ、１５００〜３０００ＫＨｚの人力に対
しては、Ｎ１＝１に設定することにより、従来の方法と
同様に、その出力として１０００〜２０００ＫＨｚのク
ロックが得られる。

更に、７５０〜１５００Ｋｌｌｚや３７５〜７５０ＫＨ
ｚ、　　１８０〜３７５Ｋｌｌｚ、　９０〜１８０Ｋｌ
ｌｚ等の入力クロックに対しては、それぞれＮ１−２．
４．８．１６と設定することにより、電圧制御発振器４
の出力周波数範囲を１０００〜２０００Ｋｆｌｚに保ち
つつ、それぞれ、５００〜１０００Ｋ）Ｉｚ、２５０〜
５００ＫＩＩｚ、　　１２０〜２５０Ｋｌｌｚ、６０〜
１２０Ｋ）Ｉｚ等の所望のクロックが得られる。

第３図は、上記実施例に示した分周器における３分周比
の設定例を示した図である。

例えば、分周器ｌ、５−１．５−２の分周比をＭ＝２５
２、Ｎ１＝１、Ｎ２＝１６８とした時、入力クロックが
２０４８ＫＨｚならば、出力信号の周波数は１３６５．
３　ＫＨｚとなる。

以下分周比Ｍ、Ｎｌ、Ｎ２を変えて設定すれば、第３図
のような出力周波数が得られると共に、比較周波数（位
相検波器２における各入力信号の周波数）をほぼ一定（
約８ＫＨｚ）にでき、どの場合でも安定に動作できる。

即ち、本来のループとしての引き込み範囲が２倍以上の
同期回路に対して、分周器５−１の分周比Ｎ１を１．２
．４、−・−とすることにより、任意の周波数のクロッ
クを発生させることができる。

できる。

（２）従来のように、多数のＰＬＬを必要としないから
、ハードウェアが減少する。

【図面の簡単な説明】

第１図は本発明に係る位相同期信号発生装置の原理図、 第２図は本発明の一実施例である位相同期信号発生装置
のブロック図、 第３図は第２図の実施例における分周器の分周比設定例
を示した図、 第４図は従来のクロック発生器を示した図である。 〔発明の効果〕 以上説明したように、本発明によれば次のような効果が
ある。 （１）１つの位相同期ループ型信号発生器により、広範
囲の周波数の信号（クロック）を安定的に発生でき、広
範囲なデータレートの信号に十分対応■−人力信号の分
周器（１／Ｍ） ２・・・−位相検波器　　３−・−低域３波器４・−・
電圧制御発振器 ５−・帰還路用の分周器 ５−１−・分周器（１／Ｎ１） ５−２・・−分周器（１／Ｎ２） ７−分周比設定回路 特許出願人　　　富士通株式会社 代理人弁理士　　山　谷　晧　榮 ！ｍ例ラうトｙ町」ミにあ　ｌ”ｒる 余珊Ｊｔ１ｆ！２之駅 第３図

Claims (1)

1. 【特許請求の範囲】 入力信号用の分周器（１）と、 位相検波器（２）と、 低域３波器（３）と、 電圧制御発振器（４）と、 帰還用の分周器（５）とから成る位相同期ループ型の位
   相同期信号発生装置において、 帰還路用の分周器（５）を、２つの分周器（５−１）及
   び（５−２）で構成し、 前記２つの分周器（５−１）、（５−２）は、両者の分
   周比の積を一定にあるいはほぼ一定に保ちながら、別個
   に分周比の設定ができるようにすると共に、 前記２つの分周器（５−１）及び（５−２）の接続点か
   ら信号出力を得るようにしたことを特徴とする位相同期
   信号発生装置。