CZ285960B6 - Způsob a zařízení pro číslicovou modulaci používající souběžné přičítání a odečítání impulzů - Google Patents

Abstract

Způsob a zařízení pro generování výstupního signálu (616) majícího předem určený kmitočtový posun vzhledem ke kmitočtu referenčního signálu z kmitočtového generátoru (102), obsahující číslicovou fázově zavěšenou smyčku (206), připojenou k refernčnímu signálu, pro generování výstupního signálu (616). Způsob a zařízení dále zahrnují přičítání impulzů k referenčnímu signálu v přičítacím obvodě (304) impulzů, přičemž impulzy se opakují při první cyklické rychlosti určované mikropočítačem (702). Způsob a zařízení dále zahrnují souběžné odečítání impulzů od referenčního signálu v odečítacím obvodě (302) při druhé cyklické rychlosti. ŕ

Description

Způsob a zařízení pro generování výstupního signálu majícího předem určený kmitočtový posuv vzhledem ke kmitočtu referenčního signálu

Oblast techniky

Vynález se týká obecně modulátorů vysokofrekvenčních vysílačů a konkrétněji způsobu a zařízení pro číslicovou modulaci při používání souběžného přičítání a odečítání impulzů.

Dosavadní stav techniky

Běžné kmitočtově modulované vysílače používající smyčky fázového závěsu (phase-lock loop PLL) pro generování vysokofrekvenčního nosného signálu, majícího svůj kmitočet synchronizovaný vstupním referenčním signálem s podstatně nižším kmitočtem, jsou v oboru dobře známé. Nutnou charakteristickou vlastností smyčky fázového závěsu je dolní propust ve smyčce, která dovoluje, aby smyčka sledovala dlouhodobou pomalou výchylku kmitočtu vstupního referenčního signálu, ale zabraňuje sledování vysokofrekvenčních změn, jako je fázový neklid (jitter) ve vstupním referenčním signálu. Z hlediska modulování výstupní strany smyčky fázového závěsu, tj. napěťově řízeného oscilátoru, dovolují charakteristické vlastnosti smyčky vysokofrekvenční modulaci výstupu, například hlasovou modulaci, ale znemožňují nízkofrekvenční modulaci nebo stejnosměrnou modulaci, jaká je zapotřebí pro přenášení asymetrických dat nebo pro vytváření trvalého posunu nosného kmitočtu. Pro provádění jak vysokofrekvenční, tak i nízkofrekvenční modulace běžné vysílače až dosud používaly dvouvstupový modulační postup, při kterém se současně přiváděl modulační signál jak na smyčku fázového závěsu s napěťově řízeným oscilátorem, tak i na referenční modulátor pro modulování vstupního referenčního signálu.

Běžné referenční modulátory až dosud používaly pro zvyšování vstupního referenčního kmitočtu postup s přičítáním impulzů a pro snižování vstupního referenčního kmitočtu postup s odečítáním impulzů. Protože požadovaná míra modulace byla malým zlomkem nosného kmitočtu, byla rychlost přičítání nebo odečítání impulzů velmi nízká, například 60 Hz. Velmi nízká rychlost impulzů působila parazitní signály velmi nízkého kmitočtu, které musely být odstraňovány dolní propustí smyčky fázového závěsu, aby se zabránilo tomu, že parazitní signály budou modulovat nosný kmitočet. Přiměřená tlumení parazitních signálů velmi nízkých kmitočtů vyžadovala mimořádně nízký mezní kmitočet, např. 5 Hz, pro dolní propust smyčky fázového závěsu. Dolní propust smyčky fázového závěsu s 5 Hz však vedla k dobám zachycení (lock time) smyčky fázového závěsu, které byly příliš dlouhé na to, aby plnily požadavky na kmitočtově rychle přeladitelný vysílač, tj. vysílač schopný být rychle přepnut na různé předem určené kmitočty podle požadavku.

Pro překonání problému příliš dlouhé doby zachycení výrobci běžných vysílačů konstruovali vysílače tak, že používali dvě smyčky fázového závěsu, z nichž jedna měla velmi nízký mezní kmitočet pro filtrování parazitních signálů velmi nízkých kmitočtů, a druhá fázově zavěšená smyčka měla střední mezní kmitočet pro zajišťování dostatečně rychlé doby zachycení, když se provádí změna na nový kmitočet. I když tento přístup s dvojitou smyčkou fázového závěsu vyřešil problém doby zachycení a zajistil schopnost stejnosměrné a nízkofrekvenční modulace, je toto řešení nákladné, protože zdvojuje počet smyček fázového závěsu a prostor pro ně potřebný.

Existuje tedy potřeba zajištění stejnosměrné a nízkofrekvenční modulace ve vysílači s kmitočtovou modulací, aniž by vznikla příliš dlouhá zachycovací doba smyčky fázového závěsu a bez potřeby dvou nákladných smyček fázového závěsu.

-1 CZ 285960 B6

Podstata vynálezu

Vynález přináší způsob generování výstupního signálu majícího předem určený kmitočtový posuv vzhledem ke kmitočtu referenčního signálu, v systému obsahujícím číslicovou smyčku fázového závěsu (digitální smyčku fázového závěsu, digital phase-lock loop - dále: číslicovou smyčku fázového závěsu), mající vstup připojený k referenčnímu signálu, pro generování výstupního signálu, jehož podstatou je, že se referenční signál moduluje přičítáním prvního proudu impulzů majícího první kmitočet, a souběžným odečítáním druhého proudu impulzů, majícího druhý kmitočet.

Podle dalšího znaku vynálezu se první a druhý kmitočet volí větší, než je kmitočet určovaný kmitočtovými odezvovými charakteristikami číslicové smyčky fázového závěsu.

Odečítání druhého proudu impulzů, majícího druhý kmitočet, se podle dalšího znaku volí mimo fázi s prvním proudem impulzů majícím první kmitočet, takže k odečítání jakéhokoli odečítaného impulzu dochází v odlišném časovém okamžiku, než je okamžik přičítání jakéhokoli z přičítaných impulzů.

První a druhý kmitočet se podle dalšího znaku vynálezu volí tak, že aritmetický rozdíl mezi prvním a druhým kmitočtem je rovný předem určenému kmitočtovému posuvu výstupního signálu, dělenému násobícím činitelem číslicové smyčky fázového závěsu.

První a druhý kmitočet se s výhodou synchronizují s referenčním signálem.

Podle výhodného provedení se první kmitočet a druhý kmitočet volí tak, že poměr menšího z prvního a druhého kmitočtu k rozdílu mezi prvním a druhým kmitočtem je celé číslo, kterým je dělitelně číslo 360. Počáteční fázový rozdíl mezi prvním proudem impulzů a druhým proudem impulzů může být 180°/n, kde n je celé číslo rovně poměru vyplývajícímu z volby prvního a druhého kmitočtu. Alternativně je fázový posuv mezi prvním proudem impulzů a druhým proudem impulzů 90°/n, kde n je celé číslo rovné poměru vyplývajícímu z volby prvního a druhého kmitočtu.

Vynález dále přináší zařízení pro provádění výše uvedeného způsobu, obsahující modulátor pro modulování kmitočtu referenčního signálu, mající vstup pro příjem referenčního signálu, výstup pro modulovaný referenční signál, připojený k číslicové smyčce fázového závěsu pro generování výstupního signálu, jehož podstatou je, že modulátor obsahuje přičítací obvod impulzů, připojený ke vstupu referenčního signálu a vstupu signálu přičítání impulzů, a odečítací obvod impulzů, připojený ke vstupu referenčního signálu a ke vstupu signálu odečítání impulzů.

Přičítací obvod impulzů a odečítací obvod impulzů jsou s výhodou integrovány v synchronizačním obvodu impulzů v modulátoru.

Odečítací obvod je podle dalšího znaku vynálezu připojen přímo ke vstupu referenčního signálu, zatímco přičítací obvod je připojen ke vstupu referenčního signálu přes odečítací obvod, mající svůj výstup připojený ke vstupu přičítacího obvodu, jehož výstup je připojen k číslicové smyčce fázového závěsu.

K přičítacímu obvodu impulzů a k odečítacímu obvodu impulzů může být připojen volicí registr minimálního kmitočtu, uzpůsobený pro volbu prvního a druhého kmitočtu tak, aby byly větší než kmitočet určený kmitočtovými odezvovými charakteristikami číslicové smyčky fázového závěsu. Dále může být k přičítacímu obvodu impulzů a k odečítacímu obvodu impulzů připojen registr pro zabraňování současnosti, uzpůsobený pro určování hodnot a fázování prvního a druhého kmitočtu pro zabránění současnému přičítání impulzů a odečítání impulzů. Podle dalšího znaku

-2 CZ 285960 B6 zařízeni podle vynálezu je k přičítacímu obvodu impulzů a k odečítacímu obvodu impulzů připojen počítací registr rozdílu kmitočtů, uzpůsobený pro volbu prvního a druhého kmitočtu tak, aby aritmetický rozdíl mezi prvním a druhým kmitočtem byl rovný předem určenému kmitočtovému posuvu výstupního signálu, dělenému násobícím činitelem kmitočtu číslicové smyčky fázového závěsu.

K přičítacímu obvodu impulzů a k odečítacímu obvodu impulzů může být dále připojen počítací registr dělitele ve formě celého čísla, uzpůsobený pro volbu prvního a druhého kmitočtu tak, že první a druhý proud impulzů, mající odpovídající první a druhý kmitočet, mají poměr menšího z prvního a druhého kmitočtu k rozdílu mezi prvním a druhým kmitočtem rovný celému číslu, kterým je dělitelné číslo 360. K. přičítacímu obvodu impulzů a k odečítacímu obvodu impulzů je v tomto případě s výhodou připojen počítací registr počátečního fázového posuvu, uzpůsobený pro volbu počátečního fázového rozdílu mezi prvním a druhým proudem impulzů.

Vynález tak zajišťuje stejnosměrnou a nízkofrekvenční modulaci v kmitočtově modulovaném vysílači bez výsledné nadměrně pomalé doby zachycení (lock time) smyčky fázového závěsu a bez požadavku na dvě drahé smyčky fázového závěsu. Souběžným přičítáním k referenčnímu signálu a a odečítáním impulzů od referenčního signálu umožňuje vynález použít impulzů se středním kmitočtem bez přemodulování kmitočtově modulovaného vysílače. Impulzy se středním kmitočtem mohou být snadno filtrovány standardní dolní propustí ve smyčce fázového závěsu kmitočtově modulovaného vysílače, aniž by bylo zapotřebí mimořádně nízkého mezního kmitočtu a výsledných nadměrně dlouhých dob zachycení po změně kmitočtu. Vynález tak přináší podstatnou úsporu nákladů vzhledem k běžným stejnosměrným a nízkofrekvenčním modulátorům s kmitočtovou modulací.

Vynález umožňuje vytvořit bezdrátový komunikační vysílač, obsahující syntetizátor kmitočtů pro generování výstupního signálu majícího předem určený kmitočtový posun vzhledem ke kmitočtu referenčního signálu v syntetizátoru, obsahujícím smyčku fázového závěsu připojenou k referenčnímu signálu pro generování výstupního signálu. Syntetizátor kmitočtů obsahuje přičítač impulzů připojený k referenčnímu signálu pro přičítání impulzů, opakujících se při prvním kmitočtu, k referenčnímu signálu, a odečítač impulzů připojený k referenčnímu signálu pro souběžné odečítání impulzů při druhém kmitočtu od referenčního signálu.

Přehled obrázků na výkresech

Vynález je blíže vysvětlen v následujícím popisu na příkladě provedení s odvoláním na připojené výkresy, ve kterých znázorňuje obr. 1 elektrické blokové schéma běžného syntetizátoru kmitočtů pro vysílač s kmitočtovou modulací, mající běžný nízkorychlostní modulátor referenčního kmitočtu, obr. 2 elektrické blokové schéma syntetizátoru kmitočtu pro vysílač s kmitočtovou modulací, mající vysokorychlostní rozdílový modulátor referenčního kmitočtu podle přednostního provedení vynálezu, obr. 3 elektrické blokové schéma synchronizačního obvodu impulzů, použitého s vysokorychlostním rozdílovým modulátorem referenčního kmitočtu podle přednostního provedení vynálezu, obr. 4 časový diagram ukazující chod přičítacího obvodu impulzů, použitého v synchronizačním obvodu impulzů podle přednostního provedení vynálezu, obr. 5 časový diagram ukazující chod odečítacího obvodu impulzů, použitého v synchronizačním obvodu impulzů podle přednostního provedení vynálezu, obr. 6 časový diagram ukazující odečítací signály impulzů a přičítací signály impulzů, plnící omezující podmínky požadovaného kmitočtu a počátečního fázového posunu v souladu s přednostním provedením vynálezu, obr. 7 elektrické blokové schéma vysokorychlostního rozdílového modulátoru referenčního kmitočtu podle přednostního provedení vynálezu, obr. 8 vývojový diagram spouštěcí rutiny při zapnutí pro vysokorychlostní rozdílový modulátor referenčního kmitočtu podle přednostního provedení vynálezu a obr. 9 vývojový diagram chodu vysokorychlostního rozdílového modulátoru

-3 CZ 285960 B6 referenčního kmitočtu v odezvě na přijímání datového symbolu podle přednostního provedení vynálezu.

Příklady provedení vynálezu

Jak ukazuje obr. 1, na němž je znázorněno elektrické blokové schéma běžného syntetizátoru 100 kmitočtů, má syntetizátor běžný nízkorychlostní modulátor 104 referenčního kmitočtu pro vysílač s kmitočtovou modulací (FM) a obsahuje generátor 102 referenčního kmitočtu, který 10 generuje výstupní signál se středně vysokým kmitočtem, například 14,4 MHz. Výstupní signál z generátoru 102 referenčního kmitočtu je připojen k nízkorychlostnímu modulátoru 104 referenčního kmitočtu pro modulování výstupního signálu v odezvě na datové symboly přijímané na datovém vstupu 103. Vzhledem k vysokému nosnému kmitočtu požadovanému na výstupu 124 syntetizátoru 100 kmitočtů, např. 921,6 MHz, je k referenčnímu modulátoru připojena 15 násobící obvodová soustava kmitočtu, obsahující druhou smyčku 108 fázového závěsu PLL (první smyčka 106 fázového závěsu, zapojená mezi nízkorychlostním modulátorem 104 referenčního kmitočtu a druhou smyčkou 108 fázového závěsu bude popsána níže po vysvětlení druhé smyčky 108 fázového závěsu).

Druhá smyčka 108 fázového závěsu (PLL) obsahuje fázový komparátor připojený k výstupnímu signálu z nízkorychlostního modulátoru 104 referenčního kmitočtu a k děliči 122 s dělicím činitelem, řízeným nosným kmitočtem na výstupu 100 syntetizátoru 100 kmitočtů. Fázový komparátor 110 generuje signál chyby, který je připojen dolní propustí 116 k napěťově řízenému oscilátoru 118 na výstupu 124. Chod druhé smyčky 108 fázového závěsu je takový, že nosný 25 kmitočet na výstupu 124 sleduje kmitočet výstupního signálu nízkorychlostního modulátoru 104 referenčního kmitočtu, násobený dělicím činitelem, např. 64, děliče 122. V rychle přeladitelném vysílači může být dělicí činitel seřízen za účelem seřízení nosného kmitočtu. Pro příklad referenčního kmitočtu 14,4 MHz a dělicí součinitel 64 bude nosný kmitočet na výstupu 124 921,6 MHz.

Běžný nízkorychlostní modulátor 104 referenčního kmitočtu pracuje s přidáváním impulzů do výstupního signálu generátoru 102 referenčního kmitočtu pro zvýšení nosného kmitočtu na výstupu 124 syntetizátoru 100 kmitočtů. V opačném smyslu běžný nízkorychlostní modulátor 104 referenčního kmitočtu odečítá impulzy od výstupního signálu generátoru 102 referenčního 35 kmitočtu ke snížení nosného kmitočtu na výstupu syntetizátoru 100 kmitočtů. Na rozdíl od vynálezu nejsou běžné referenční modulátory schopné přičítat a odečítat impulzy souběžně. Běžné obvody a způsoby pro provádění přičítání a odečítání impulzů jsou popsány v patentovém spisu USA č.4 471 328, na který se zde odvoláváme.

V typickém případě je míra zvýšení nebo snížení kmitočtu, která je požadována pro realizaci běžným nízkorychlostním modulátorem 104 referenčního kmitočtu, malá, např. kladný posun nosného kmitočtu 4000 Hz. takže vyžaduje velmi nízký kmitočet přičítání nebo odečítání impulzů. Pokračujeme-li s předchozím příkladem, vyžaduje vzhledem k násobení kmitočtu zajišťovanému ve smyčce 108 fázového závěsu kladný posun nosného kmitočtu 4000 Hz pouze 45 kmitočet 62,5 Hz přidávání impulzů nízkorychlostním modulátorem 104 referenčního kmitočtu.

Kmitočet 65,5 Hz přidávání impulzů vytváří nejen požadovaný kmitočtový posun na výstupu 124 syntetizátoru 100 kmitočtu, ale vytvoří také rušivou modulaci 62,5 Hz nosného kmitočtu, kdyby se nechaly signály při rychlosti přidávání impulzů 62,5 Hz přicházet do napěťově řízeného 50 oscilátoru 118 netlumené. S výhodou je požadováno tlumení nejméně 50 dB při 62,5 Hz ve vztahu k zisku signálu při referenčním kmitočtu 14,4 MHz.

Bylo by možné navrhnout smyčku 108 fázového závěsu pro získání výhodného útlumu 50 dB při 62,5 Hz tím, že se navrhne dolní propust s mimořádně nízkým mezním kmitočtem smyčky

-4CZ 285960 B6 přibližně 5 Hz. Jak již však bylo uvedeno výše při rozboru známého stavu techniky, přináší však mezní kmitočet smyčky 5 Hz dobu zachycení o velikosti 455 milisekund, což je okolo desetkrát více, než co je shledáváno jako výhodné pro rychle přeladitelný vysílač.

V důsledku toho je běžný syntetizátor 100 kmitočtů konstruován se dvěma smyčkami 106, 108 fázového závěsu. Dolní propust 116 druhé smyčky 108 je navržena s dosti vysokým mezním kmitočtem smyčky, například 50 Hz. pro poskytnutí dosti rychlých dob zachycení (45,5 msek) během kmitočtových změn vyvolávaných měněním činitele dělení děliče 122. První smyčka 106 fázového závěsu je navržena s dolní propustí 112 mající mimořádné nízký mezní kmitočet smyčky, např. 5 Hz. Mimořádné nízký mezní kmitočet dolní propusti 112 zajišťuje požadovanou míru útlumu signálů přičítání nebo odečítání impulzů s velmi nízkým kmitočtem. Výsledná dlouhá doba zachycení první smyčky 106 fázového závěsu má malý důsledek, protože se dělicí činitel děliče 120 nemění pro seřízení výstupního kmitočtu.

I když řešení spočívající v použití dvou smyček fázového závěsu bylo schopné dosáhnout jak dostatečně rychlou dobu zachycení a dostatečný útlum signálů přičítání a odečítání impulzů, je toto řešení také nákladné s ohledem jak na cenu součástek, tak i prostorové nároky na umístění přídavné smyčky fázového závěsu. Je proto vysoce žádoucí najít způsob pro dosažení jak dostatečně rychlé doby zachycení, tak i dostatečné tlumení signálů přičítání a odečítání impulzů, při použití jediné smyčky fázového závěsu.

Jak je znázorněno na obr. 2, na němž je elektrické blokové schéma syntetizátoru 200 kmitočtů pro kmitočtově modulovaný vysílač, má syntetizátor vysokorychlostní rozdílový modulátor 204 referenčního kmitočtu v souladu s výhodným provedením vynálezu a obsahuje generátor 202 referenčního kmitočtu generující výstupní signál se středně vysokým kmitočtem, například 14,4 MHz. Výstupní signál z generátoru 202 referenčního kmitočtu je připojen ke vstupnímu vedení 203 rozdílového modulátoru 204 referenčního kmitočtu pro modulování výstupního signálu generátoru 202 referenčního kmitočtu v odezvě na datové symboly přijímané na datovém vstupu 201. Vzhledem k vysokému nosnému kmitočtu požadovanému na výstupu 216 syntetizátoru 200 kmitočtů, např. 921,6 MHz, je k vysokorychlostnímu rozdílovému modulátoru 204 referenčního kmitočtu připojena výstupním vedením 205 vysokorychlostního rozdílového modulátoru 204 referenčního kmitočtu smyčka 206 fázového závěsu.

Smyčka 206 fázového závěsu obsahuje fázový komparátor 208 připojený k vysokorychlostnímu rozdílovému modulátoru 204 referenčního kmitočtu a děliči 214 majícímu součinitel dělení, řízený nosným kmitočtem na výstupu 216 syntetizátoru 200 kmitočtů. Fázový komparátor 208 generuje signál chyby, který je připojen přes dolní propust 210 k napěťově řízenému oscilátoru 212, pro generování nosného kmitočtu na výstupu 216. Činnost smyčky 206 fázového závěsu je taková, že nosný kmitočet na výstupu 216 sleduje kmitočet výstupního signálu vysokorychlostního rozdílového modulátoru 204 referenčního kmitočtu, násobený dělicím činitelem, např. 64, děliče 214. V kmitočtově rychle přeladitelném vysílači je dělicí činitel přizpůsoben pro seřízení nosného kmitočtu. Pro příklad referenčního kmitočtu 14,4 MHz a dělicí činitel 64 je nosný kmitočet na výstupu 216 921,6 MHz.

I když stavba smyčky 206 fázového závěsu je podobná běžné smyčce 106 fázového závěsu (obr. 1), je mezní kmitočet dolní propusti 210 podstatně, např. desetkrát vyšší, než je mezní kmitočet dolní propusti 112 (obr. 1) smyčky 106 fázového závěsu. Podstatně vyšší mezní kmitočet smyčky fázového závěsu zajišťuje dostatečně rychlou dobu zachycení, což umožňuje použít smyčku 206 fázového závěsu samotnou pro použití s lychlým kmitočtovým přelaďováním.

Součástky použité při konstruování smyčky 206 fázového závěsu jsou s výhodou následující:

-5CZ 285960 B6 fázový komparátor 208 část MC145170 dělič 214 část MC 145170 napěťově řízený oscilátor 212 TTD1732A generátor 202 ref. kmitočtu KXN-1096A

Výše uvedené součástky jsou dostupné od společnosti Motorola, lne., Schaumburg, II.

Dolní propust 210 je samostatný filtr prvního řádu obsahující rezistor zapojený mezi výstup signálu chyby fázového komparátoru 208 a řídicí vstup kmitočtu napěťově řízeného oscilátoru 212, spolu s kondenzátorem připojeným mezi řídicí vstup kmitočtu napěťově řízeného oscilátoru 212 azemění obvodu. V rámci vynálezu však samozřejmě mohou být rovněž použity i jiné součástky a architektury.

Klíčovou složkou syntetizátoru 200 kmitočtu, umožňující použití podstatné vyššího mezního kmitočtu ve smyčce 206 fázového závěsu, je vysokorychlostní rozdílový modulátor 204 referenčního kmitočtu podle vynálezu. Na rozdíl od běžných nízkorychlostních modulátorů referenčního kmitočtu nepoužívá vysokorychlostní rozdílový modulátor 204 přičítání nebo odečítání impulzů s nízkým kmitočtem (v blízkosti 60 Hz). Místo toho používá vysokorychlostní rozdílový modulátor 204 referenčního kmitočtu souběžné přičítání a odečítání impulzů při středním kmitočtu (v blízkosti 600 Hz).

V běžném syntetizátoru kmitočtu by použití přičítání nebo odečítání impulzů se středním kmitočtem vyvolávalo příliš velké změny v referenčním kmitočtu, což by vedlo k přemodulování nosného kmitočtu. Místo toho, aby se používalo buď samotné přidávání impulzů, nebo samotné odečítání impulzů pro zvýšení nebo snížení referenčního kmitočtu, používá vysokorychlostní rozdílový modulátor 204 referenčního kmitočtu v syntetizátoru 200 podle vynálezu jak přičítání impulzů, tak i odečítáni impulzů, a to souběžně. Protože přičítání impulzů a odečítání impulzů má opačné účinky na referenční kmitočet, souběžné použití středního kmitočtu přičítání impulzů a odečítání impulzů vytváří méně změn v referenčním kmitočtu, než v případě, kdy je přičítání impulzů nebo odečítání impulzů použito samotné. Je tomu tak proto, že míru změny referenčního kmitočtu určuje aritmetický rozdíl mezi kmitočtem přičítání impulzů a kmitočtem odečítání impulzů určuje.

Pro zvýšení referenčního kmitočtu o delta f používá vysokorychlostní rozdílový modulátor 24 referenčního kmitočtu střední kmitočet, například 600 Hz, přičítání impulzů, přičemž současně používá kmitočet odečítání impulzů o delta f nižší, než je střední kmitočet přičítání impulzů. Pro snížení referenčního kmitočtu o delta f používá vysokorychlostní rozdílový modulátor 204 referenčního kmitočtu střední frekvenci přičítání impulzů, a souběžně používá kmitočet odečítání o delta f vyšší, než je střední kmitočet přičítání impulzů.

I když se celková operační koncepce vysokorychlostního rozdílového modulátoru 204 referenčního kmitočtu ukazuje dosti jednoduchá, existují určité operační detaily, o nichž je třeba se zmínit, a které jsou potřebné pro to, aby vysokorychlostní rozdílový modulátor 204 referenčního kmitočtu správně pracoval. První z těchto operačních podrobností je volba kmitočtů přičítání a odečítání impulzů. Nižší z obou frekvencí musí být s výhodou zvolena tak, aby byla dostatečně vysoká k účinnému útlumu, např. o 50 dB, dolní propustí 210 smyčky 206 fázového závěsu. Jestli například dolní propust 210 vyvíjí při 500 Hz útlum 50 dB, potom musí být kmitočty přičítání impulzů a odečítání impulzů oba vyšší, než 500 Hz.

Jak bylo uvedeno výše, rovná se aritmetický rozdíl mezi kmitočty přičítání impulzů a odečítání impulzů změně referenčního kmitočtu. Je-li například požadováno zvýšení referenčního kmitočtu 50 Hz a minimální kmitočet přičítání nebo odečítání impulzů je 500 Hz, potom jeden soubor přiměřených voleb je 500 Hz pro kmitočet odečítání impulzů a 550 Hz pro kmitočet přičítání impulzů. Existuje řada dalších, rovněž vhodných voleb, např. 630 Hz pro odečítání impulzů

-6CZ 285960 B6 a 680 Hz pro přičítání impulzů, i když je málo výhodné zvyšovat kmitočty výrazně nad minimum potřebné pro přiměřený útlum dolní propustí 210.

Druhý, poněkud složitější operační detail, který ovlivňuje volbu kmitočtů přičítání a odečítání impulzů je to, že se musí zabránit tomu, aby k přičítání impulzu docházelo současně s odečítáním impulzu, neboť by se jinak mohl dosáhnout neurčitý výsledek. Jedním způsobem zajištění toho, že k přičítání a odečítání impulzu nedojde současně, je zvolit kmitočty přičítání impulzů a odečítání impulzů tak, že vzájemná fáze mezi oběma kmitočty se opakuje cyklicky, jak je vysvětleno níže. Kromě toho musí být počáteční fáze mezi signály obsahujícími kmitočty přičítání impulzů a odečítání impulzů vzájemně posunuta tak, že každé přičítání impulzu se děje v okamžiku odlišném od okamžiku každého odečítání impulzu.

Definujeme-li signál přičítání impulzů jako signál mající periodický tvar vlny o kmitočtu FA a signál odečítání impulzů jako signál mající periodický tvar vlny o kmitočtu FS, potom pro stupeň fáze mezi dvěma tvary vlny na cykl kmitočtu FS platí:

FA -FS FA delta©/cykl = 360 x——— = 360 x-p^- - 1.

Pro zaručení cyklického opakování fáze, musí být 360 stupňů celistvým násobkem delta Θ/cykl:

,,360 delta Θ/cykl = ---- , kde n je celé číslo.

Vyjádřeno v FA a FA platí, že

FA360

360 x — - 1 = ---, nebo

FSn

--- = — + 1. (Omezující podmínka 1).

FS n

Pro danou požadovanou kladnou odchylku referenčního kmitočtu delta f,

FA - FS = delta f (Omezující podmínka 2).

Kombinováním omezujících podmínek 1 a 2 pro kladnou odchylku:

FS = nxdeltaf, a FA = (n + 1) x delta f.

Pro danou požadovanou zápornou odchylku referenčního kmitočtu delta f,

FS - FA = delta f. (Omezující podmínka 3).

Kombinováním omezujících podmínek 1 a 3 pro zápornou odchylku:

FS = (n + 1) x delta f, a FA = n x delta f.

Pro posun počáteční fáze mezi signály obsahujícími kmitočet přičítání impulzů a kmitočet odečítání impulzů tak, aby ke každému přičítání impulzu docházelo co možná nejdále od každého odečítání impulzu, musí být hodnota posunu:

-7CZ 285960 B6 , , , delta Θ/cykl 180 lambda = ----------- = --- stupňů n

pro modulátory přičítající nebo odečítající impulzy buď na kladném, nebo záporném okraji signálů (ale nikoliv na obou okrajích), nebo . , , delta Θ/cykl 90 lambda =--------— = — stupnu n

pro modulátory přičítající nebo odečítající impulzy na kladných i záporných okrajích signálů 50% pracovního cyklu. (Omezující podmínka 4).

Následují výpočty pro příkladný vysílač, založené na předchozích omezujících podmínkách.

Předpoklady:

Nosný kmitočet = 930 MHz

Požadovaná výchylka kmitočtu = +4 kHz

Referenční kmitočet = 14,4 MHz

Kmitočet smyčky syntetizátoru na 50 dB útlum = 500 Hz

Modulátor přičítá/odečítá impulzy na jak kladných, tak záporných okrajích signálů 50 % pracovního cyklu.

Výpočty:

Odchylka referenčního kmitočtu:

, , „ 14,4 MHz delta f = 4 kHz x ~~ ~ ~ = 62 Hz.

930 MHz

FS = n x delta < f= 500 Hz; ,·.η(ηιίη) = 9

FS = 558 Hz; FA = 620 Hz.

Počáteční fázový posun

90 lambda = — = — = lOstupňu.

n 9

Dva sledy periodických impulzů s 558 Hz, přivedené na vstup odečítacích impulzů a s 620 Hz s počátečním fázovým posunem 10 stupňů, přivedené na vstup přičítacích impulzů synchronizačního obvodu impulzů ve vysokorychlostním rozdílovém modulátoru 204 referenčního kmitočtu zvýší kmitočet nosné vlny příkladného vysílače o 4,00 kHz, přičemž dochází k tlumení vrcholů impulzů o nejméně 50 dB.

Obr. 3 znázorňuje elektrické blokové schéma synchronizačního obvodu 300 impulzů, použitého ve vysokorychlostním rozdílovém modulátoru 204 referenčního kmitočtu podle výhodného provedení vynálezu, který obsahuje odečítací obvod 302 impulzů a přičítací obvod 304 impulzů. Synchronizační obvod 300 impulzů přijímá vstupní signál z generátoru 202 referenčního kmitočtu (obr. 2), který je připojen ke vstupu 203. Synchronizační obvod 300 impulzů poskytuje modulovaný referenční signál na výstup 205. Řídicí vedení, vstup 301 signálu odečítání impulzů a vstup 303 signálu přičítání impulzů jsou připojeny k mikroprocesoru 702 (obr. 7) pro řízení synchronizačního obvodu 300 impulzů, jak je podrobněji popsáno níže.

-8CZ 285960 B6

Nejprve budou popsány součástky a spojení odečítacího obvodu 302 impulzů. Vstup 203 pro příjem referenčního signálu slouží jako odečítací vstup vysokorychlostního rozdílového modulátoru referenčního signálu 204, a je připojen ke vstupu 306 prvního invertoru 308 a prvnímu vstupu členu NAND 340. Vstup 301 signálu odečítání impulzů je připojen k D vstupu 316 prvního klopného obvodu D 314. Výstup 310 prvního invertoru 308 je připojen k hodinovému vstupu 312 prvního klopného obvodu D 314 a k hodinovému vstupu 322 druhého klopného obvodu D 324. Q výstup 318 prvního klopného obvodu D 314 je připojen k D vstupu 326 druhého klopného obvodu D 324, zatímco Q výstup 320 prvního klopného obvodu 314 je připojen k prvnímu uzlu 345. První uzel 345 je připojen k prvnímu vstupu 334 členu nonekvivalence 332 Exclusive OR. První uzel 345 je připojen k prvnímu vstupu 334 prvního členu nonekvivalence 332 Exclusive OR. Q výstup druhého klopného obvodu D 324 není použit. První rezistor 346 je zapojen mezi prvním uzlem 345 a druhým uzlem 347. Mezi druhým uzlem 347 a zemí obvodu je zapojen první kondenzátor 348. Druhý uzel 347 je také připojen ke vstupu 350 druhého invertoru 352, jehož výstup 354 je připojen ke vstupu 356 třetího invertoru 352, jehož výstup 354 je připojen ke vstupu 356 třetího invertoru 358. Výstup 360 třetího invertoru 358 je připojen k prvnímu vstupu 362 druhého členu nonekvivalence 364 Exclusive OR. Výstup 336 prvního členu nonekvivalence 332 Exclusive OR je připojen ke druhému vstupu 342 členu NAND 340, jehož výstup 344 je připojen ke druhému vstupu 366 druhého členu nonekvivalence 364 Exclusive OR. Výstup 368 druhého členu nonekvivalence 364 Exclusive OR obsahuje odečítací výstup odečítacího obvodu 302 impulzů, a je připojen k přičítacímu vstupnímu vedení 369 přičítacího obvodu 304 impulzů.

Dále budou popsány součástky a spoje přičítacího obvodu 304. Přičítací vstupní vedení 369 je připojeno ke třetímu uzlu 373, který je také připojen k prvnímu vstupu 382 třetího členu nonekvivalence 382 Exclusive OR. Mezi třetím uzlem 373 a čtvrtým uzlem 371 je zapojen druhý rezistor 370. Mezi čtvrtým uzlem 371 a zemí obvodu je zapojen druhý kondenzátor 372. Čtvrtý uzel 371 je také připojen k hodinovému vstupu 374 třetího klopného obvodu D 376. Přičítací vedení 303 impulzů je připojeno k D vstupu 378. Q výstup 380 třetího klopného obvodu D 376 je připojen ke druhému vstupu 384 třetího členu nonekvivalence 386 Exclusive OR. Výstup Q třetího klopného obvodu D 376 není využit. Výstup 388 třetího členu nonekvivalence 386 Exclusive OR slouží jako přičítací výstup z přičítacího obvodu 304 impulzů, a tedy jako výstup vysokorychlostního rozdílového modulátoru 204 referenčního kmitočtu je tak připojen k výstupu 205 vysokorychlostního rozdílového modulátoru 204 pro modulovaný referenční signál.

Signálová dráha synchronizačním obvodem 300 impulzů pro vstupní signál z generátoru 202 referenčního kmitočtu (obr. 2) je od vstupního vedení 203, členem 340 NAND, druhým členem nonekvivalence 364 Exclusive OR, a třetím členem nonekvivalence 386 Exclusive OR do výstupního vedení 205. V klidovém stavu, když jsou jak odečítací vedení 301 impulzů a přičítací vedení 303 impulzů na nízké logické úrovni, jsou všechny klopné obvody D 314, 324, 376 resetovány (výstup Q má nízkou úroveň, výstup Q vysokou úroveň). Výstup 336 prvního členu nonekvivalence 332 Exclusive OR má tak vysokou úroveň, což umožňuje dráhu signálu členem NAND 340, který invertuje vstupní signál. První vstup 362 druhého členu nonekvivalence 364 Exclusive OR má vysokou úroveň, takže působí, že druhý člen nonekvivalence 364 Exclusive OR opět invertuje vstupní signál s obnovováním původní fáze. Druhý vstup 384 třetího členu nonekvivalence 386 Exclusive OR má nízkou úroveň, čímž umožňuje, aby třetí člen nonekvivalence 386 Exclusive OR předával vstupní signál bez inverze. V klidovém stavu se vstupní signál objevuje na výstupu 205 přesně tehdy, když vstupní signál dospěl na vstup 203 referenčního signálu.

Obr. 4 znázorňuje časový diagram, ukazující chod přičítacího obvodu 304 použitého v synchronizačním obvodu 300 impulzů (obr. 3) podle přednostního provedení vynálezu, který pomůže vysvětlit chod přičítacího obvodu 304 impulzů, když se vstup 303 signálu přičítání impulzů přestavuje z nízké úrovně na vysokou úroveň a po té zpět na nízkou úroveň. Bude zřejmé, že

-9CZ 285960 B6 v následujícím popisu se všechny vztahové značky začínající 300 vztahují na položky z obr. 3, zatímco všechny vztahové značky začínající 400 se vztahují k položkám z obr. 4.

Obr. 4 ukazuje závislost amplitudy (na svislé ose) na čase (na vodorovné ose) vstupního signálu 402 přičítače na vstupním vedení 369 přičítače, přičítacího signálu 404 impulzů na vstupu 303 signálu přičítání impulzů, a výstupního signálu 406 přičítače na výstupu 205 pro modulovaný signál (obr. 2, 3). Vstupní signál 402 přičítače obsahuje středně vysoký kmitočet, např. 14,4 MHz, se v podstatě obdélníkovým tvarem vlny. Na začátku má na obr. 4 přičítací signál impulzů 404 nízkou úroveň. V tomto stavu výstupní signál 406 přičítače v podstatě odpovídá vstupnímu signálu 402 přičítače a je s ním ve fázi.

V bodě 412 přičítací signál 404 impulzů přechází na vysokou úroveň, což zajišťuje přívod signálu vysoké úrovně na D vstup 378 třetího klopného obvodu D 376. Nic s větším významem se nestane až do bodu 408, kdy vstupní signál 402 přičítače přejde z nízké úrovně na vysokou úroveň. Přechod se šíří přes druhý rezistor 370 a nabíjí se druhý kondenzátor 372. Druhý rezistor 370 a kondenzátor 372 vzájemně spolupůsobí, aby zpozdily přechod na vysokou úroveň na hodinovém vstupu 374 třetího klopného obvodu D 376. S výhodou jsou hodnoty druhého rezistoru 370 a kondenzátoru 372 takové, že vytvářejí zpoždění v podstatě rovné jedné čtvrtině periody vstupního signálu 402 přičítače. Pro například vstupní signál 402 přičítače jsou výhodné hodnoty 100 Ohmů pro druhý rezistor a 62,0 Picofaradů pro kondenzátor 372.

Když se přechod do vyšší úrovně rozšířil na hodinový vstup 374 třetího klopného obvodu D 376, Q výstup 380 nabude vysokou úroveň, čímž se způsobí, že třetí člen nonekvivalence 386 Exclusive OR začne invertovat vstupní signál 402 přičítače. Toto působení vrátí výstupní signál 406 na nízkou úroveň v bodě 418. Od tohoto bodu, dokud přičítací signál 404 impulzů zůstává vysoký, pokračuje třetí člen nonekvivalence 386 Exclusive OR sledovat vstupní signál 402 přičítače, ale s invertovanou fází.

V bodě 414 přičítací signál 404 impulzů přechází zpět na nízkou úroveň, takže na D vstup 378 klopného obvodu D 376 je veden signál nízké úrovně. Nic, co by mělo větší význam, se nestane do bodu 410, kdy vstupní signál 402 přičítače přejde z nízké úrovně na vysokou úroveň. Jako dříve se šíří přechod se zpožděním poskytovaným druhým rezistorem 370 při nabíjení druhého kondenzátoru 372.

Když se přechod vstupního signálu 402 sčítače do vysoké úrovně rozšířil na hodinový vstup 374 třetího klopného obvodu D 376, Q výstup 380 nabude nízkou úroveň, čímž způsobí, že třetí člen nonekvivalence 386 Exclusive OR začne invertovat vstupní signál 402 přičítače. Toto působení vrací výstupní signál 406 přičítače na vysokou úroveň v bodě 420. Od tohoto bodu dále, dokud přičítací signál 404 impulzů zůstává na nízké úrovni, pokračuje třetí člen nonekvivalence 386 Exclusive OR ve sledování vstupního signálu 402 přičítače bez invertování fáze.

Jestliže se spočítá počet impulzů vyskytujících se mezi čárkovanou čarou 424 na začátku změny výstupního signálu 406 přičítače, a čárkovanou čarou 428 na začátku změny výstupního signálu přičítače, zjistí se šest impulzů ve vstupním signálu 402 přičítače a sedm impulzů ve výstupním signálu 406 přičítače. Čistý účinek každého plného přechodu nízká úroveň-vysoká úroveň-nízká úroveň přičítacího signálu 404 impulzů je přidání o jeden impulz více do výstupního signálu 406 přičítače, než by výstupní signál 406 přičítače obsahoval bez přechodu nízký-vysoký-nízký přičítacího signálu 404 impulzů. Jinak řečeno, přičítá každý přechod přičítacího signálu 404 impulzů (z nízké úrovně na vysokou nebo z vysoké na nízkou) jednu polovinu impulzu k výstupnímu signálu 406 přičítače.

Obr. 5 znázorňuje časový diagram, ukazující chod odečítacího obvodu 302 použitého v synchronizačním obvodu 300 impulzů (obr. 3) podle přednostního provedení vynálezu, který pomůže vysvětlit chod odečítacího obvodu 302 impulzů, když se vstup 303 signálu přičítání impulzů

- 10CZ 285960 B6 přestavuje z nízké úrovně na vysokou úroveň a poté zpět na nízkou úroveň. Bude zřejmé, že v následujícím popisu se všechny vztahové značky začínající 300 vztahují na položky z obr. 3, zatímco všechny vztahové značky začínající 500 se vztahují k položkám z obr. 5.

Obr. 5 ukazuje závislost amplitudy (na svislé ose) na čase (na vodorovné ose) vstupního signálu 502 odečítače na vstupu 203 pro příjem referenčního signálu (obr. 2, 3), odečítacího signálu impulzů 504 na odečítacím vedení impulzů, a výstupního signálu 506 odečítače na výstupu 368 druhého členu nonekvivalence 364 Exclusive OR. Vstupní signál 502 odečítače obsahuje středně vysoký kmitočet, např. 14,4 MHz, se v podstatě obdélníkovým tvarem vlny. Na začátku má na obr. 5 odečítací signál impulzů 504 nízkou úroveň. V tomto stavu výstupní signál 506 odečítače v podstatě odpovídá vstupnímu signálu 502 odečítače a je s ním ve fázi.

V bodě 512 přičítací signál 504 impulzů přechází na vysokou úroveň a přivádí na D vstup 316 prvního klopného obvodu 314 signál vysoké úrovně. Nic většího významu se nestane, dokud v bodě 508 vstupní signál 502 odečítače nepřejde z vysoké úrovně na nízkou úroveň. Přechod se šíří přes první invertor 308 a je veden na hodinový vstup prvního klopného obvodu D, což má za následek, že Q výstup 318 přejde na vysokou úroveň a Q výstup 320 na nízkou úroveň. Druhý klopný obvod D 324 také dostává signál vysoké úrovně přechodu na svůj hodinový vstup 322, ale zůstává v původním nastavení (na Q signál nízké úrovně, na Q signál vysoké úrovně), protože signál na D vstupu 326 byl nízké úrovně v okamžiku vysoké úrovně přechodu na hodinovém vstupu 322. Protože oba vstupy 330, 334 prvního členu nonekvivalence 332 Exclusive OR jsou nyní na nízké úrovni, výstup 336 nabude nízkou úroveň, čímž nutí výstup 344 členu NAND 340 jít na vysokou úroveň bez ohledu na stav vstupního signálu 502 odečítače na prvním vstupu 338.

Přechod z vysoké úrovně na nízkou úroveň na Q výstupu 320 se šíří přes první rezistor 346, přičemž se nabíjí první kondenzátor 348. První rezistor 346 a kondenzátor 348 vzájemně spolupůsobí pro zpožďování okamžiku, kdy se objeví přechod do nízké úrovně na prvním vstupu 362 druhého členu nonekvivalence 364 Exclusive OR. S výhodou jsou hodnoty prvního rezistoru 346 a kondenzátoru 348 takové, že vytvářejí zpoždění v podstatě rovné jedné čtvrtině periody vstupního signálu 502 odečítače. Pro vstupní signál 502 odečítače například s 14,4 MHz jsou výhodné hodnoty 220,0 Ohmů pro první rezistor 346 a 62,0 Picofaradů pro kondenzátor 348.

Když se přechod Q výstupu 320 na nízkou úroveň rozšíří na první vstup 362 druhého členu nonekvivalence 364 Exclusive OR, výstupní signál 506 odečítače na výstupu 368 nabývá vysokou úroveň v bodě 516. Při příštím přechodu z vysoké úrovně na nízkou úroveň vstupního signálu 502 odečítače v bodě 530 je nastaven druhý klopný obvod D 320 a Q výstup 328 přechází na vysokou úroveň. Tento signál na druhém vstupu 330 prvního členu nonekvivalence 332 Exclusive OR, spolu se signálem nízké úrovně přítomným na prvním vstupu 334, má za následek, že výstup 336 přechází na vysokou úroveň, takže znovu umožňuje, aby člen NAND 340 předával vstupní signál 502 odečítače. Vzhledem k nízké úrovni na prvním vstupu 362 druhého členu nonekvivalence 364 Exclusive OR je nyní výstupní signál 506 odečítače nyní invertovaný srovnáván se vstupním signálem 502 odečítače. Dokud odečítací signál 504 impulzů zůstává na vysoké úrovni, odečítací obvod 302 impulzů pokračuje ve sledování vstupního signálu odečítače s obrácenou fází.

V bodě 514 odečítací signál 504 impulzů přechází znovu na nízkou úroveň, a na D vstup 316 prvního klopného obvodu D 314 je veden signál nízké úrovně. Nic významného se nestane až do okamžiku, kdy v bodě 510 vstupní signál 502 odečítače přejde z vysoké úrovně na nízkou úroveň. Přechod se šíří přes první invertor 308 a je veden na hodinový vstup prvního klopného obvodu D, což má za následek, že Q výstup 318 přejde na nízkou úroveň, a Q výstup 320 přejde na vysokou úroveň. Druhý klopný obvod D 324 také dostává přechodový signál vysoké úrovně na svůj hodinový vstup 322, ale zůstává nastavený (Q na vysoké úrovni, Q na nízké úrovni), protože signál na D vstupu 326 byl na vysoké úrovni v okamžiku přechodového signálu vysoké úrovně na hodinovém vstupu 322. Protože oba vstupy 330. 334 prvního členu nonekvivalence

- 11 CZ 285960 B6

332 jsou nyní na vysoké úrovni, výstup 336 přejde na nízkou úroveň a nutí tak výstup 344 členu NAND 340 jít na vysokou úroveň bez ohledu na stav vstupního signálu 502 odečítače na prvním vstupu 338.

Přechod Q výstupu 320 z nízké úrovně na vysokou úroveň se šíří přes první rezistor 348 při nabíjení prvního kondenzátoru 348. Jako před tím působí vzájemně první rezistor 346 a kondenzátor 348 tak, že zpožďují okamžik, kdy se objeví přechod na vysokou úroveň na prvním vstupu 362 druhého členu nonekvivalence 364 Exclusive OR.

Když se přechod Q výstupu 320 na vysokou úroveň rozšířil na první vstup 362 druhého členu nonekvivalence 364. výstupní signál 506 odečítače na výstupu 368 přechází na nízkou úroveň v bodě 520. Při příštím přechodu vstupního signálu 502 odečítače z vysoké úrovně na nízkou úroveň v bodě 532 je druhý klopný obvod D 320 znovu nastaven do původního stavu, takže Q výstup 328 přejde na nízkou úroveň. Tento signál na druhém vstupu 330 prvního členu nonekvivalence 332 Exclusive OR, spolu se signálem vysoké úrovně nyní přítomným na prvním vstupu 334, vyvolává přechod výstupu 336 na vysokou úroveň, čímž se znovu umožňuje logickému členu 340 předávat vstupní signál 502 odečítače. Vzhledem k nynější vysoké úrovni na prvním vstupu 362 druhého členu nonekvivalence 364 Exclusive OR, je nyní výstupní signál 506 odečítače znovu ve fázi se vstupním signálem 502 odečítače. Dokud zůstává odečítací signál 504 impulzů na nízké úrovni, pokračuje odečítací obvod 302 impulzů ve sledování vstupního signálu odečítače ve fázi s tímto signálem.

Jestliže se spočítá počet impulzů, vyskytujících se mezi čárkovanou čarou 524 na začátku změny výstupního signálu 506 odečítače, a čárkovanou čarou 528 na konci změny výstupního signálu odečítače, zjistí se sedm impulzů ve vstupním signálu 502 odečítače a šest impulzů ve výstupním signálu 506 odečítače. Čistý účinek každého úplného přechodu nízký-vysoký-nízký v odečítacím signálu 504 impulzů je tak odečtení jednoho impulzu z výstupního signálu 506 odečítače ve srovnání s výstupním signálem 506, jak by vypadal, kdyby nedošlo k přechodu nízkývysoký-nízký v odečítacím signálu 504 impulzů. Jinak řečeno, každý přechod odečítacího signálu 504 impulzů (z nízké úrovně na vysokou úroveň nebo z vysoké úrovně na nízkou úroveň) odečítá polovinu impulzu z výstupního signálu 506 odečítače.

Aby se umožnilo správné fungování synchronizačního obvodu 300 impulzů, jsou výhodné dvě přídavné podmínky. První podmínkou je, že trvání každého přechodu buď přičítacího signálu 404 (obr. 4) impulzů, nebo odečítacího signálu 504 impulzů musí být dostatečně dlouhé pro to, aby synchronizační obvod 300 impulzů dokončil přičtení nebo odečtení impulzu v odezvě na přechod. Minimální doba trvání přechodu pro přičítání impulzu je 1,5 násobek periody vstupního signálu 402 přičítače (obr. 4), zatímco minimální doba trvání přechodu pro odečtení impulzu je 2,5 násobek periody vstupního signálu 502 odečítače. Dodržení těchto minimálních dob trvání v typickém případě nečiní problémy, protože kmitočet přičítacího a odečítacího signálu 404, 504 impulzů je obvykle okolo 500 Hz, zatímco kmitočet vstupního signálu 402, 502 přičítače a odečítače je v typickém případě okolo 14,4 MHz.

Druhou podmínkou pro to, aby synchronizační obvod 300 impulzů správně fungoval je, že k přičítání a odečítání impulzů nesmí docházet současně. To znamená, že kmitočty a počáteční fázový posun přičítacího signálu 404 a odečítacího signálu 504 musí být zvoleny tak, aby splňovaly omezující podmínky pro cyklické opakování fáze a fázový posun, jak byly vysvětleny výše.

Na obr. 6 je znázorněn časový diagram odečítacího signálu 602 impulzů a přičítacího signálu 606 impulzů splňujících požadované omezující podmínky kmitočtu a počátečního fázového posunu podle přednostního provedení vynálezu. Vodorovná stupnice 608 udává fázi, kterou prochází v čase přičítací signál 606 impulzů. Přičítací signál 606 impulzů má větší kmitočet než odečítací signál 602 impulzů a prochází přídavnými 120,0 stupni fáze na každý cyklus odečítacího signálu

-12 CZ 285960 B6

602 impulzů. Vzájemný fázový rozdíl mezi odečítacím signálem 602 impulzů a přičítacím signálem 606 impulzů je celý dělitel (n=3) 360,0 stupňů, takže k cyklickému fázovému opakování dochází každé tři cykly odečítacího signálu 602 impulzů, jak je vyznačeno čárkovanými čarami 604 a 610.

Obdélník 616 znázorňuje obálku vysokofrekvenčního referenčního signálu, například 14,4 MHz který byl modulován synchronizačním obvodem 300 impulzů na základě odečítacího signálu 602 impulzů a přičítacího signálu 606 impulzů. Symboly +, např. symboly 612, značí body, v nichž synchronizační obvod 300 impulzů přidává poloviční impulz k referenčnímu signálu, zatímco symboly například symboly 614, značí body, v nichž synchronizační obvody 300 impulzů odečítá polovinu impulzu od referenčního signálu. Je důležité poznamenat, že jedna z omezujících podmínek podle vynálezu a zde probíraná spočívá vtom, že se má zabránit tomu, aby přičítání a odečítání impulzů docházelo současně, jak je potvrzeno obr. 6.

Činnost synchronizačního obvodu 300 impulzů (obr. 3) probíhá jak na přechodech z nízké na vysokou úroveň, tak i z vysoké úrovně na nízkou úroveň přičítacích aodečítacích signálů 602, 604 impulzů. Z tohoto důvodu je použit počáteční fázový posun 90,0/3 = 30,0 stupňů mezi přičítacím signálem 602 impulzů a odečítacím signálem 604 impulzů. Tento fázový posun je také vyznačen čárkovanými čarami 604, 610 umístěných v bodech cyklického fázového opakování mezi přičítacím a odečítacím signálem 602, 606 impulzů.

Součástky použité pro konstruování synchronizačního obvodu 300 impulzů jsou s výhodou následující:

invertoiy 308, 352,358 klopné obvody D 314. 324, 376 členy nonekvivalence 332, 364.

386 Exclusive OR člen NAND 340

MC74HCO4 MC74HC74

MC74HCB6 MC74HCOO

Výše uvedené součástky jsou dostupné od společnosti Motorola lne., Schaumburg, II. Podle vynálezu mohou být použity i další součástky a stavba obvodů.

Obr. 7 ukazuje elektrické blokové schéma vysokorychlostního rozdílového modulátoru 204 referenčního kmitočtu podle přednostního provedení vynálezu, který obsahuje synchronizační obvod 300 impulzů připojený k mikroprocesoru 702, jako je mikroprocesor skupiny MC68HCII, dostupný od společnosti Motorola lne., Schaumburg, II. Mikroprocesor 702 řídí synchronizační obvod 300 impulzů vstupem 301 signálu odečítání impulzů a vstupem 303 signálu přičítání impulzů, jak bylo popsáno výše, v odezvě na datové signály přijímané na datovém vstupu 201. Mikropočítač 702 je připojen k běžné paměti s přímým výběrem RAM pro dočasné ukládání hodnot vypočítávaných během činnosti, a k běžné paměti ROM 706 (pouze pro čtení), obsahující operační software a systémové konstanty.

Paměť ROM 706 dále obsahuje předprogramované systémové parametry 707, například nosný kmitočet, referenční kmitočet, požadovanou odchylku kmitočtu atd. Paměť ROM 706 také obsahuje volicí registr 708 minimální rychlosti pro určování minimální rychlosti impulzů slučitelné s požadovanými tlumícími vlastnostmi. Paměť ROM 706 dále obsahuje registr 710 pro zabraňování současnosti impulzů, aby se zabraňovalo tomu, že by k přičítání impulzů a odečítání impulzů docházelo současně. V paměti ROM 706 je také zahrnut počítací registr (kalkulátor) 712 rozdílu kmitočtů, počítací registr (kalkulátor) 714 celého dělitele, a kalkulátor 716 počátečního fázového posunu, které všechny slouží pro zajištění toho, aby pro správný chod vysokorychlostního rozdílového modulátoru 204 referenčního kmitočtu byly splněny požadované omezující podmínky.

-13 CZ 285960 B6

Obr. 8 ukazuje vývojový diagram pro spouštěcí rutinu vysokorychlostního rozdílového modulátoru 204 referenčního kmitočtu (obr. 7) podle výhodného provedení vynálezu. Rutina začíná zapnutím 801. Na jeho základě mikroprocesor 702 provádí výběr v kroku 802 z paměti ROM 706 pro čtení předem naprogramované hodnoty nosného kmitočtu (FC), referenčního kmitočtu (FR) a požadované výchylky kmitočtu (DEV), které se mají použít pro přijímaný datový symbol. Pro jednoduchost používá v následujícím rozboru vysokorychlostní rozdílový modulátor 204 referenčního kmitočtu jednoúrovňovou modulaci FSK. Alternativní provedení používající víceúrovňovou modulaci FSK by rovněž pracovalo s dalšími parametry vypočítanými a uloženými pro každou přídavnou úroveň modulace.

Mikroprocesor 702 (obr. 7) vypočítává v kroku 804 kmitočtový násobitel (M) = FC/FR smyčky fázového závěsu. Poté mikroprocesor 702 zpřístupňuje počítací registr 712 (obr. 7) rozdílu kmitočtů pro vypočítání čisté impulzové rychlosti (delta f) = DEV/M v kroku 806. Potom mikroprocesor 702 zpřístupňuje v kroku 808 tabulku hodnot volicího registru 708 (obr. 7) minimální impulzové rychlosti pro určování minimální filtrovatelné impulzově rychlosti (MFPR), odpovídající FC. Dále mikroprocesor 702 zpřístupňuje v kroku 810 celé číslo výchylky (N) = INT ((MFPR/delta f) + 0,9999999), tj. N se rovná poměru (MFRP/delta f), zaokrouhlenému na nejblíže vyšší celé číslo.

Po určení N zpřístupňuje mikroprocesor 702 registr 710 pro zabraňování současnosti a vypočítává v kroku 812 kladnou odchylku impulzové rychlosti přičítání (PPAR) = (N+l) x delta f. Poté mikroprocesor 702 vypočítává v kroku 814 kladnou odchylku impulzové rychlosti odečítání (PPSR) = N x delta f. Jako konečný výpočtový krok parametru kladné odchylky, mikroprocesor 702 zpřístupňuje počítací registr 716 počátečního fázového posunu a vypočítává v kroku 816 počáteční fázové posunutí kladné odchylky (PÍPO) = 90 x ((PPAR / PPSR) - 1) ve stupních.

Poté musí mikroprocesor 702 (obr. 7) vypočítat parametry spojené se zápornou odchylkou kmitočtu. Nejprve mikroprocesor 702 zpřístupňuje registr 710 pro zabraňování současnosti impulzů (obr. 7) a vypočítává v kroku 820 zápornou odchylku impulzové rychlosti přičítání (NPAR) = N x delta f. Poté mikroprocesor 702 vypočítává v kroku 822 zápornou odchylku impulzové rychlosti odečítání (NPSR) = (N + 1) x delta f. Jako konečný výpočet pro parametr záporné odchylky mikroprocesor 702 zpřístupňuje počítací registr 716 počátečního fázového posunu a vypočítává v kroku 824 počáteční fázový posun záporné odchylky (NIPO) = 90 x ((NPAR / NPSR) - 1) ve stupních. Jako poslední spouštěcí krok uloží mikroprocesor 702 všechny vypočítané hodnoty v kroku 826 do paměti RAM 704 (obr. 7) pro pozdější použití.

Obr. 9 znázorňuje diagram chodu vysokorychlostního rozdílového modulátoru referenčního kmitočtu v odezvě na příjem datového symbolu podle přednostního provedení vynálezu. Tento chod začíná u mikroprocesoru 702 (obr. 7) přijetím datového symbolu v kroku 902. Mikroprocesor 702 dále určuje v kroku 904, zda odchylka nosného kmitočtu požadovaná datovým symbolem je kladná nebo záporná. Je-li kladná, mikroprocesor 702 zpřístupní v kroku 906 paměť RAM 704 (obr. 7) pro vyhledávání hodnot kladné odchylky impulzové rychlosti přičítání (PPAR), kladné odchylky impulzové rychlosti odečítání (PPSR) a počáteční fázový posun (PÍPO) kladné odchylky. Dále mikroprocesor 702 v kroku 910 zavádí odpovídající přičítací a odečítací signály impulzů odpovídající vyhledaným hodnotám na odpovídající vstup 303 signálu přičítání impulzů a vstup 301 signálu odečítání impulzů v souladu se zásadami vynálezu. Když do mikroprocesoru 702 přijde v dalším kroku 912 příští symbol, mikroprocesor 702 vrátí proces do kroku 904.

Jestliže naopak v kroku 904 mikroprocesor 702 (obr. 7) určí, že požadovaná odchylka je záporná, potom mikroprocesor 702 zpřístupní v kroku 906 paměť RAM 704 (obr. 7) pro vyhledání hodnot záporné odchylky impulzové rychlosti přičítání (NPAR), záporné odchylky impulzové rychlosti odečítání (NPSR) a počáteční fázový posun (NIPO) záporné odchylky. Dále mikroprocesor 702 v kroku 910 zavádí odpovídající přičítací a odečítací signály impulzů odpovídající vyhledaným

- 14CZ 285960 B6 hodnotám na odpovídající vstup 303 (obr. 3, 7) signálu přičítání impulzů a vstup 301 signálu odečítání impulzů v souladu se zásadami vynálezu. Když do mikroprocesoru 702 přijde v dalším kroku 912 příští symbol, mikroprocesor 702 vrátí proces do kroku 904.

Vynález tak zajišťuje stejnosměrnou a nízkofrekvenční modulaci v kmitočtově modulovaném vysílači bez výsledné nadměrně pomalé doby zachycení smyčku fázového závěsu a bez požadavku na dvě drahé smyčky fázového závěsu. Souběžným přičítáním k referenčnímu signálu a a odečítáním impulzů od referenčního signálu umožňuje vynález použít impulzů se středním kmitočtem bez přemodulování kmitočtově modulovaného vysílače. Impulzy se středním kmitočtem mohou být snadno filtrovány standardní dolní propustí ve smyčce fázového závěsu kmitočtově modulovaného vysílače, aniž by bylo zapotřebí mimořádně nízkého mezního kmitočtu a výsledných nadměrně dlouhých dob zachycení po změně kmitočtu. Vynález tak přináší podstatnou úsporu nákladů vzhledem k běžným stejnosměrným a nízkofrekvenčním modulátorům s kmitočtovou modulací.

Claims (16)

1. PATENTOVÉ NÁROKY

   1. Způsob generování výstupního signálu majícího předem určený kmitočtový posuv vzhledem ke kmitočtu referenčního signálu, v systému obsahujícím číslicovou smyčku fázového závěsu, mající vstup připojený kreferenčnímu signálu, pro generování výstupního signálu, vyznačený t í m, že se referenční signál moduluje přičítáním prvního proudu impulzů majícího první kmitočet, a souběžným odečítáním druhého proudu impulzů, majícího druhý kmitočet.
2. 2. Způsob podle nároku 1, vyznačený tím, že se první a druhý kmitočet volí větší, než je kmitočet určovaný kmitočtovými odezvovými charakteristikami číslicové smyčky fázového závěsu.
3. 3. Způsob podle nároku 1 nebo 2, vyznačený tím, že odečítání druhého proudu impulzů, majícího druhý kmitočet, se volí mimo fázi s prvním proudem impulzů majícím první kmitočet, takže k odečítání jakéhokoli odečítaného impulzu dochází v odlišném časovém okamžiku, než je okamžik přičítání jakéhokoli z přičítaných impulzů.
4. 4. Způsob podle nejméně jednoho z nároků laž3, vyznačený tím, že první a druhý kmitočet se volí tak, že aritmetický rozdíl mezi prvním a druhým kmitočtem je rovný předem určenému kmitočtovému posuvu výstupního signálu, dělenému násobícím činitelem číslicové smyčky fázového závěsu.
5. 5. Způsob podle nejméně jednoho z nároků laž4, vyznačený tím, že první a druhý kmitočet se synchronizují s referenčním signálem.
6. 6. Způsob podle nejméně jednoho z nároků laž5, vyznačený tím, že první kmitočet a druhý kmitočet se volí tak, že poměr menšího z prvního a druhého kmitočtu k rozdílu mezi prvním a druhým kmitočtem je celé číslo, kterým je dělitelné číslo 360.
7. 7. Způsob podle nároku 6, vyznačený tím, že počáteční fázový rozdíl mezi prvním proudem impulzů a druhým proudem impulzů je 180°/n, kde n je celé číslo rovné poměru vyplývajícímu z volby prvního a druhého kmitočtu.

   -15CZ 285960 B6
8. 8. Způsob podle nároku 6, vyznačený tím, že počáteční fázový posuv mezi prvním proudem impulzů a druhým proudem impulzů je 90°/n, kde n je celé číslo rovné poměru vyplývajícímu z volby prvního a druhého kmitočtu.
9. 9. Zařízení pro provádění způsobu podle nejméně jednoho z nároků 1 až 8, obsahující modulátor (204) pro modulování kmitočtu referenčního signálu, mající vstup (203) pro příjem referenčního signálu, výstup (205) pro modulovaný referenční signál, připojený k číslicové smyčce fázového závěsu (206) pro generování výstupního signálu, vyznačené tím, že modulátor (204) obsahuje přičítací obvod (304) impulzů, připojený ke vstupu (203) referenčního signálu a vstupu (303) signálu přičítání impulzů, aodečítací obvod (302) impulzů, připojený ke vstupu (203) referenčního signálu a ke vstupu (301) signálu odečítání impulzů.
10. 10. Zařízení podle nároku 9, vyznačené tím, že přičítací obvod (304) impulzů a odečítací obvod (302) impulzů jsou integrovány v synchronizačním obvodu (300) impulzů v modulátoru (204).
11. 11. Zařízení podle nároku 9 nebo 10, vyznačené tím, že odečítací obvod (302) je připojen přímo ke vstupu (203) referenčního signálu, zatímco přičítací obvod (304) je připojen ke vstupu (203) referenčního signálu přes odečítací obvod (302), mající svůj výstup připojený ke vstupu přičítacího obvodu (304), jehož výstup je připojen k číslicové smyčce (206) fázového závěsu.
12. 12. Zařízení podle nejméně jednoho z nároků 9ažll, vyznačené tím, že k přičítacímu obvodu (304) impulzů a k odečítacímu obvodu (302) impulzů je připojen volicí registr (708) minimálního kmitočtu, uzpůsobený pro volbu prvního a druhého kmitočtu tak, aby byly větší než kmitočet určený kmitočtovými odezvovými charakteristikami číslicové smyčky fázového závěsu (206).
13. 13. Zařízení podle nejméně jednoho z nároků 9 až 12, vyznačené tím, že k přičítacímu obvodu (304) impulzů a k odečítacímu obvodu (302) impulzů je připojen registr (710) pro zabraňování současnosti, uzpůsobený pro určování hodnot a fázování prvního a druhého kmitočtu pro zabránění současnému přičítání impulzů a odečítání impulzů.
14. 14. Zařízení podle nejméně jednoho z nároků 9ažl3, vyznačené tím, že k přičítacímu obvodu (304) impulzů a k odečítacímu obvodu (302) impulzů je připojen počítací registr (712) rozdílu kmitočtů, uzpůsobený pro volbu prvního a druhého kmitočtu tak, aby aritmetický rozdíl mezi prvním a druhým kmitočtem byl rovný předem určenému kmitočtovému posuvu výstupního signálu, dělenému násobícím činitelem kmitočtu číslicové smyčky fázového závěsu (206).
15. 15. Zařízení podle nejméně jednoho z nároků 9ažl4, vyznačené tím, že k přičítacímu obvodu (304) impulzů a k odečítacímu obvodu (302) impulzů je připojen počítací registr (714) dělitele ve formě celého čísla, uzpůsobený pro volbu prvního a druhého kmitočtu tak, že první a druhý proud impulzů, mající odpovídající první a druhý kmitočet, mají poměr menšího z prvního a druhého kmitočtu k rozdílu mezi prvním a druhým kmitočtem rovný celému číslu, kterým je dělitelné číslo 360.
16. 16. Zařízení podle nároku 15, vyznačené tím, že kpřičítacímu obvodu (304) impulzů a k odečítacímu obvodu (302) impulzů je připojen počítací registr (716) počátečního fázového posuvu, uzpůsobený pro volbu počátečního fázového rozdílu mezi prvním a druhým proudem impulzů.