DE3319300A1 - Digitaler pulsweiten-pulsfrequenzmodulator (pwpf-modulator) - Google Patents

Description

² 9384

Digitaler Pulsweiten-Pulsfrequenzmodulator (PWPF-Modulator)

Die Erfindung betrifft einen Digitalen Pulsweiten-Pulsfrequenzmodulator (PWPF-Modulator).

In der Stabilisierungselektronik von Raumflugkörpern, z.B. dreiachsenstabilisierten Nachrichtensatelliten, ist es üblieh, elektronische Regler einzusetzen, welche nach der Methode der PWPF-Modulation arbeiten, siehe IEEE Transactions on Automatic Control, Januar 1965, James E. Vaeth. üblicherweise werden eine oder mehrere Schubdüsen kleiner Bauart, in der Regel zwischen 10 und 100 N eingesetzt, um durch gezieltes Einschalten dieser Schubdüsen den Raumflugkörper in der gewünschten stabilen Lage zu halten. Der elektronische Regler muß in der Lage sein, diese Schubdüsen mit höchstmöglicher Genauigkeit und vor allen Dingen unter größtmöglicher Treibstoff einsparung ein- und auszuschalten. In vielen Fällen wird diese Einrichtung zur Lagestabilisierung eines Raumflugkörpers durch den Einsatz von Drallrädern unterstützt.

Dem bisherigen Stand der Technik entsprechend, wurden analog arbeitende PWPF-Modulatoren eingesetzt. Dieser analoge PWPF-Modulator hat die in der Figur 1 dargestellte Regelschleife. Die Nachteile der bisher realisierten, analogen Modulatorform liegen in dessen relativ großer Ungenauigkeit, dem hohen schaltungstechnischen Aufwand bei großen Zeitkonstanten, der Notwendigkeit des Einsatzes vieler diskreter Elemente und seiner Langzeitdrift.

Aufgabe der Erfindung ist es, einen digital realisierbaren PWPF-Modulator anzugeben, mit dem alle PWPF-Modulatortypen realisiert werden können und der mit solchen Bauelementen aufgebaut werden kann, die den Anforderungen in der Raumfahrttechnik, insbesondere auch für kommerzielle Satelliten, genügen.

³ 9384

Diese Aufgabe ist gelöst durch die Verwendung der Eingangsfrequenz als Operationsgröße für den PWPF-Modulator, einen Integrator, der als Vorwärts-Rückwärtszähler die Pulse der Eingangsfrequenz und die Pulse einer Gegenkopplung, Diskriminator mit unterer und oberer Schwelle addiert bzw. subtrahiert, wobei die Gegenkopplung, Diskriminator, durch ein Dekodiernetzwerk dargestellt wird.

Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen. Von besonderem Vorteil ist neben der universeilen Verwendbarkeit dieses digitalen PWPF-Modulators die Möglichkeit, kleinste bis größte Zeitkonstanten zu realisieren, wobei die Genauigkeit nur durch den Aufwand bestimmt wird. Modulatorkennwerte lassen sich äußerst einfach einstellen, digitale und analoge Systeme sind leicht adaptierbar. ·; '

Die Erfindung ist anhand der Figuren näher erläutert, wobei zunächst noch einaml der Stand der Technik anhand der Fig.1 näher dargestellt ist.

Die Figuren zeigen:

Fig.1 den Stand der Regeltechnik bei der Realisierung eines analogen PWPF-Modulators,

Fig.2a

2b die möglichen Diskriminatortypen, 2c

Fig.3a die Realisierung eines Integrators als Vorwärts-Rückwärtszähler,

Fig.3b das Regelschema für einen digitalen PWPF-Modulator

Fig.3c das Regelschema für einen Modulator mit parallelem Binäreingang

9384

Fig.3d einen Pulsratenmultiplizierer

3f Varianten für den Pulsratenmultiplizierer

Fig.3g den Zusammenhang zwischen oberer und unterer Schwelle

Fig.4 das Blockschaltbild eines digitalen PWPF-Modulators

Fig.5 einen Umsetzer für 2er-Komplement in Ausgangsfrequenz

Fig.6 einen Umsetzer für Vorzeichen und Betrag in Ausgangs frequenz

Fig.1 zeigt das Regelbild eines analogen PWPF-Modulators.

Dieser besteht im wesentlichen aus einem Integrator I und 15

einem Diskriminator D sowie einer Summierstelle S, auf die das Ausgangssignal u zurückgeführt wird. An dieser Summier-

stelle S wird ebenfalls das Eingangssignal u aufgeschaltet. Das nach der Summation entstehende Signal ist mit u bezeich-

Ji

net. Das Ausgangssignal des Integrators I ist mit u. angegeben. Im Diskriminator sind die Abschaltschwellen u _Q und u ₁ vorhanden. Die Abschaltschwelle u _Q kann gleichphasig, gegenphasig oder auch null im Verhältnis zu der Abschaltschwelle u ₁ laufen. Unter Anwendung dieser Kriterien sind _nr. drei Diskriminatortypen möglich, welche in den Figuren 2a, 2b, 2c dargestellt sind. Hierbei ist der Fall Abschaltschwelle u_Q=O als Diskriminatortyp A bezeichnet und die beiden anderen sich ergebenden Diskriminatortypen mit B bzw. C.

₃q Bei diesem analogen PWPF-Modulator ist, wie bereits kurz ausgeführt, zunächst nachteilig, daß der ideale Integrator wegen des Offset-Stromes im Operationsverstärker nicht realisiert werden kann. Stattdessen wird in der Regel ein übertragungsglied erster Ordnung gewählt. Der Fehler kann nur dann relativ gering gehalten werden, wenn die Schwellen im annähernd linearen Bereich liegen. Der relative Fehler aller zeitbestinmten Bauteile wirkt sich jedoch insgesamt sehr ungünstig aus. Besonders große Zeitkonstanten sind nur mit äußerst aufwendigen Methoden realisierbar.

^b 9384

Ausgangsgedanke ist es, den Integrator I mit vorgeschalteter Summierstelle S durch einen Vorwärts-Rückwärtszähler zu ersetzen, wobei als Operationsgröße für den PWPF-Modulator die Eingangsfrequenz f.. herangezogen wird. Es werden die Pulse P„, P gezählt, wobei analog zum einfachen Zähler gilt:

^Z(t) ⁼ Λ^£Υ - ^fR> ^{(t) dt = (P}V - V daraus folgt die Übertragungsfunktion:

Z (s) ,

(f_v - f_R) (S)

Den regelungsschematischen Zusammenhang zeigt Fig.3a. Dort ist mit■f_v die Eingangsfrequenz und mit f_R das Signal der noch zu erläuternden Gegenkopplung des PWPF-Modulators dar gestellt. Am Ausgang des Integrators 1/S ist der jeweilige Zählerstand Z abnehmbar.

Das Regelschema für einen digitalen PWPF-Modulator ist in Fig.3b dargestellt. Der Integrator 1/S mit vorgeschalteter Summierstelle ist ein in Fig.3a beschriebenes Grundelement. Der Diskriminator D. kann durch ein Dekodiernetzwerk reali siert werden, welches die Gegenkopplung f steuert. Die Realisierungen werden später beschrieben. Für den analogen Integrator gilt

U₁ (s) = ' 1. .ü_x (s)
Für den digitalen Integrator gilt

(S) = -1 . f_x (S)

Hieraus ergibt sich folgende Analogie

9384

	analoger	Modulator	digitaler	(S) =	Modulator
Ui	1	. ux(s) -	2i	fx' 2	I ' fx <s>
ue'	Ux, U1,		fe'	' 2s1	i' fm
uso	' us1		2SO	■ fe
nx	= ne "	nm	fx	" f m

Für den digitalen PWPF-Modulator gelten damit die Beziehungen

Anfangspulspause

"pa

^Js1

Pulspause

Pulsbreite

"B

^Zs1 - ²so

²Si " ²SQ ^fm- ^fe

Es stehen vier Modulatortypen zur Verfügung, die, je nach Problemstellung, zur Anwendung kommen können.

a) Modulator mit Frequenzeingang und frei wählbarer Frequenz

b) Modulator mit Frequenzeingang und vorgegebener Frequenz

c) Modulator mit Binär-Paralleleingang mit 2er-Komplement

d) Modulator mit Binär-Paralleleingang mit Vorzeichen und Betrag

Zu a): Modulator mit Frequenzeingang und frei wählbarer Frequenz

Das Dekodiernetzwerk zur Realisierung des Diskriminators stellt

⁷ 9384

einen hohen Aufwand dar. Es kann entfallen, wenn die obere Schwelle gleichgesetzt werden kann der Zählkapazität des Integrators

si max

d.h. wenn die Eingangsfrequenz von außen nicht vorgegeben ist.

Außerdem ist die Pulsbreite t,, ebenso zu erzeugen (s. Fig.3g),

wenn bei Erreichen der Schwelle Z- der Zähler auf Z zurückgesetzt und durch Vertauschung dessen V-R-Eingänge wieder aufwärts gezählt wird. Damit entfällt das Dekodiernetzwerk vollständig.

Der Integrator arbeitet bipolar. Sein Zählinhalt ist im Offset-Code zu interpretieren.

MSB

vorwärtsbringen (carry)

7	1	1	1	1
6	1	1	1	0
5	1	1	0	1
4	1	1	0	0
.+ 3	1	0	1	1 z.B. Z
2	1	0	1	0
1	1	0	0	1
0	1	0	0	0
-1	0	1	1	1
-2	0	1	1	0
-3	0	1	0	1
-4	0	1	0	0 z.B. Z
-5	0	0	1	1
-6	0	0	1	0
_7	0	0	0	1
-8	0	0	0	0 holen (borrow)

si

MSB = most significant bit (hervorstechendes bit)

Befindet sich der Integrator im positiven Bereich, wird ihm beim Rücksetzen das 1er-Kbmplement von Z ₁ eingeprägt. An den in Fig.4 dargestellten Modulator ist die Bedingung geknüpft

m Kann dies nicht eingehalten werden, so müssen am Integrator Vorkehrungen

getroffen werden, die ein überlaufen verhindern.

⁸ 9384

Als Eingangsgrößen für den in Fig.4 dargestellten Modulator dienen +f und -f. Außerdem wird das Signal f der Gegenkopplung, wie in Fig.3b entnehmbar, aufgeschaltet. Die Eingangsgrößen +f, -f gelangen zu invertierenden UND-Gliedern U₁ bis U. mit zwei Eingängen, wobei U₁ und U₃ die positive Eingangsgröße +f und U2 und U^ die negative Eingangsgröße -f zugeschaltet bekommen. An den jeweils zweiten Eingängen der UND-Glieder U- bis U, wird das noch zu erläuternde Ausgangssignal von Flip-Flops aufgeschaltet.

Die Ausgänge der UND-Glieder U₁ bis U₄ gelangen zu zwei invertierenden ODER-Gliedern O₁, O₂; hierbei sind der Ausgang der UND-Glieder U₁, U₂ auf das ODER-Glied O₁ und der Ausgang der UND-Glieder U₃, U₄ auf das ODER-Glied O₃ geschaltet. Außerdem wird dem ODER-Glied O₁ das Ausgangssignal eines UND-Gliedes U₅ zugeschaltet. Die beiden Eingangssignale des UND-Gliedes U_g sind das Signal f der Gegenkopplung und das noch zu erläuternde Ausgangssignal eines Flip-Flops. Dem ODER-Glied 0« wird außerdem das Ausgangssignal eines weiteren UND-Gliedes U_g zugeschaltet, dessen Eingang zum einen ebenfalls wie bei dem UND-Glied U₅ das Signal f der Gegenkopplung sowie das Ausgangssignal von Flip-Flops zugeschaltet.

Das Ausgangssignal des ODER-Gliedes O₁ wird dem Vorwärtseingang eines Zählers Z₁ zugeschaltet, das Ausgangssignal des ODER-Gliedes O₂ dem Rückwärtseingang des gleichen Zählers. Außerdem wird das Ausgangssignal des ODER-Gliedes O₁ einem Flip-Flop 2 als TAktimpuls zugeschaltet. Die Anzahl der Zähler Z₁, Z ist beliebig und hängt lediglich von der gewünschten Auflösungsgenauigkeit ab. Das Ausgangssignal des ODER-Gliedes O₂ wird ebenfalls einem Flip-Flop F₄ als Taktimpuls zugeschaltet.

Darüber hinaus gelangt das Ausgangssignal des ODER-Gliedes 0~ zu vier Exclusiv-ODER-Gliedern U_g bis U₁₂- Diese Exclusiv-ODER-Glieder U_g bis U₁₂ weisen zwei Eingänge auf, wobei der jeweils zweite Eingang ein Signal führt, das dem Dualcode, beginnend mit 2 usw., entspricht.

⁹ 9384

Der Ausgang der Exclusiv-ODER-Glieder U- bis U₁₂ wird dem Zähler Z₁ zugeführt. Diese Schaltweise wird fortgesetzt in Abhängigkeit von der Anzahl der verwendeten Zähler - in der Regel werden nur zwei Zähler verwendet - fortgesetzt. Der Ausgang des bzw. der Zähler 1. bis Z gelangt zu Flip-Flops F^ bzw. F₃ und dient diesen als Taktimpuls. Diese Flip-Flops F^, Fo sind mit den weiteren Flip-Flops F₂, F₄ in der Weise verbunden, daß die I- bzw. K-Eingänge der Flip-Flops F-, F. mit den Ausgängen der Flip-Flops F-, F₃ verbunden sind. Die I- bzw, die K-Eingänge der Flip-Flops F₁, F₃ werden in diesem Ausführungsbeispiel nicht benötigt.

Der Ausgang des Zählers Z.. bzw. Z gelangt außerdem zu einem UND-Glied U₇, dessen Ausgangssignal dem Zähler Z.. bzw. Z zugeschaltet wird. Der Schaltzustand der Flip-Flops F. bis F.

wird dadurch mit der übrigen Schaltung synchronisiert, daß die Ausgänge der Flip-Flops F- bzw. F₄ wieder auf die Flip-Flops F₁ bis F. zurückgeschaltet werden. Außerdem wird der Ausgang des Flip-Flops F., der gleichzeitig den negativen Ausgang des PWPF-Modulators darstellt, dem UND-Glied U_g zugeschaltet, während der Ausgang des Flip-Flops F-, der gleichzeitig den positiven Ausgang des PWPF-Modulators darstellt, dem UND-Glied ür aufgeschaltet wird. Schließlich wird der den beiden vorgenannten Ausgängen jeweils entgegengesetzt polarisierte Ausgang der Flip-Flops F₂, F₄ auf ein UND-Glied Ug geschaltet, dessen Ausgang den jeweils zweiten Eingang der UND-Glieder U₁, U₄ bildet und dessen Ausgang ebenfalls nach Inversion den jeweils zweiten Eingang der UND-Glieder U₃, U₄ darstellt.

Erwähnt sei noch, daß die Schaltung aus den Exclusiv-ODER-Gliedern U_g bis U₁₂, entsprechend weitergeschaltet, wenn mehr als ein Zähler verwendet wird, der Darstellung der unteren Zählerschwelle Z dient.

so

10 9384

Zu b): Modulator mit Frequenzeingang und vorgegebener Frequenz

Die Bedingung Z₁ = Z__ kann bei vorgegebener Eingangs-

S I IHciX

frequenz nicht eingehalten werden, daher muß Z ₁ auscodiert

S ι

werden, im übrigen bleibt das Prinzip wie in a) vorgeschildert erhalten. Anwendung hierfür ist die Ankoppelung an Regler, welche nach ähnlichem Prinzip arbeiten.

Zu c): Modulator mit Binär-Paralleleingang mit 2er-Komple-

ίο ^ment

Durch Vorschalten eines Pulsratenmultiplizierers an die hier bereits beschriebenen Modulatoren kann die Anpassung an eine parallele Schnittstelle erfolgen.

Liegt also das zu modulierende Signal digital vor, z.B. Abtastregelung über Rechner, so ist die Adaption wie in Fig. 3c dargestellt.

Da f = Tj- · η wobei T = -=

a M e f_v

gelten folgende Beziehungen:

*s1	η	. T	SC
(Zs-1	e
(Zs1	• η e	,). T
) T

s1 SO

t = —— — für f = f

^rB M - n_e ^{rur X}K m

Verwendet wird ein Pulsratenmultiplizierer P. Dieser stellt eine sequentielle Logik dar (siehe Fig.3d), deren Ausgangspulsrate gleich der Eingangspulsrate multipliziert mit einem

¹¹ 9384

Wert <1 ist. M ist schaltungsbedingt und ist eine Zahl auf der Basis 2.

Es muß sein n < M	Die Zeitfunktion	f, <t) = 5 a M	fe <*	)	η
fa = fe M	führt zur übertragungsfunktion			M
(S) -	(S)	= V
	(S)

Der Pulsraten-Multiplizierer ist damit einsetzbar als

a) P-Glied (n = kokst.) s. Fig.3e

Für die Verwendung im Zusammenhang mit dem Integrator ist interessant

f_a (t) = ^ · η (t)

^fa ^{(s) f}e ^{H (s)} - 5²TTiT - ^v ■ ΪΓ

Dies führt zu

b) P-Glied (f = konst. = f_R) s. Fig.3f.

Für die Binär-Frequenz-ümsetzung, siehe Fig,3c, 4 wird ein PulsratenmultipliziererTi^aIs P-Glied vorgeschaltet, siehe Fig.5» Das MSB steuert die Ausgangsfrequenz +fa bzw. -fa. Bei der Darstellung im negativen Bereich wird das 2er-Komplement des Ausgangspulszuges des Pulsratenmulitplizierers ΊΓ gebildet. Wenn der Pulsratenmultiplizierer einen Puls erzeugt, erscheint im -fa-Ausgang kein Impuls, und umgekehrt.

9384 Die Ausgänge +fa, -fa wirken auf die Eingänge der Fig.4.

Im übrigen gilt das für den Modulator mit Frequenzeingang und frei wählbarer Frequenz Gesagte. 5

Zu d): Modulator mit Binär-Paralleleingang mit Vorzeichen und Betrag

Auch hier ist ein Pulsratenmultiplizierer als P-Glied vorgeschaltet, siehe Fig.3c, 4; hierbei steuert der Betrag die Frequenz und das Vorzeichen den +f bzw. -f-Ausgang, siehe Fig.6. Die Ausgänge +f, -f stellen wiederum die Eingänge für den Modulator nach Fig.4 dar.

- Leerseite

Claims (4)

1. Patentansprüche

   Jy Digitaler Pulsweiten-Pulsfrequenzmodulator (PWPF-Modulator) , gekennzeichnet durch die Verwendung der Eingangsfrequenz (f) als Operationsgröße für den PWPF-Modulator, einen Integrator (1/s), der als Vorwärts-Rückwärtszähler die Pulse der Eingangsfrequenz (f_£) und die Pulse (f ) einer Gegenkopplung, Diskriminator (D^), mit unterer und oberer Schwelle (Z_gQ bzw. Z_g.) addiert bzw. subtrahiert, wobei die Gegenkopplung, Diskriminator (D.), durch ein Dekodiernetzwerk dargestellt wird.
2. 2. PWPF-Modulator nach Anspruch 1, dadurch gekennzeichnet, daß die obere Schwelle (Z₅₁) des Diskriminators (D.) gleichgesetzt wird der maximalen Zählkapazität (Z_ ) des Integrators (1/s). In el X
3. 3. PWPF-Modulator nach Anspruch 1, mit Paralleleingang, dadurch gekennzeichnet , daß ein Pulsraten-Multiplizierer dt ) dem PWPF-Modulator vorgeschaltet ist.
4. 4. PWPF-Modulator nach Anspruch 3, dadurch gekennzeichnet, daß ein 2-er Komplement (LSB, MSB) in zwei entsprechend komplementäre Ausgangsfrequenzen {+fa, -fa) umgesetzt wird, welche als Eingänge für den Modulator dienen (Fig.5).