DE2923977C2 - Nichtlinearer Δ M-Decoder - Google Patents

Description

35

In /iM-Systemen, in denen sendeseitig in einem 4-Modulator jeweils in Abhängigkeit vom Vorzeichen der Differenz zwischen einem Abtastwert eines Eingangs-Analogsignals und einem im Prinzip durch Summation sämtlicher vorausgegangener Differenzwerte gebildeten, sich von Abtastzeitpunkt zu Abtastzeitpunkt gestuft ändernden Vorhersagewert ein binäres Signalelement (4M-Bh) »0« oder »1« erzeugt wird und in einem Rückkopplungsweg des 4-Modulators sowie empfangsseitig in einem /!-Demodulator nach Maßgabe der 4M-Bits ein Integrator eines sog. /!-Decoders entladen oder aufgeladen wird, ergibt sich im einfachsten Fall einer linearen /!-Modulation, bei der der durch einen /!-Decoder in Form eines einfachen Integrators gewonnene Vorhersagewert sich von Abtastzeitpunkt zu Abtastzeitpunkt nur um eine konstante Stufenhöhe ändern kann (s. z. B. Electronics 50 (1977) 21, 86 ... 93, 87; Motorola-Druckschrift Application MC3418), das Problem, daß bei relativ kleiner Stufenhöhe sich bei flachem Verlauf des Eingangs-Analogsignals zwar nur kleine Differenzen zwischen Abtast- und Vorhersagewert ergeben, bei steilem Verlauf des Eingangs-Analogsignals jedoch die Vorhersagewerte nicht schnell genug folgen können, wogegen bei relativ großer Stufenhöhe die Vorhersagewerte zwar einem steilen Verlauf des Eingangs-Analogsignals gut folgen können, bei flachem Verlauf des Eingangs-Analogsignals sich jedoch größere Differenzen zwischen Abtast- und Vorhersagewert ergeben (s. a. Hölzler, Holzwarth: Pulstechnik, Bd. I, S. 365).

Neuere /IM-Systeme sehen daher eine Adaption der Stufenhöhe, um die sich das Vorhersagesignal von Abtastzeitpunkt zu Abtastzeitpiinkt ändern kann, an die Steilheit des Eingangs-Analogsignals vor, um so eine weiterreichende Anpassung des Vorhersagesignals an das Eingangs-Analogsignal zu erzielen. Für die /1-Modulation von Fernsprechsignalen ist hier insbesondere die sogenannteCVSD-icontinous-variable-slope-delta-JModulation gebräuchlich (s. Electronics 50 (1977) 21, 86... 93,90), bei der die Umladung des Integrators, der in dem im Rückkopplungsweg eines /!-Modulators oder in einem /!-Demodulator liegenden /IM-Decoder enthalten ist, mit einer von der Anzahl von dem jeweiligen /IM-Bit vorangehenden gleichen /IM-Bits abhängigen, variablen Amplitude vor sich geht Hierzu bekannte dM-Decoder (s. DE-OS 2815 790; CH-PS 5 63 689) weisen eine eine ununterbrochene Folge von /IM-Bits »0« bzw. »1« erkennende und ggf. die Amplitude der im /IM-Decoder zum letzten Wert des Ausgangssignals zu addierenden (bzw. zu subtrahierenden) Differenz erhöhende, bittaktgesteuerte Schaltung auf, zu deren Taktversorgung es nötig ist, entweder zusammen mit den /IM-Bits ein Taktsignal zu übertragen oder aus dem JM-Bitstrom mit Hilfe einer Schwungradschaltung (PLL) das Taktsignal rückzugewinnen, was beides entsprechend aufwendig ist.

Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine solche Taktsigna'übertragung oder Taktsigr.alrückgewinnung zu vermeiden und auf andere Weise die Stufenhöhe (Schrittweite) eines nichtlinearen /IM-Decoders zu steuern.

Die Erfindung betrifft einen in einem /!-Modulator und/oder /!-Demodulator verwendbaren nichtlinearen /IM-Decoder für CVSD-modulierte 4M-Signale mit einem nach Maßgabe des jeweiligen dM-Bits jeweils mit einer von einer diesem /IM-Bit vorangehenden Gruppe von /IM-Bits abhängigen Amplitude aufgeladenen bzw. entladenen Integrator und einem mit seinem Ausgangssignal die Amplitude, mit der der Integrator nach Maßgabe des jeweiligen /IM-Bits aufgeladen bzw. entladen wird, bestimmenden Integrierglied; dieser 4M-Decoder ist erfindungsgemäß dadurch gekennzeichnet, daß das Integrierglied mit dem jeweils nur nach Überschreiten einer Zeitschwelle auftretenden Ausgangssignal eines durch die Flanken der/lM-Signale zurückgestellten Zeitgliedes beaufschlagt ist

Die Erfindung bringt den Vorteil mit sich, bei der Steuerung eines nichtlinearen /IM-Decoders ohne eine aufwendige Taktversorgung auskommen zu können und dennoch die Stufenhöhe (Schrittweite) des /IM-Decoders an die Steilheit des Eingangs-Analogsignals adaptieren zu können.

An dieser Stelle sei folgendes bemerkt:

Im Gegensatz zu einem synchronen Deltamodulator, der ein Analogsignal mit (im Vergleich zu der dem Abtasttheorem genügenden Abtastperiode eines PuIdcodemodulators) höherer Abtastperiode abtastet und jeweils ein Bit »0« oder »1« in Abhängigkeit vom Vorzeichen der Differenz jeweils zwischen dem momentanen und dem vorangehenden Abtastwert erzeugt, erzeugt ein asynchroner Deltamodulator Digitalsignalelemente nicht zu sich periodisch wiederholenden Taktzeitpunkten, sondern jeweils phasenrichtig in einem solchen Augenblick, in dem sich das Analogsignal um einen vorgegebenen Betrag geändert hat. Ein eigentlicher Abtasttakt — und damit auch eine gerade mit einem solchen Abtasttakt zusammenhängende Problematik, wie sie der Erfindung zugrunde liegt — tritt somit bei asynchroner Deltamodulation grundsätz-

lieh nicht auf.

Letzteres gilt beispielsweise auch für· den aus DE-OS 24 09 574 bekannten asynchronen Deltamodulator. Bei diesem bekannten asynchronen adaptiven Deltamodulator, bei dem das Analogsignal mit einem Piädiktorsignal in einem Komparator verglichen wird und das Vergleichsergebnis als Kriterium für die Polarität des Modulatorausgangssignals dient, ist zwischen Komparatorausgang und Prädiktoreingang (=Modu!atorausgang) ein Totzeitelement zwischengeschaltet, wobei to unter Totzeiteiement ein Bauelement verstanden wird, das ein Eingangssignal erst nach einer vorgegebenen Verzögerungszeit (Totzeit) weitergibt Dieses Totzeitelement, das durch die Kettenschaltung eines vorzugsweise im Komparator integrierten Tiefpasses und eines durch einen Schmitt-Trigger gegebenen hysteresebehafteten Bauelements realisiert sein kann, hat neben einer impulsformenden Wirkung die Wirkung, daß die Zeichenwechselfrequenz des am Ausgang des Schmitt-Triggers entstehenden /dM-Signals eine obere Frequenzgrenze nicht überschreitet

Ein Zeitglied gemäß der Erfindung ist in dem einen dM-Decoder bildenden Prädiktor des bekannten asynchronen Deltamodulators nicht vorgesehen; als Prädiktor enthält der bekannte asynchrone Deltamodulator einen Integrator in Form eines durch einen Kondensator rückgekoppelten Operationsverstärkers oder eine einfache RC-Kombination. Auch eine Schrittweiten-Steuerung ist bei dem Prädiktor des bekannten asynchronen Deltamodulators nicht vorgesehen.

Dagegen enthält der bekannte asynchrone Deltamodulator ein Totzeitelement im Modulatorzweig zwischen Komparator und Modulatorausgang (Prädiktoreingang), wobei dieses Totzeitelement aber weder eine Schrittweitensteuerung im Decoder (Prädiktor) bewirkt noch es mit sich bringt oder gar dazu vorgesehen ist, bei der asynchronen Deltamodulation ohne Takt auszukommen, sondern einer Begrenzung der Zeichenwechselfrequenz im Modulator dient

Um wieder auf die Erfindung zurückzukommen, so kann in weiterer Ausgestaltung der Erfindung dem Zeitglied die mit den 4M-Signalen beaufschlagte Kettenschaltung eines Differenziergliedes und eines Zweiweggleichrichters vorgeschaltet sein, was den Vorteil einer entsprechend einfachen Herausarbeitung der .4 M-Signalflanken mit sich bringt.

In weiterer Ausgestaltung der Erfindung kann das rückstellbare Zeitglied durch ein einfaches retriggerbares monostabiles Kippglied gebildet sein. w

Zweckmäßig ist es auch, daß gemäß weiterer Ausgestaltung der Erfindung das Integrierglied eine bipolare Stromquellenschaltung steuert, von der her der Integrator nach Maßgabe des jeweiligen ΛΜ-Bits aufgeladen bzw. entladen wird.

Anhand der Zeichnung sei die Erfindung noch näher erläutert. Dabei zeigt

F i g. 1 ein Ausführungsbeispiel eines nichtlinearen ■dM-Decoders gemäß der Erfindung;

F i g. 2 zeigt in einem solchen ΛΜ-Decoder auftretende Signalverläufe.

In der Zeichnung F i g. 1 ist schematisch in einem zum Verständnis der Erfindung erforderlichen Umfange ein nichtlinearer 4M-Decoder gemäß der Erfindung dargestellt. Dieser einen dM-Signaleingang A und einen Analogsignalausgang A aufweisende 4M-Decoder kann im Rückkopplungszweig eines 4-Modulators enthalten sein, wobei dann der Analogsignalausgang A zu dem einen Eingang eines Komparator fuhrt, dessen anderem Eingang das Eingangs-Analogsignal zugeführt wird; der 4M-Decoder kann aber auch in einem 4-Demodulator enthalten sein, wobei der Analogsignalausgang A dann zu einem nachfolgenden Tiefpaß führen kann. Der .dM-Decoder weist einen Integrator Ru C\ auf, der nach Maßgabe des jeweils auf der Eingangsleitung Δ des jdM-Decoders auftretenden 4M-Bits von einer bipolaren Stromquellenschaltung /+, /_ her über einen Umschalter, der durch zwei vom Eingang Δ her direkt bzw. über einen Inverter angesteuerte Schalter gebildet sein kann, aufgeladen bzw. entladen werden möge. Solche bipolaren Stromquellenschaltungen sind grundsätzlich (z.B. aus Elektronik 21 (1972) 4, 119 ... 122, und 5, 165 ... 168) bekannt, weshalb hier nicht weiter-darauf eingegangen zu werden braucht Die Aufbzw. Entladung des Integrators Ru Q geht mit einer Amplitude vor sich, die von einer dem jeweiligen 4M-Bh vorangehenden Gruppe von 4M-Bits abhängt, so daß eine Adaption der Stufenhöhe, um die sich das am Ausgang A auftretende Analogsignal vonJM-Bit zu 4M-Bit ändern kann, an die Steilheit des dem 4M-Signal zugrundeliegenden Eingangs-Analogsignals erzielt wird; die Amplitude, mit der der Integrator Ai₁ Q aufgeladen bzw. entladen wird, wird dabei durch das die Stromquellenschaltung /+, /_ steuernde Ausgangssignal h eines Integriergliedes R2, Ci bestimmt.

Dieses. Integrierglied R2, Ci wird dazu nun mit dem jeweils nur nach Überschreiten einer Zeitschwelle ί (in F i g. 2) auftretenden Ausgangssignal eines Zeitgliedes Z beaufschlagt das durch die Flanken der auf der Eingangsleitung auftretenden 4M-Signale jeweils zurückgestellt wird. Das Zeitglied Z kann dabei durch ein retriggerbares monostabiles Kippglied gebildet sein, wobei die dem monostabilen Kippglied immanente minimale Aktivierungszeit die genannte Zeitschwelle / bildet. Durch jede Flanke des am Eingang A auftretenden dM-Signals wird das monostabile Kippglied Z neu aktiviert und damit als Zeitglied neu zurückgestellt; zwischen dem das 4M-Signal (A in F i g. 2) führenden Eingang A und dem Triggereingang des monostabilen Kippgliedes Z ist dazu in der Schaltungsanordnung nach F i g. 1 die Kettenschaltung eines Differen?iergliedes D und eines Zweiweggleichrichters G eingefügt, so daß dem Triggereingang des monostabilen Kippgliedes Z den Flanken des 4M-Signals (A in Fig.2) entsprechende Flankenimpulse zugeführt werden, wie sie in F i g. 2 in Zeile /angedeutet sind.

Bei Auftreten eines solchen Flankenimpulses wird das monostabile Kippglied jeweils für die ihm immanente Aktivierungszeit t aktiviert, so daß es ein Ausgangssignal mit einem Pegel L von z. B. 0 V abgibt, wie dies in F i g. 2 in Zeile ζ angedeutet ist. Tritt innerhalb der Aktivierungszeit t kein weiterer Flankenimpuls auf, so gelangt das monostabile Kippglied danach wieder in seinen Ruhezustand, in welchem es ein Ausgangssignal mit einem Pegel f/(in F i g. 2) von z. B. 10 V abgibt. Tritt innerhalb der Aktivierungszeitspanne t ein weiterer Flankenimpuls auf, so verbleibt das bistabile Kippglied Z für eine im Zeitpunkt des Auftretens dieses Flankenimpulses neu beginnende Aktivierungszeitspanne t im Aktivierungszustand (L in Zeile ζ der F i g. 2). Solange somit Änderungen im 4M-Signal in Zeitabständen eintreten, die kürzer als die Aktivierungszeitspanne t sind, bleibt auf der Ausgangsleitung ζ des Zeitgliedes Z der Ausgangssignalpegel L aufrechterhalten; erfolgen 4M-Signaländerungen in größeren zeitlichen Abstän-

den, so gelangt das monostabile Kippglied Z zwischenzeitlich in den Ruhezustand, in welchem es ein Ausgangssignai mit dem Signalpegel H (in Zeile ζ der F ig. 2) abgibt.

Dieses Ausgangssignal des Zeitgliedes Z wird in dem auch als Silben-Filter zu bezeichnenden Integrierglied R₂, C₂ integriert, dessen Zeitkonstante etwa 3 bis 6 ms betragen mag; das Ausgangssignal h des Silben-Filters R₂, C₂ von z. B. 0 V oder ca. 2 V bildet dann ein Maß für die Stufenhöhe (Schrittweite), d. h. für die Größe des ₎₀ vom ^M-Decoder zum jeweils vergangenen Signalwert zu addierenden Spannungsunterschiedes: Mit dem Ausgangssignal h des Silben-Filters wird die bipolare Stromquellenschaltung /+, /_ gesteuert, so daß von ihr her der Integrator Ri, Q mit einer mehr oder weniger ₎₅ großen Amplitude umgeladen wird. Solche spannungsgesteuerte bipolare Stromquellenschaltungen sind (aus Elektronik 21 (1972), a.a.O.) grundsätzlich bekannt, so daß sich weitere Erläuterungen dazu erübrigen.

Das Silbenfilter R₂, C₂ liefert immer dann eine die Amplitude, mit der der Integrator R\, Ci umgeladen wird, erhöhende Steuerspannung an die bipolare Stromquellenschaltung /₊, /_, wenn am Eingang Δ eine Folge gleicher zlM-Bits auftritt, die länger als die dem Z.oitglied Zimmanente Arbeitszeit ist. In der Praxis wird man dem Zeiiglieci Zeine Arbeitszeit t geben, die gleich dem zwei- bis dreifachen der Taktperiode des Senders ist. Für / = ZT, worin Tdie Taktperiode des Senders sein möge, wird das Zeitglied Z immer dann ein Ausgangssignal mit dem Pegel H (in Zeile ζ der F i g. 2) liefern, wenn sich das am Eingang auftretende 4M-Signal über mindestens vier Taktperioden nicht ändert. Eine solche Bemessung liegt dem in F i g. 2 dargestellten Pulsdiagramm zugrunde. Diese Bemessung entspricht dem sog. 4-Bit-CVSD-Algorithmus; für andere Algorithmen läßt sich t entsprechend wählen.

Abschließend sei noch bemerkt, daß in Abweichung von der vorstehenden Darsteiiung das Zeitgiied Z auch durch eine von einem höherfrequenten Generator versorgte digitale Zählschaltung realisiert werden kann, die von den einzelnen Flankenimpulsen (fm Fig. 2) jeweils neu gestartet wird; grundsätzliche Änderungen in der Funktion des erfindungsgemäßen 4M-Decoders erpeben sich hierdurch nicht

Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. In einem d-Modulator und/oder /!-Demodulator verwendbarer nichtlinearer dM-Decoder fur CVSD-modulierte 4M-Signale mit einem nach Maßgabe des jeweiligen JM-Bits jeweils mit einer von einer diesem 4M-BU vorangehenden Gruppe von JM-Bits abhängigen Amplitude aufgeladenen oder entladenen Integrator und einem mit seinem Ausgangssignal die Amplitude, mit der der Integrator nach Maßgabe des jeweiligen /lVi-Bits aufgeladen bzw. entladen wird, bestimmenden Integrierglied, dadurch gekennzeichnet, daß das Integrierglied (A₂, C₂) mit dem jeweils nur nach Überschreiten einer Zeitschwelle (t) auftretenden Ausgangssignal (z) eines durch die Flanken (f) der ΛΜ-Signale (Δ) zurückgestellten Zeitgliedes (Z) beaufschlagt ist.

2. ΛΜ-Decoder nach Anspruch 1, dadurch gekennzeichnet, daß das Integrierglied (A₂, C₂) eine bipolare Stromquellenschaltung (I₊, /_) steuert, von der her der Integrator (Ri, Ci) nach Maßgabe des jeweiligen dM-Bits aufgeladen bzw. entladen wird.

3. dM-Decoder nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dem Zeitglied (Z) die mit den 4M-Signalen (Δ) beaufschlagte Kettenschaltung eines Differenziergliedes (D) und eines Zweiweggleichrichters (G) vorgeschaltet ist.

4. /IM-Decoder nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Zeitglied (Z) durch ein retriggerbares monostabiles Kippglied gebildet