DE2201939B2 - A-Codierer mit automatischem Ladungsabgleich - Google Patents

Description

Die Erfindung betrifft einen Delta-Codierer mit einer Integrierschaltung, Stromsteuerschaltungen zur Ladung und Entladung dieser Integrierschaltung, einem Vergleicher, der über einen Eingang das zu codierende Eingangssignal aufnimmt und über seinen anderen Eingang mit dem Ausgang der Integrierschaltung verbunden ist, mit einem Impulsgenerator, dessen Eingang vom Vergleicherausgang im Takte einer Abtastimpulsfolge gespeist wird, und mit einer Rückkopplungsschleife vom Ausgang des Impulsger.erators zu den Steuerschaltungen zur Ladung und Entladung der Integrierschaltung.

Unter zahlreichen bekanntgewordenen Möglichkeiten zur Darstellung analoger Sign3le in digitaler Form bietet die Delta-Codierung die vorteilhafte Möglichkeit der Verwendung einfachster Codier- und Decodierschaltungen an. Allgemein betrachtet ist die Delta-Codierung als binäre Codierung mit einzelnen Bits zu betrachten. Das durch pinen snlrhen Codierer ahppvpbene Signal stellt in Form binärer Impulse oder Bits die Verlauftendenz eines analogen Signals dar und gibt die Vorzeichenfolge der jeweiligen Differenz zwischen einem zur Zeit t abgetasteten Analogsignalwert und einem solchen zur Zeit t-τ abgetasteten wieder, wobei r der zeitliche Abstand der einzelnen Abtastimpulse untereinander ist. Der jeweils abgegebene Bitwert ist 1, wenn der Abtastwert des Analogsignals zu einer Zeit t größer ist als der Abtastwert zur Zeit f- τ; ein Bitwert 0 wird im gegenteiligen Falle abgegeben. Im entsprechenden Decodierer wird das Ursprungssignal angenähert durch Integration der codierten Bitwerte wiedergewonnen.

Die einzelnen aufeinanderfolgenden Bitwerte stellen eine Folge von Elementarschritten dar, die bei Integration angenähert das Ursprungssignal wiedergeben. Eine integrierende Decodierung wird einerseits im Empfänger duchgeführt, andererseits aber auch bereits im Codierer selbst, indem mit Hilfe einer solchen Decodierung der Signalverlauf zur Zeit t—τ verfolgt wird, um damit die oben bereits genannten Differenzwerte ermitteln zu können.

Ein Problem kommt bei der Durchführung des vorgenannten Codierprinzips auf. Es betrifft das störende Rauschen, solange kein Eingangssignal ansteht

Zahlreiche veröffentlichte Arbeiten befassen sich mit diesem Problem. Besonders sei dazu der Artikel »Idle Channel Noise of Delta Modulation« — gemeint ist dabei die Delta-Codierung — von P. P. Wang genannt, der in den »IEEE Transactions on Communication Technology«, Band Com 16, Nr. 5, im Oktober 1968 veröffentlicht wurde.

Das sogenannte Leerlaufrauschen rührt daher, daß die positive und negative Codierschritte wiedergebenden Stromwerte nicht genau gleich sind. Wären diese Stromwerte genau gleich, würde durch den Codierer bei Leerlauf am Eingang eine Folge von gleichmäßig sich abwechselnden positiven und negativen Schritten am Ausgang abgegeben. Praktisch liegt jedoch keine Gleichheit vor, und es herrscht eine geringe Abweichung vom Idealzustand, die von Zeit zu Zeit je zwei positive oder negative Schritte erscheinen läßt, deren wiederholtes Auftreten ein Grundrauschen verursacht, das bei der Übertragung hörbarer Frequenzen im hörbaren Spektrum liegt und falsche Frequenzanteile einstreut.

Eine rückgekoppelte Korrekturschaltung zur Vermeidung des vorgenannten störenden Leerlauirauschens wurde durch das IBM Technical Disclosure Bulletin, Vol. 11, Nr. 7 vom Dezember 1968 auf den Seiten 877 und 878 bekannt. Bei der darin angegebenen Lösung wird dem zu verarbeitenden Eingangssignal ein durch Integration gebildetes Korrektursignal in Reihe geschaltet überlagert. Die Speisung des verwendeten Korrekturintegrators erfolgt mit einem Signal, das gegenüber dem zur integrierenden Bildung des Delta-Codierer-Vergleichssignals benutzten Signal um feste 180° verschoben ist. Eine gewisse Rückwirkung der Integratorspannung der Korrekturschaltung auf die Quelle des zu verarbeitenden Eingangssignals läßt sich dabei jedoch nicht ganz ausschließen. Des weiteren wäre eine günstigere Nullpegel-Ausmittlung des Leerlauf-Ausgangssignals des Codierers erreichbar, wenn die Phasenverschiebung der das Vergleichersignal und das Korrektursignal bildenden Signale nicht fest 180° wäre.

Eine andere bereits bekannte Lösun*⁷, äi*s störendo

Leerlaufrauschen einzuschränken, besteht in der Vorkehrung einer gemeinsamen Stromquelle, von der die Stromschritte für positive und negative Signalschritte gemeinsam gewonnen werden, und zwar unter Verwendung einer Diodenbrücke. Dazu Fei auf die DE-OS 20 45 705 hingewiesen. Es verbleibt jedoch dabei auch immer noch ein geringer Fehler aufgrund der Eingangscharakteristik des Vergleichers, der Differenzsignale liefert, und aufgrund der Verzögerungen der verwendeien Logik. Ein anderer Nachteil dieser Lösung ι ο ist der Umstand, daß die verwendete gemeinsame Stromquelle so genau wie möglich sein muß. Praktisch verwendet eine solche Lösung Schaltkreise der Analogtechnik, kann nicht mit einfachsten Mitteln realisiert werden und erfordert einen relativ doch noch hohen Aufwand.

ν Die Aufgabe der vorliegenden Erfindung ist die Angabe eines verbesserten Delta-Codierers ohne Leerlaufrauschen, wobei dieser Codierer auf der Schaltungsanordnung gemäß DE-OS 20 52 843 aufbaut und keine extrem genauen Schaltelemente sowie nur geringen Herstellungsaufwand erfordert; er soll frei sein von Rückwirkungen auf die speisende Signalspannungsquelle.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 2^Γ> der vorliegenden Erfindung gekennzeichnet. Vorteilhafte Ausgestaltungen dieser Lösung sind in den '. Jnteransprüchen aufgeführt.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher jo beschrieben. Es zeigt

F i g. 1 das Blockschaltbild eines Delta-Codierers nach der vorliegenden Erfindung,

Fig.2a die Dreiecksrampen eines idealen Delta-Codierers, r>

Fig.2b die Dreiecksrampen, wie sie durch einen einfachen herkömmlichen Delta-Codierer abgegeben werden, und

Fig.3a, 3b Dreiecksrampen, die der betrachtete Delta-Codierer nach der vorliegenden Erfindung in zwei verschiedenen Betriebsfällen liefert.

Das zu codierende Eingangssignal wird gemäß F i g. 1 einem Vergleicher Ceingegeben, dem andererseits auch das Ausgangssignal einer Integrierschaltung zugeführt wird, welche im betrachteten Beispiel durch einen 4^r. Widerstand Ri und einen Kondensator Ci gebildet wird. Das Ausgangssignal des Vergleichers wird einerseits einem ersten Impulsgenerator, einem Trigger 77? 1, unter der Taktgabe durch Taktimpulse über einen Eingang Tl, eingegeben. Andererseits wird dasselbe w Vergleicherausgangssignal, unter Steuerung durch Taktimpulse über einen Eingang Γ2, einem zweiten Impulsgenerator in Form eines Triggers Tk 1 eingegeben. Die vom Trigger TR i abgegebenen Impulse bilden das codierte Ausgangssignal. Dieses Ausgangssignal des >^r> Triggers TR1 wird unter anderem einem Schalter zugeführt, der die Anlegung von Stromschritten / und -/an die beschriebene Integrierschaltung steuert. Im betrachteten Beispiel werden diese Stromschritte /und - / durch die Kombination der Ströme aus zwei w) Stromquellen S i und S2 gewonnen. Die Stromamplituden der beiden Einzelstromquellen sind 2/und /.

Das Ausgangssignal des Triggers 77? 2 wird einem Korrekturintegrator zugeführt, der im betrachteten Falle durch einen Widerstand /?2 und einen Kondensa- <r> tor C2 gebildet wird. Die durch diesen Integrator abgegebene Ausgangsspannung steuert die Variation

Her .Strnmamnlitiirip rlpr ^tromniipllp <» ? vwprWs

Kompensation von Stromschwankungen, die der ersten Integrierschaltung R i/Ci zugeführt würden.

Nun soll die Funktion der Gesamtanordnung für den interessantesten Fall beschrieben werden, d. h. für einen leerlaufenden Eingang. Es möge vorausgesetzt werden, daß die Schaltungsanordnung bei einem zu codierenden" Eingangssignal funktioniert; dabei ist die Arbeitsweise die gleiche wie bei Delta-Codierung nach dem Stand der Technik. Eine weitere Beschreibung der Einzelheiten für diesen Signalfall erübrigt sich.

Ein ohne Eingangssignal betriebener idealer Delta-Codierer sendet eine abwechselnde Folge binärer Einsen und Nullen aus; das Ausgangssignal der Integrierschaltung im Sender und auch im Empfänger gibi dabei eine Folge perfekt auf eine Mittellinie ausgerichteter Dreiecksrampen ab. Die positiven und negativen Schritte sind dabei wie in Fig. 2a gezeigt genau gleich. Bei einfachen herkömmlichen Delta-Codierern sind die einzelnen Schritte jedoch nicht genau gleich. Es ergibt sich eine zeitliche Abweichung, die zu einer Folge zweier direkt aufeinanderfolgender Bits 1 oder Bits 0 je nach Abweichungsrichtung führt Die Aufeinanderfolge zweier gleichwertiger Bits erfolgt in gleichmäßigen Abständen und täuscht .störende Frequenzanteile vor. Eine solche Abweichung ist in Fig. 2b dargestellt.

Eine schleifenförmige Korrekturschaltung, die aus dem Trigger 77? 2 und dem Korrekturintegrator R2/C2 besteht, ermöglicht die Beseitigung dieses Übelstandes.

Der Trigger 77? 2 nimmt das jeweils gebildete Vergleichsergebnis im Rhythmus der Abtastimpulse über T2 auf. Die Impulsfolgefrequenz dieser Impulse ist die gleiche wie die der Abtastimpulse über 7"I; sie sind gegeneinander jedoch phasenverschoben. Die Impulse der einen Impulsfolge sind auf die Mitte der Intervalle der anderen Impulsfolge ausgerichtet. Ohne Abweichung sind die durch die erste Integrierschaltung gebildeten Spannungsrampen perfekt ausgemittelt, und wenn zu Zeiten Γ2 in den Trigger TR2, der einen symmetrischen gekoppelten Eingang aufweist, eingelesen wird, ist die gerade an der Integrierschaltung R i/C2 herrschende Spannung jeweils 0. Dabei wird der Trigger TR 2 laufend umgetastet und über den Ausgang des Korrekturintegrators R2/C2 kein Signal abgegeben, das die Stromsteuerschaltung .52 beeinflussen könnte.

Wenn bei T2 eine Abweichung von der Mittellinie auftritt, setzt das Vergleicherausgangssignal den Trigger TR 2 häufiger in den Schaltzustand 1 oder 0, je nach Abweichungsrichtung. Die durch den Trigger 77? 2 gelieferten Signalwerte werden im Korrekiurintegrator integriert, und die von dieser zweiten integrierschaitung abgegebene Spannung wird zur Ampliiudenvariation der Stromsteuerschaltung 52 zwecks Abweichungskompensation verwendet. Die Zeitkonstante τ 2 = R 2 ■ C2 des Korrekturintegrators ist so gewählt, daß die normale Funktion des Delta-Codierers nicht gestört wird. Mit Tals Intervalldauer der Abtastimpulse über T i und T2 muß die Zeitkonstante τ 2 größer als T gewählt v/erden. Die Auswahl der Zeitkonstante τ 2 wird im einzelnen durch den erwünschten Kompensatioi.sgrad bestimmt.

Wenn Δ gemäß Fig. 2a die Schritthöhe des betrachteten Codierers ist, darf die Abweichung nie größer werden als All. Andernfalls könnte eine Aufeinanderfolge zweier gleicher Bitwerte innerhalb der zu erwartenden abwechselnden FoI^e von RiK 1 und

0 auch bei leerlaufendem Eingang auftreten.

Da Δ/2 als maximaler Abweichungswert zwingend ist, sollte der relative Stromfehler die folgende Ungleichung erfüllen:

h/l <

/o ist die Stromvariation aufgrund der Abweichung, und / ist der vorgegebene Stromwert für einen Codierschritt.

Die durch den ersten Integrator abgegebene Dreiecksrampenfolge läßt gemäß Fig.3a die Ausgleichsverhältnisse bei einer positiven und bei einer negativen Abweichung erkennen.

Der maximale Abweichungswert All, der bereits

erläutert wurde, kann durch Verschiebung der Phasenla ge der Abtastimpulse über T2 gegenüber denen übe Π verkleinert werden.

Wenn die Impulse über Tl näher an den Impulse! über Ti, wie in Fig. 3b gezeigt, liegen, wird di< Rampenfolge sich um die beiden mit (1) und (2 bezeichneten Pegelwerte einspielen. Der maximale Abweichungswert ist dann kleiner als Δ/2.

Vorstehend wurde nur die Anwendung der vorliegen den Erfindung anhand eines Delta-Codierers betrachtet Ebenso läßt sich die Erfindung natürlich auch für die Sigma-Delta-Codierung anwenden, die eine Variante der Delta-Codierung ist. Dabei ist lediglich die Zufügunf der beschriebenen schleifenförmigen Korrekturschal tung zu einem herkömmlichen Sigma-Delta-Codierei erforderlich.

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Delta-Codierer mit einer Integrierschaltung (RUCl) sowie Stromsteuerschaltungen (Sl, S2) zur Ladung und Entladung dieser Integrierschaltung, mit einem Vergleicher (C), der über einen Eingang das zu codierende Eingangssignal aufnimmt und über seinen anderen Eingang mit dem Ausgang der Integrierschaltung verbunden ist, ι ο mit einem Impulsgenerator (Trigger TR1), dessen Signaleingang vom Vergleicherausgang im Takte einer Abtastimpulsfolge (über Tl) gespeist wird,

mit einer Rückkopplungsschleife vom Ausgang des Impulsgenerators zu den Steuerschaltungen zur Ladung und Entladung der Integrierschaltung, und
mit Konekturschaltkreisen (TR2, R2/C2), die zur Vermeidung störenden Leerlaufrauschens vorgesehen sind und denen das Ausgangssignal vom Vergleicher (C) im Takte einer zweiten Abtastimpulsfolge (über T2) mit der Impulsfolgefrequenz der erstgenannten Abtastimpulsfolge (über Tl), gegenüber dieser jedoch zeitverschoben, zugeführt wird,
dadurch gekennzeichnet, daß die Zeitverschiebung zwischen der erstgenannten und der zweiten Abtastimpulsfolge frei wählbar ist und
daß der Ausgang der Korrekturschaltkreise (TR 2, R 2/C2) mit mindestens einer der Stromsteuerschaltungen (S 2) der erstgenannten Integrierschaltung (Ri/Ci) zum automatischen Leerlaufabgleich der jo zu integrierenden Lade- und Entladestrommengen rückgekoppelt verbunden ist.

2. Delta-Codierer nach Anspruch i, dadurch gekennzeichnet, daß die Korrekturschaltkreise neben einer zweiten Integrierschaltung (R2/C2) einen i^r> dieser vorgeschalteten zweiten Impulsgenerator (Trigger TR 2) aufweisen, der vom Vergleicher (C) im Takte der zweiten Abtaslimpulsfolge (über 7*2) gespeist wird.

3. Delta-Codierer nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die Impulse der zweiten Abtastimpulsfolge (über T2) auf die Mitte der Intervalle zwischen den Impulsen der erstgenannten Abtastimpulsfolge (über Ti) ausgerichtet sind. 4^r>