CN109428592B - 一种产生高频特定序列脉冲的方法和系统 - Google Patents

一种产生高频特定序列脉冲的方法和系统 Download PDF

Info

Publication number
CN109428592B
CN109428592B CN201710728969.4A CN201710728969A CN109428592B CN 109428592 B CN109428592 B CN 109428592B CN 201710728969 A CN201710728969 A CN 201710728969A CN 109428592 B CN109428592 B CN 109428592B
Authority
CN
China
Prior art keywords
signal
delay
trigger
frequency
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710728969.4A
Other languages
English (en)
Other versions
CN109428592A (zh
Inventor
刘建宏
代云启
李寅飞
相耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quantumctek Co Ltd
Original Assignee
Quantumctek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quantumctek Co Ltd filed Critical Quantumctek Co Ltd
Priority to CN201710728969.4A priority Critical patent/CN109428592B/zh
Publication of CN109428592A publication Critical patent/CN109428592A/zh
Application granted granted Critical
Publication of CN109428592B publication Critical patent/CN109428592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种产生高频特定序列脉冲的方法，包括：根据输入信号的信号沿产生一个高电平信号C0；C0经过第一次的一定延时后由高变为低，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的高电平时间，延时后的信号记为C1；C1再经过第二次的一定延时后产生信号C2，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的低电平时间；C2既作为脉冲计数器的时钟，又作为产生高频脉冲的触发信号，当脉冲计数器达到设定的计数值后，停止产生高频信号，信号C0即为所需的高频脉冲信号。本发明还公开了一种实现上述方法的系统。本发明具有以下优点：对输入信号的周期性无任何特殊要求，可适用于许多特殊应用场合。

Description

一种产生高频特定序列脉冲的方法和系统
技术领域
本发明涉及量子通信技术领域，特别涉及一种产生高频信号的方法和系统。
背景技术
现有的数字电路产生高频信号方案主要为全数字锁相环，全数字锁相环虽有很多实现方案，但大体功能主要由三个部分构成，如图1所示，输入的低频信号首先经过数字鉴相器，与输出信号比较相位差异，它的输出电压是对应于这两个信号相位差的函数。数字环形滤波器滤掉数字鉴相器输出中的高频成分，产生的控制信息加到数字压控振荡器模块，数字压控振荡器的本振信号频率随着输入电压的变化而变化。如果两者频率不一致，则数字鉴相器的输出将产生低频变化分量，并通过低通滤波器使数字压控振荡器的频率发生变化。只要环路设计恰当，则这种变化将使本振信号的频率与数字鉴相器输入信号的频率一致。如果本振信号的频率和输入信号的频率完全一致，两者的相位差将保持某一个恒定值，这时，环路处于“锁定状态”。
全数字锁相环虽然功能强大、灵活性好、应用范围广，但是也有较多缺点如下：
1、输入信号需为周期信号；
2、输入信号频率有范围限制；
3、设计、调试起来相对繁琐；
4、需要占用较多的电路资源。
综上，现有的数字电路产生高频信号方案无法应用到一些特殊的场合。
发明内容
本发明所要解决的技术问题在于提供了一种能够在输入信号为非周期信号的条件下输出符合要求的高频信号的产生高频特定序列脉冲的方法，可适用于许多特殊应用场合。
本发明是通过以下技术方案解决上述技术问题的：一种产生高频特定序列脉冲的方法，包括如下步骤：
第一步，根据输入信号pulse_in的信号沿产生一个高电平信号C0；
第二步，高电平信号C0经过第一次的一定延时delay1后由高变为低，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的高电平时间，延时后的信号记为C1；
第三步，第一次延时后的信号C1再经过第二次的一定延时delay2后产生信号C2，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的低电平时间；
第四步，第二次延时后的信号C2既作为脉冲计数器的时钟，又作为产生高频脉冲的触发信号，当脉冲计数器达到设定的计数值后，停止产生高频信号，信号C0即为所需的高频脉冲信号。
作为一个具体的例子，所述第二步和第三步的延时的调节方法为：通过加入时序约束脚本干扰工程的布局布线结果，达到调节电路走线长度的效果进而调节延时，延时范围为2ns～8ns。
作为一个具体的例子，所述第四步中，设定的计数值可以为任意数，计数值大于等于3小于等于10比较合适。
作为一个具体的例子，上述产生高频特定序列脉冲的方法是基于FPGA实现的。
该实现产生高频特定序列脉冲的方法的FPGA的具体结构包括：加法器、第一D触发器、第一延时装置delay1、第二延时装置delay2、脉冲计数器、比较器、放大器、第二D触发器；
所述加法器的输出端连接到第一D触发器的时钟信号端口，第一D触发器的信号输出端连接到第一延时装置delay1，同时第一D触发器的信号输出端也作为高频脉冲信号输出端pulse_out，第一延时装置delay1的输出端同时连接到第一D触发器的复位信号端以及第二延时装置delay2的输入端，第二延时装置delay2的输出端同时连接到脉冲计数器的时钟信号端、第二D触发器的时钟信号端以及加法器的输入端，加法器的另一输入端作为输入信号pulse_in的输入端口，全局复位信号连接到脉冲计数器的复位信号端以及第二D触发器的控制信号端，比较器的两个输入端一个连接脉冲计数器的输出端，另一个连接脉冲个数设定装置，比较器的输出端经过放大器连接到第二D触发器的触发信号端，第二D触发器的信号输出端连接到第一D触发器的触发信号端。
更具体的，基于该FPGA产生高频特定序列脉冲的方法具体包括下述步骤：
第一步，输入信号pulse_in进入加法器，通过第一D触发器，根据输入信号pulse_in的信号沿产生一个高电平信号C0；
第二步，高电平信号C0经过第一延时器delay1的延时后由高变为低，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的高电平时间，延时后的信号记为C1；
第三步，经过第一延时器delay1的延时后的信号C1再经过第二延时器delay2延时后产生信号C2，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的低电平时间；
第四步，经过第二延时器delay2延时后产生信号C2输入加法器，且信号C2既作为脉冲计数器的时钟，又作为第一D触发器的时钟，当脉冲计数器达到脉冲个数设定装置设定的计数值后，停止产生高频信号，第一D触发器的输出信号C0即为所需的高频脉冲信号。
本发明还提供了一种实现上述产生高频特定序列脉冲的方法的系统，其是基于FPGA来实现的。
该实现产生高频特定序列脉冲的方法的FPGA的具体结构包括：加法器、第一D触发器、第一延时装置delay1、第二延时装置delay2、脉冲计数器、比较器、放大器、第二D触发器；
所述加法器的输出端连接到第一D触发器的时钟信号端口，第一D触发器的信号输出端连接到第一延时装置delay1，同时第一D触发器的信号输出端也作为高频脉冲信号输出端pulse_out，第一延时装置delay1的输出端同时连接到第一D触发器的复位信号端以及第二延时装置delay2的输入端，第二延时装置delay2的输出端同时连接到脉冲计数器的时钟信号端、第二D触发器的时钟信号端以及加法器的输入端，加法器的另一输入端作为输入信号pulse_in的输入端口，全局复位信号连接到脉冲计数器的复位信号端以及第二D触发器的控制信号端，比较器的两个输入端一个连接脉冲计数器的输出端，另一个连接脉冲个数设定装置，比较器的输出端经过放大器连接到第二D触发器的触发信号端，第二D触发器的信号输出端连接到第一D触发器的触发信号端。
更具体的，基于该FPGA产生高频特定序列脉冲的方法具体包括下述步骤：
第一步，输入信号pulse_in进入加法器，通过第一D触发器，根据输入信号pulse_in的信号沿产生一个高电平信号C0；
第二步，高电平信号C0经过第一延时器delay1的延时后由高变为低，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的高电平时间，延时后的信号记为C1；
第三步，经过第一延时器delay1的延时后的信号C1再经过第二延时器delay2延时后产生信号C2，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的低电平时间；
第四步，经过第二延时器delay2延时后产生信号C2输入加法器，且信号C2既作为脉冲计数器的时钟，又作为第一D触发器的时钟，当脉冲计数器达到脉冲个数设定装置设定的计数值后，停止产生高频信号，第一D触发器的输出信号C0即为所需的高频脉冲信号。
本发明相比现有技术具有以下优点：
1、本发明对输入信号的周期性无任何特殊要求；
2、输入信号频率适应性广；
3、设计、调试简单；
4、只需要少量的电路资源。
因此，本发明的技术方案可适用于许多特殊应用场合，有效解决了现有技术方案的不足。
附图说明
图1是现有全数字锁相环的结构原理图；
图2是本发明实施例的产生高频脉冲序列的功能框图；
图3是本发明实施例中输入脉冲和输出脉冲时序图。
具体实施方式
下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
本发明实施例的产生高频特定序列脉冲的方法包括如下步骤：
第一步，根据输入信号pulse_in的信号沿产生一个高电平信号C0；
第二步，高电平信号C0经过第一次的一定延时delay1后由高变为低，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的高电平时间，延时后的信号记为C1；
第三步，第一次延时后的信号C1再经过第二次的一定延时delay2后产生信号C2，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的低电平时间；
第四步，第二次延时后的信号C2既作为脉冲计数器的时钟，又作为产生高频脉冲的触发信号，当脉冲计数器达到设定的计数值后，停止产生高频信号，信号C0即为所需的高频脉冲信号。
作为一个具体的例子，上述产生高频特定序列脉冲的方法是基于FPGA实现的。
具体的，请参阅图2所示，该实现产生高频特定序列脉冲的方法的FPGA的具体结构包括：加法器、第一D触发器、第一延时装置delay1、第二延时装置delay2、脉冲计数器、比较器、放大器、第二D触发器。
所述加法器的输出端连接到第一D触发器的时钟信号端口，第一D触发器的信号输出端连接到第一延时装置delay1，同时第一D触发器的信号输出端也作为高频脉冲信号输出端pulse_out，第一延时装置delay1的输出端同时连接到第一D触发器的复位信号端以及第二延时装置delay2的输入端，第二延时装置delay2的输出端同时连接到脉冲计数器的时钟信号端、第二D触发器的时钟信号端以及加法器的输入端，加法器的另一输入端作为输入信号pulse_in的输入端口，全局复位信号连接到脉冲计数器的复位信号端以及第二D触发器的控制信号端，比较器的两个输入端一个连接脉冲计数器的输出端，另一个连接脉冲个数设定装置，比较器的输出端经过放大器连接到第二D触发器的触发信号端，第二D触发器的信号输出端连接到第一D触发器的触发信号端。
基于该FPGA产生高频特定序列脉冲的方法具体包括下述步骤：
第一步，输入信号pulse_in进入加法器，通过第一D触发器，根据输入信号pulse_in的信号沿产生一个高电平信号C0；
第二步，高电平信号C0经过第一延时器delay1的延时后由高变为低，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的高电平时间，延时后的信号记为C1；
在设计中，可以通过加入时序约束脚本干扰工程的布局布线结果，从而达到调节电路走线长度的效果进而调节延时，但是走线长度也不是无限调节的，有一定范围限制，最小延时可达2ns左右，最大延时可达8ns左右；
第三步，经过第一延时器delay1的延时后的信号C1再经过第二延时器delay2延时后产生信号C2，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的低电平时间；
与第二步中的延时调节方法类似，延时范围在2ns～8ns左右；由于高、低电平延时电路相互独立，可以单独进行调节，这里可以通过控制高、低电平延时不同，调节到生成时钟所需要的占空比，从而进行正确采样，该方法产生的时钟信号频率受延时范围控制，这里最大200MHz左右，最小60MHz左右，最大频率受限于FPGA工艺，最小频率可以继续通过增加FPGA中走线延时获得更低频率，基本能够满足绝大部分有此需要的应用场合；
第四步，经过第二延时器delay2延时后产生信号C2输入加法器，且信号C2既作为脉冲计数器的时钟，又作为第一D触发器的时钟，当脉冲计数器达到脉冲个数设定装置设定的计数值后(本例中计数值为5)，停止产生高频信号，第一D触发器的输出信号C0即为所需的高频脉冲信号。
如图3所示为输入脉冲和输出脉冲的时序关系，图3中可以看出输出脉冲只依赖于输入信号的上升沿，而对其是否具有周期性并无要求，一旦检测到输入信号的上升沿之后，就会产生5个高频脉冲信号，之后会停止产生高频信号直到下一个输入信号上升沿到来，这里要求输入信号两次上升沿间隔不能小于6个高频脉冲信号的宽度。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种产生高频特定序列脉冲的方法，其特征在于，包括如下步骤：
第一步，根据输入信号的信号沿产生一个高电平信号C0；
第二步，高电平信号C0经过第一次的一定延时后由高变为低，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的高电平时间，延时后的信号记为C1；
第三步，第一次延时后的信号C1再经过第二次的一定延时后产生信号C2，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的低电平时间；
第四步，第二次延时后的信号C2既作为脉冲计数器的时钟，又作为产生高频脉冲的触发信号，当脉冲计数器达到设定的计数值后，停止产生高频信号，信号C0即为所需的高频脉冲信号。
2.根据权利要求1所述的产生高频特定序列脉冲的方法，其特征在于，所述第二步和第三步的延时的调节方法为：通过加入时序约束脚本干扰工程的布局布线结果，达到调节电路走线长度的效果进而调节延时，延时范围为2ns～8ns。
3.根据权利要求1所述的产生高频特定序列脉冲的方法，其特征在于，所述第四步中，设定的计数值大于等于3小于等于10。
4.根据权利要求1所述的产生高频特定序列脉冲的方法，其特征在于，所述产生高频特定序列脉冲的方法是基于FPGA实现的。
5.根据权利要求4所述的产生高频特定序列脉冲的方法，其特征在于，该实现产生高频特定序列脉冲的方法的FPGA的具体结构包括：加法器、第一D触发器、第一延时装置、第二延时装置、脉冲计数器、比较器、放大器、第二D触发器；
所述加法器的输出端连接到第一D触发器的时钟信号端口，第一D触发器的信号输出端连接到第一延时装置，同时第一D触发器的信号输出端也作为高频脉冲信号输出端，第一延时装置的输出端同时连接到第一D触发器的复位信号端以及第二延时装置的输入端，第二延时装置的输出端同时连接到脉冲计数器的时钟信号端、第二D触发器的时钟信号端以及加法器的输入端，加法器的另一输入端作为输入信号的输入端口，全局复位信号连接到脉冲计数器的复位信号端以及第二D触发器的控制信号端，比较器的两个输入端一个连接脉冲计数器的输出端，另一个连接脉冲个数设定装置，比较器的输出端经过放大器连接到第二D触发器的触发信号端，第二D触发器的信号输出端连接到第一D触发器的触发信号端。
6.根据权利要求5所述的产生高频特定序列脉冲的方法，其特征在于，基于该FPGA产生高频特定序列脉冲的方法具体包括下述步骤：
第一步，输入信号进入加法器，通过第一D触发器，根据输入信号的信号沿产生一个高电平信号C0；
第二步，高电平信号C0经过第一延时器的延时后由高变为低，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的高电平时间，延时后的信号记为C1；
第三步，经过第一延时器的延时后的信号C1再经过第二延时器延时后产生信号C2，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的低电平时间；
第四步，经过第二延时器延时后产生信号C2输入加法器，且信号C2既作为脉冲计数器的时钟，又作为第一D触发器的时钟，当脉冲计数器达到脉冲个数设定装置设定的计数值后，停止产生高频信号，第一D触发器的输出信号C0即为所需的高频脉冲信号。
7.一种实现如权利要求1所述的产生高频特定序列脉冲的方法的系统，其其特征在于，该系统基于FPGA实现。
8.根据权利要求7所述的产生高频特定序列脉冲的系统，其特征在于，该系统的具体结构包括：加法器、第一D触发器、第一延时装置、第二延时装置、脉冲计数器、比较器、放大器、第二D触发器；
所述加法器的输出端连接到第一D触发器的时钟信号端口，第一D触发器的信号输出端连接到第一延时装置，同时第一D触发器的信号输出端也作为高频脉冲信号输出端，第一延时装置的输出端同时连接到第一D触发器的复位信号端以及第二延时装置的输入端，第二延时装置的输出端同时连接到脉冲计数器的时钟信号端、第二D触发器的时钟信号端以及加法器的输入端，加法器的另一输入端作为输入信号的输入端口，全局复位信号连接到脉冲计数器的复位信号端以及第二D触发器的控制信号端，比较器的两个输入端一个连接脉冲计数器的输出端，另一个连接脉冲个数设定装置，比较器的输出端经过放大器连接到第二D触发器的触发信号端，第二D触发器的信号输出端连接到第一D触发器的触发信号端。
9.根据权利要求8所述的产生高频特定序列脉冲的系统，其特征在于，基于该FPGA产生高频特定序列脉冲的方法具体包括下述步骤：
第一步，输入信号进入加法器，通过第一D触发器，根据输入信号的信号沿产生一个高电平信号C0；
第二步，高电平信号C0经过第一延时器的延时后由高变为低，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的高电平时间，延时后的信号记为C1；
第三步，经过第一延时器的延时后的信号C1再经过第二延时器延时后产生信号C2，该延时通过加入时序约束在可控制范围内，延时长度即为产生的高频信号的低电平时间；
第四步，经过第二延时器延时后产生信号C2输入加法器，且信号C2既作为脉冲计数器的时钟，又作为第一D触发器的时钟，当脉冲计数器达到脉冲个数设定装置设定的计数值后，停止产生高频信号，第一D触发器的输出信号C0即为所需的高频脉冲信号。
10.根据权利要求9所述的产生高频特定序列脉冲的系统，其特征在于，所述第四步中，设定的计数值大于等于3小于等于10。
CN201710728969.4A 2017-08-23 2017-08-23 一种产生高频特定序列脉冲的方法和系统 Active CN109428592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710728969.4A CN109428592B (zh) 2017-08-23 2017-08-23 一种产生高频特定序列脉冲的方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710728969.4A CN109428592B (zh) 2017-08-23 2017-08-23 一种产生高频特定序列脉冲的方法和系统

Publications (2)

Publication Number Publication Date
CN109428592A CN109428592A (zh) 2019-03-05
CN109428592B true CN109428592B (zh) 2023-08-15

Family

ID=65498521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710728969.4A Active CN109428592B (zh) 2017-08-23 2017-08-23 一种产生高频特定序列脉冲的方法和系统

Country Status (1)

Country Link
CN (1) CN109428592B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086650A (zh) * 1992-10-13 1994-05-11 莫托罗拉公司 兼用脉冲相加和脉冲相减的数字调制方法和装置
US6225840B1 (en) * 1999-02-18 2001-05-01 Mitsubishi Denki Kabushiki Kaisha Clock generation circuit which reduces a transition time period and semiconductor device using the same
CN102231627A (zh) * 2011-04-06 2011-11-02 中国科学院西安光学精密机械研究所 一种短时脉冲信号的实现方法及其装置
CN104485947A (zh) * 2014-12-30 2015-04-01 中南民族大学 一种用于gps驯服晶振的数字鉴相器
CN106197692A (zh) * 2015-05-25 2016-12-07 科大国盾量子技术股份有限公司 一种单光子探测器的测试装置及其测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086650A (zh) * 1992-10-13 1994-05-11 莫托罗拉公司 兼用脉冲相加和脉冲相减的数字调制方法和装置
US6225840B1 (en) * 1999-02-18 2001-05-01 Mitsubishi Denki Kabushiki Kaisha Clock generation circuit which reduces a transition time period and semiconductor device using the same
CN102231627A (zh) * 2011-04-06 2011-11-02 中国科学院西安光学精密机械研究所 一种短时脉冲信号的实现方法及其装置
CN104485947A (zh) * 2014-12-30 2015-04-01 中南民族大学 一种用于gps驯服晶振的数字鉴相器
CN106197692A (zh) * 2015-05-25 2016-12-07 科大国盾量子技术股份有限公司 一种单光子探测器的测试装置及其测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
QKD系统中DFB激光器的可调偏置驱动;王凯迪 等;《激光与红外》;第47卷(第2期);164-168 *

Also Published As

Publication number Publication date
CN109428592A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
JP4955781B2 (ja) データ通信システムの高速パワーアップ
US8988121B2 (en) Method and apparatus for generating a reference signal for a fractional-N frequency synthesizer
US7728631B2 (en) Phase frequency detector with pulse width control circuitry
US7375563B1 (en) Duty cycle correction using input clock and feedback clock of phase-locked-loop (PLL)
Da Dalt An analysis of phase noise in realigned VCOs
CN106656168B (zh) 时钟数据恢复装置及方法
US10567153B2 (en) Method and circuits for phase-locked loops
Liang et al. Loop gain adaptation for optimum jitter tolerance in digital CDRs
EP3261255A1 (en) Phase-locked loops with electrical overstress protection circuitry
US10530563B2 (en) Clock synchronization device
US20070240010A1 (en) Phase frequency detector with limited output pulse width and method thereof
Sugawara et al. 1.5 Gbps, 5150 ppm spread spectrum SerDes PHY with a 0.3 mW, 1.5 Gbps level detector for serial ATA
US6229359B1 (en) Low phase noise clock multiplication
CN109428592B (zh) 一种产生高频特定序列脉冲的方法和系统
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
US10700669B2 (en) Avoiding very low duty cycles in a divided clock generated by a frequency divider
US8456205B2 (en) Phase-frequency comparator and serial transmission device
US9059720B1 (en) Priority control phase shifts for clock signals
Kwak et al. Power-reduction technique using a single edge-tracking clock for multiphase clock and data recovery circuits
US20230246800A1 (en) Clock data recovery (cdr) with multiple proportional path controls
US9419629B1 (en) Delay-locked loop circuit with fractional phase frequency detector
US9344098B1 (en) Digital frequency-locked loop with reference clock error detection
CN207184456U (zh) 一种产生高频特定序列脉冲的系统
CN104426543B (zh) 输出时脉产生方法及其装置
KR100756136B1 (ko) 광대역 주파수 동작범위를 갖는 지연고정루프 회로 및 그위상고정방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant