JPS6253520A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPS6253520A JPS6253520A JP60194093A JP19409385A JPS6253520A JP S6253520 A JPS6253520 A JP S6253520A JP 60194093 A JP60194093 A JP 60194093A JP 19409385 A JP19409385 A JP 19409385A JP S6253520 A JPS6253520 A JP S6253520A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- controlled oscillator
- output
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、間接式周波数シンセサイザの構成に関するも
ので、特に小さな周波数可変ステップで周波数切替えが
可能であり、出力位相雑音特性が良好な周波数シンセサ
イザを実現する技術に関する。
ので、特に小さな周波数可変ステップで周波数切替えが
可能であり、出力位相雑音特性が良好な周波数シンセサ
イザを実現する技術に関する。
（従来の技術）
従来、間接式周波数シンセサイザの構成としては第２図
に示す回路形式のものが良く知られている。第２図の周
波数シンセサイザは基準信号発生器１の出力信号ｆＲ（
周波数がｆＲであることをも示す）を固定分周器４でＭ
分周し、一方電圧制御発振器３の出力信号ｆｏ （周
波数がｆｏであることをも示す）をその分周数Ｎを可変
しうる可変分周器５で分周し、両者の周波数および位相
を位相周波数検出器２で比較し、得られた誤差信号を電
圧制御発振器３の周波数制御端子へ負帰還し、可変分周
器５の分周数Ｎを制御する事により電圧制御発振器の出
力周波数をｆｏ−＋ｆ＊ に従って周波数ステップｆｌ
／Ｍで発生するものである。
に示す回路形式のものが良く知られている。第２図の周
波数シンセサイザは基準信号発生器１の出力信号ｆＲ（
周波数がｆＲであることをも示す）を固定分周器４でＭ
分周し、一方電圧制御発振器３の出力信号ｆｏ （周
波数がｆｏであることをも示す）をその分周数Ｎを可変
しうる可変分周器５で分周し、両者の周波数および位相
を位相周波数検出器２で比較し、得られた誤差信号を電
圧制御発振器３の周波数制御端子へ負帰還し、可変分周
器５の分周数Ｎを制御する事により電圧制御発振器の出
力周波数をｆｏ−＋ｆ＊ に従って周波数ステップｆｌ
／Ｍで発生するものである。
（発明が解決しようとする問題点）
上記従来の周波数シンセサイザでは小さい周波数ステッ
プで出力周波数を設定しようとすると位相周波数比較周
波数が低くなり、比較周波数成分で電圧制御発振器が周
波数変調される事を防ぐ為に位相周波数比較周波数に比
して位相同期ループのループ帯域幅はさらに小さくしな
ければならないが、その結果として電圧制御発振器の位
相雑音を位相同期ループで十分圧縮できないという欠点
を有していた。
プで出力周波数を設定しようとすると位相周波数比較周
波数が低くなり、比較周波数成分で電圧制御発振器が周
波数変調される事を防ぐ為に位相周波数比較周波数に比
して位相同期ループのループ帯域幅はさらに小さくしな
ければならないが、その結果として電圧制御発振器の位
相雑音を位相同期ループで十分圧縮できないという欠点
を有していた。
また１、従来のシンセサイザでは電圧制御発振器の出力
信号をＮ分周後位相周波数比較しているが、これは位相
比較周波数の信号をＮ逓倍する事と等価であり逓倍によ
り位相変調の指数が大きくなる為結果として周波数シン
セサイザの出力信号位相雑音特性が劣化するという欠点
を有していた。
信号をＮ分周後位相周波数比較しているが、これは位相
比較周波数の信号をＮ逓倍する事と等価であり逓倍によ
り位相変調の指数が大きくなる為結果として周波数シン
セサイザの出力信号位相雑音特性が劣化するという欠点
を有していた。
これらの欠点を解決する為、直接式周波数シンセサイザ
と組み合わせる等積々の工夫がなされているが、どれも
回路形式が非常にｆ！雑で高価であるという問題がある
。
と組み合わせる等積々の工夫がなされているが、どれも
回路形式が非常にｆ！雑で高価であるという問題がある
。
本発明の目的は、上記従来の周波数シンセサイザが有し
ている問題点を解決し、小さな周波数可変ステップと良
好な位相雑音特性を有する周波数シンセサイザを簡単な
回路で実現しようとするものである。
ている問題点を解決し、小さな周波数可変ステップと良
好な位相雑音特性を有する周波数シンセサイザを簡単な
回路で実現しようとするものである。
（問題点を解決するための手段）
本発明は上記の目的を達成するために次の構成を有する
。即ち、本発明の周波数シンセサイザは、制御電圧によ
って発振周波数が制御される電圧制御発振器と； 基準
周波数信号を発生ずる基準信号発生器と； 前記電圧制
御発振器の出力信号を前記５基準信号発生器の出力信号
でサンプリングするサンプラーと； 前記基準信号発生
器の出力信号を分周する分周器であっで、その分周数が
制御信号により２値以上に切り替えられる切替式分周器
と； 該切替式分周器へ分周数切替の制御信号を供給す
る制御器と； 前記サンプラーからのサンプリング出力
信号と前記切替式分周器の分周出力とを受けて両者を比
較し、その誤差出力信号を周波数制御電圧として前記電
圧制御発振器へ負帰還を形成するように供給する位相周
波数検出器又は位相検出器と： を有することを特徴と
する。
。即ち、本発明の周波数シンセサイザは、制御電圧によ
って発振周波数が制御される電圧制御発振器と； 基準
周波数信号を発生ずる基準信号発生器と； 前記電圧制
御発振器の出力信号を前記５基準信号発生器の出力信号
でサンプリングするサンプラーと； 前記基準信号発生
器の出力信号を分周する分周器であっで、その分周数が
制御信号により２値以上に切り替えられる切替式分周器
と； 該切替式分周器へ分周数切替の制御信号を供給す
る制御器と； 前記サンプラーからのサンプリング出力
信号と前記切替式分周器の分周出力とを受けて両者を比
較し、その誤差出力信号を周波数制御電圧として前記電
圧制御発振器へ負帰還を形成するように供給する位相周
波数検出器又は位相検出器と： を有することを特徴と
する。
（作 用〉
以下、本発明の周波数シンセサイザの作用を図面に基づ
いて説明する。第１図は本発明の周波数シンセサイザの
構成を示すブロック図である。
いて説明する。第１図は本発明の周波数シンセサイザの
構成を示すブロック図である。
まず、周波数ｆＲの基準信号発生器１の出力信号で電圧
制御発振器３の出力信号ｆｏをサンプラー８を使用して
サンプルする。サンプラー８としては種々の形式のもの
が考えられるが最も簡単なものとしてＤ型フリップフロ
ップが考えられる。
制御発振器３の出力信号ｆｏをサンプラー８を使用して
サンプルする。サンプラー８としては種々の形式のもの
が考えられるが最も簡単なものとしてＤ型フリップフロ
ップが考えられる。
サンプラーとしてＤ型フリップフロップを使用した場合
り入力に電圧制御発振器の出力信号ｆＯを、タロツク入
力に基準信号発生器の出力信号ｆＲを供給すると、Ｄ型
フリップフロップの出力端子Ｑにはｆ ｏ ＞ ｆ Ｒ
の時 を満足する周波数の信号ｆＱが得られる。しかし、この
出力信号ｆＱは本質的にｆ８でサンプリングされている
為、その周期は舟の倍数となり、ｆλ＝Ｐｆｑ （ｐ
は正の整数）が成立する周波数上 以外では、任意の１周期の時間が必ず というｆＱ のではなく長時間平均における周期が上になるｆＱ たけである。もう少し詳しく説明するとｆＱの六回周期
において上記等式が成立している時、出力信号ｆＱは次
のように考えられる。
り入力に電圧制御発振器の出力信号ｆＯを、タロツク入
力に基準信号発生器の出力信号ｆＲを供給すると、Ｄ型
フリップフロップの出力端子Ｑにはｆ ｏ ＞ ｆ Ｒ
の時 を満足する周波数の信号ｆＱが得られる。しかし、この
出力信号ｆＱは本質的にｆ８でサンプリングされている
為、その周期は舟の倍数となり、ｆλ＝Ｐｆｑ （ｐ
は正の整数）が成立する周波数上 以外では、任意の１周期の時間が必ず というｆＱ のではなく長時間平均における周期が上になるｆＱ たけである。もう少し詳しく説明するとｆＱの六回周期
において上記等式が成立している時、出力信号ｆＱは次
のように考えられる。
ある長時間周期Ａサイクル中、−〇ト二［の周Ｒ
の２つの周波数の合成で構成されその現出する確率によ
りｆＱのＡサイクルにおける平均周波数が上記等式（１
）を満足する。Ａサイクルの周期はＡ−＝ ｎ−ＣＰ二
ニュｌ十」ｊ！〒（〔ＬＰ−−、、−、、、、−、、、
、、、、、−、、、（３）ｆＱ ｆＲ と表わされる。これより平均周波数としてｆ ｆＱ＝工Ｇ四）Ｙ −・−（４）が得ら
れる。−ｆｆｉムーの現出する順番はｆ。
りｆＱのＡサイクルにおける平均周波数が上記等式（１
）を満足する。Ａサイクルの周期はＡ−＝ ｎ−ＣＰ二
ニュｌ十」ｊ！〒（〔ＬＰ−−、、−、、、、−、、、
、、、、、−、、、（３）ｆＱ ｆＲ と表わされる。これより平均周波数としてｆ ｆＱ＝工Ｇ四）Ｙ −・−（４）が得ら
れる。−ｆｆｉムーの現出する順番はｆ。
ｐ−１，ｐ
とｆＲが決定すると一義的に定まり計算で求める事が出
来る。またｐは −・−・・−・−・−（５） で計算されるや 一方基準信号発生器１の出力信号ｆＲは切替式分周器６
に供給される。切替式分周器６はその分周数とｐ−ｉと
ｐに制御器７よりの制御信号に従一つで切替える動作を
行なうものである。ｐ−１゜ｐの現出順位は所要の電圧
制御発振器３の出力周波数と基準信号発生器１の出力周
波数に対して制御器７で計算決定される。つまり先に述
べた電圧制御発振器３の出力信号ｆ０が所要周波数の時
す工」−五 ンブラー８の出力信号ｆＱに現われるｐ−１，ｐの現出
順位に一致させるものとする。
来る。またｐは −・−・・−・−・−（５） で計算されるや 一方基準信号発生器１の出力信号ｆＲは切替式分周器６
に供給される。切替式分周器６はその分周数とｐ−ｉと
ｐに制御器７よりの制御信号に従一つで切替える動作を
行なうものである。ｐ−１゜ｐの現出順位は所要の電圧
制御発振器３の出力周波数と基準信号発生器１の出力周
波数に対して制御器７で計算決定される。つまり先に述
べた電圧制御発振器３の出力信号ｆ０が所要周波数の時
す工」−五 ンブラー８の出力信号ｆＱに現われるｐ−１，ｐの現出
順位に一致させるものとする。
次に切替式分周器６の出力信号とサンプラー８の出力信
号を位相周波数検出器２に供給し両者の位相および周波
数を比較する。比較に際しては、サンプラー８の出力信
号および切替式分周器６の出力信号に必要に応じてリタ
イミングを施こし基準信号発生器１の基準信号のタイミ
ングに両信号の位相を正確に一致させる。
号を位相周波数検出器２に供給し両者の位相および周波
数を比較する。比較に際しては、サンプラー８の出力信
号および切替式分周器６の出力信号に必要に応じてリタ
イミングを施こし基準信号発生器１の基準信号のタイミ
ングに両信号の位相を正確に一致させる。
位相周波数比較器２の出力検出誤差信号は電圧制御発振
器３の周波数制御端子へ負帰還され電圧制御発振器３の
出力周波数を所要の周波数に安定化する。周波数ｆＯは
（１）、（４）、（５）よりｆｏ≦（ｍ＋’） ｆｐ＋
ならば ｆ。−（ｒｎ ｆ Ａ 会、 ＞ ｆ Ｒｆ
ｏ≧（ｍ＋↓）ｆＲならば ｔｏ＝ （ｍ＋１−Ｘ会
：丁）ｆＲ一・−−−−−−−−（７） のいづれかの周波数に安定化される。
器３の周波数制御端子へ負帰還され電圧制御発振器３の
出力周波数を所要の周波数に安定化する。周波数ｆＯは
（１）、（４）、（５）よりｆｏ≦（ｍ＋’） ｆｐ＋
ならば ｆ。−（ｒｎ ｆ Ａ 会、 ＞ ｆ Ｒｆ
ｏ≧（ｍ＋↓）ｆＲならば ｔｏ＝ （ｍ＋１−Ｘ会
：丁）ｆＲ一・−−−−−−−−（７） のいづれかの周波数に安定化される。
具、体的数字を与えてみる。
ｍ＝２．Ａ＝１２７．ｎ＝８１． ｆ Ｒ＝ ３０
０Ｍ ＨｚとするとＰ ＝３． ｆ ｏ ” ７２７Ｍ
Ｈｚとなる。
０Ｍ ＨｚとするとＰ ＝３． ｆ ｏ ” ７２７Ｍ
Ｈｚとなる。
ｍ ＝ ２． Ａ−ＪＰ−＝３２． ｎ＝”＝２１．
ｆ Ｒ＝ ３００Ｍ Ｈｚとするとｐ＝３． ｆ ｏ
＝ ７２（ＩＭ Ｈｚとなり、この例ではＰ＝３である
からＡを１ずつ増加又は減少させた時ｎを３ずつ増加又
は減少させるとＩ Ｍ Ｈｚステップで周波数を変更で
きる事が解るや次にｆｏの初期値は電圧制御発振器の発
振可能周波数域を適当に選ぶ事により固定するかあるい
は電圧制御発振器の周波数制御端子に位相周波数検出器
の出力信号に重畳して、別に用意した電圧を供給するか
により固定する事ができる。
ｆ Ｒ＝ ３００Ｍ Ｈｚとするとｐ＝３． ｆ ｏ
＝ ７２（ＩＭ Ｈｚとなり、この例ではＰ＝３である
からＡを１ずつ増加又は減少させた時ｎを３ずつ増加又
は減少させるとＩ Ｍ Ｈｚステップで周波数を変更で
きる事が解るや次にｆｏの初期値は電圧制御発振器の発
振可能周波数域を適当に選ぶ事により固定するかあるい
は電圧制御発振器の周波数制御端子に位相周波数検出器
の出力信号に重畳して、別に用意した電圧を供給するか
により固定する事ができる。
電圧制御発振器の出力信号ｆＯが安定化された状態では
位相周波数検出器２へ供給されるサンプラー８の出力信
号および切替式分周器６の出力信号には両人力信号が非
常に低い周波数成分を有しているにもかかわらず常に両
信号間に位相差がなく位相周波数検出器２の出力検出誤
差信号に低周波成分が現われず出力検出誤差信号は完全
に零となる。但し位相周波数検出器の位相検出精度はサ
ンプラー８のサンプリング周期で決定され大略−”−Ｘ
２π ｒａｄ単位である為、十分な検出精度をａ 得るにはｆ Ｒ）ｆ Ｑである必要がある。
位相周波数検出器２へ供給されるサンプラー８の出力信
号および切替式分周器６の出力信号には両人力信号が非
常に低い周波数成分を有しているにもかかわらず常に両
信号間に位相差がなく位相周波数検出器２の出力検出誤
差信号に低周波成分が現われず出力検出誤差信号は完全
に零となる。但し位相周波数検出器の位相検出精度はサ
ンプラー８のサンプリング周期で決定され大略−”−Ｘ
２π ｒａｄ単位である為、十分な検出精度をａ 得るにはｆ Ｒ）ｆ Ｑである必要がある。
出力周波数の設定は電圧制御発振器３の出力周波数ｆ。
の初期値によりｍを、制御器７により切替式分周器６の
分周数Ｐ、ｐ−１切替を行なうフレーム長Ａ、変更回数
ｎを設定する事により行なう。
分周数Ｐ、ｐ−１切替を行なうフレーム長Ａ、変更回数
ｎを設定する事により行なう。
（発明の効果）
本発明の周波数シンセサイザは以上述べたような構成と
作用を有することにより次のような効果を有する。第１
に構成が簡単であり、第２に、本発明による周波数シン
セサイザは位相周波数比較器 周波数がｐ より小さくならない為、ｐを適当に選べば
位相比較周波数を高く設定できる。
作用を有することにより次のような効果を有する。第１
に構成が簡単であり、第２に、本発明による周波数シン
セサイザは位相周波数比較器 周波数がｐ より小さくならない為、ｐを適当に選べば
位相比較周波数を高く設定できる。
、ムー
従って位相同期ループのループ帯域幅をｐ を越えない
範囲で広くする事が可能で結果として電圧制御発振器の
位相雑音を十分圧縮する事が可能となる。第３に、本発
明による周波数シンセサイザはサンプラーを使用し電圧
制御発振器の出力信号周波数を低い周波数に分周ではな
く周波数変換により置換し７ている為、従来の周波数シ
ンセサイザのように分周により位相雑音特性が劣化する
事が無く、小さな周波数可変ステップの周波数シンセサ
イザを構成しても良好な位相雑音特性が得られるという
利点がある。
範囲で広くする事が可能で結果として電圧制御発振器の
位相雑音を十分圧縮する事が可能となる。第３に、本発
明による周波数シンセサイザはサンプラーを使用し電圧
制御発振器の出力信号周波数を低い周波数に分周ではな
く周波数変換により置換し７ている為、従来の周波数シ
ンセサイザのように分周により位相雑音特性が劣化する
事が無く、小さな周波数可変ステップの周波数シンセサ
イザを構成しても良好な位相雑音特性が得られるという
利点がある。
第１図は本発明の周波数シンセサイザの構成を示すブロ
ック図、第２図は従来の周波数シンセサイザの構成を示
すブロック図である。 １・・・・・・基準信号発生器、 ２・・・・・・位相
周波数検出器、 ３・・・・・・電圧制御発振器、 ４
・・・・・・固定分周器、 ５・・・・・・可変分周器
、 ６・・・・・・切替式分周器、 ７・・・・・・制
御器、 ８・・・・・・サンプラー。 代理人 弁理士 八 幡 義 博 オ９終所のλイ亮（表シンでサイプ−η」黄す泣ス Ｉ
図 従東／Ｉ彫艮９；シン仁サイプ゛の」昨人半２図
ック図、第２図は従来の周波数シンセサイザの構成を示
すブロック図である。 １・・・・・・基準信号発生器、 ２・・・・・・位相
周波数検出器、 ３・・・・・・電圧制御発振器、 ４
・・・・・・固定分周器、 ５・・・・・・可変分周器
、 ６・・・・・・切替式分周器、 ７・・・・・・制
御器、 ８・・・・・・サンプラー。 代理人 弁理士 八 幡 義 博 オ９終所のλイ亮（表シンでサイプ−η」黄す泣ス Ｉ
図 従東／Ｉ彫艮９；シン仁サイプ゛の」昨人半２図
Claims (1)
- 制御電圧によって発振周波数が制御される電圧制御発振
器と；基準周波数信号を発生する基準信号発生器と；前
記電圧制御発振器の出力信号を前記基準信号発生器の出
力信号でサンプリングするサンプラーと；前記基準信号
発生器の出力信号を分周する分周器であって、その分周
数が制御信号により２値以上に切り替えられる切替式分
周器と；該切替式分周器へ分周数切替の制御信号を供給
する制御器と；前記サンプラーからのサンプリング出力
信号と前記切替式分周器の分周出力とを受けて両者を比
較し、その誤差出力信号を周波数制御電圧として前記電
圧制御発振器へ負帰還を形成するように供給する位相周
波数検出器又は位相検出器と；を有することを特徴とす
る周波数シンセサイザ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60194093A JPH0659030B2 (ja) | 1985-09-03 | 1985-09-03 | 周波数シンセサイザ |
| CA000517270A CA1260563A (en) | 1985-09-03 | 1986-09-02 | Frequency synthesizer of a phase-locked type with a sampling circuit |
| US06/903,212 US4679004A (en) | 1985-09-03 | 1986-09-02 | Frequency synthesizer of a phase-locked type with a sampling circuit |
| AU62193/86A AU583775B2 (en) | 1985-09-03 | 1986-09-03 | Frequency synthesizer of a phase-locked type with a sampling circuit |
| EP86112180A EP0213636B1 (en) | 1985-09-03 | 1986-09-03 | Frequency synthesizer of a phase-locked type with a sampling circuit |
| DE8686112180T DE3684839D1 (de) | 1985-09-03 | 1986-09-03 | Frequenz-synthesierer nach der art einer phasenregelschleife mit einer bemusterungsschaltung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60194093A JPH0659030B2 (ja) | 1985-09-03 | 1985-09-03 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6253520A true JPS6253520A (ja) | 1987-03-09 |
| JPH0659030B2 JPH0659030B2 (ja) | 1994-08-03 |
Family
ID=16318829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60194093A Expired - Lifetime JPH0659030B2 (ja) | 1985-09-03 | 1985-09-03 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659030B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0485259U (ja) * | 1990-11-30 | 1992-07-24 | ||
| JP2010534444A (ja) * | 2007-07-23 | 2010-11-04 | テラダイン、 インコーポレイテッド | 偽信号化された周波数上の位相ロック |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509360A (ja) * | 1973-05-23 | 1975-01-30 | ||
| JPS536151U (ja) * | 1976-07-01 | 1978-01-19 |
-
1985
- 1985-09-03 JP JP60194093A patent/JPH0659030B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509360A (ja) * | 1973-05-23 | 1975-01-30 | ||
| JPS536151U (ja) * | 1976-07-01 | 1978-01-19 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0485259U (ja) * | 1990-11-30 | 1992-07-24 | ||
| JP2010534444A (ja) * | 2007-07-23 | 2010-11-04 | テラダイン、 インコーポレイテッド | 偽信号化された周波数上の位相ロック |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0659030B2 (ja) | 1994-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644657B1 (en) | Phase-locked oscillator circuit | |
| US6594330B1 (en) | Phase-locked loop with digitally controlled, frequency-multiplying oscillator | |
| EP0453280B1 (en) | PLL frequency synthesizer | |
| JP2001513304A (ja) | ジッター補償されたｎ分周周波数シンセサイザー | |
| KR100303397B1 (ko) | 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기 | |
| US7084709B1 (en) | Hybrid analog/digital phase lock loop frequency synthesizer | |
| US6703878B2 (en) | Input jitter attenuation in a phase-locked loop | |
| EP0164785A1 (en) | Electric circuit arrangement comprising a phase control-circuit | |
| JP2000209033A (ja) | 位相同期ル―プ回路及びそれを使用した周波数変調方法 | |
| EP0454955B1 (en) | Sampling clock generating circuit | |
| JPS6253520A (ja) | 周波数シンセサイザ | |
| CA2093040C (en) | Frequency synthesizer using phase-locked loop | |
| US4884035A (en) | Wide range digital phase/frequency detector | |
| US7391840B2 (en) | Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal | |
| EP0213636A2 (en) | Frequency synthesizer of a phase-locked type with a sampling circuit | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JPS59156029A (ja) | 位相同期回路 | |
| El-Ela | High speed PLL frequency synthesizer with synchronous frequency sweep | |
| JPH0336114Y2 (ja) | ||
| GB2099645A (en) | Frequency synthesisers | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| JPS6359008A (ja) | Ｆｍ変調回路 | |
| GB2217535A (en) | Digital circuit arrangement | |
| JPH0443716A (ja) | 周波数逓倍回路 |