JPH04346518A - 基準信号発生回路 - Google Patents

基準信号発生回路

Info

Publication number
JPH04346518A
JPH04346518A JP3120016A JP12001691A JPH04346518A JP H04346518 A JPH04346518 A JP H04346518A JP 3120016 A JP3120016 A JP 3120016A JP 12001691 A JP12001691 A JP 12001691A JP H04346518 A JPH04346518 A JP H04346518A
Authority
JP
Japan
Prior art keywords
reference signal
frequency
frequency division
dividing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3120016A
Other languages
English (en)
Inventor
Yoichi Endo
洋一 遠藤
Eiji Itaya
英治 板谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3120016A priority Critical patent/JPH04346518A/ja
Publication of JPH04346518A publication Critical patent/JPH04346518A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、現用と予備の2系統の
基準信号発振器を有し、現用の基準信号発振器に異常が
発生した時に予備の基準信号発振器に系を切替える機能
を備えた基準信号発生回路に関する。近年の高度情報化
に伴い、通信回線用の装置については非常に高い信頼性
が要求されている。
【0002】このため、基準信号発振器では2重化構成
とし、必要により切替えを行うことにより信頼性を向上
する方法が採用されている。ところが、平常時において
基準信号を2系統用意することは、現用系にとって不用
波である予備系の信号が同一装置内に存在することにな
るので、これらの相互干渉を低く抑えることが必要とな
る。
【0003】
【従来の技術】従来の基準信号切替え装置の構成例を図
8に示す。基準信号発振器30および32の出力はそれ
ぞれ分周器34および36で分周され、スイッチ38で
それらのいずれかが選択され、位相比較器40、ループ
フィルタ42、電圧制御発振器(VCO)44、および
分周器46で構成される位相同期ループ(PLL)48
へ入力される。 PLL48はスイッチ38の切り換え
時の出力波形の乱れを吸収するために設けられる。
【0004】ここで現用系として選択されている基準発
振器30に何らかの異常が発生すると、スイッチ38を
切替えることにより予備系の基準発振器32が選択され
、基準信号が停止することを防いでいた。特に大容量の
通信装置においては基準信号に高いC/Nと周波数安定
度を要求していることから、基準信号発振器には恒温槽
付の水晶発振器が用いられ、予備系であっても動作状態
としておくホットスタンバイの必要がある。
【0005】ところが、平常時においては現用系は基準
発振器30に同期しており、これとは非同期に動作して
いる予備系の基準発振器32および分周器36の信号は
基準発振器30、分周器34および位相同期ループ(P
LL)48にとって不要波であり、この不要波が同一装
置内に存在することとなる。
【0006】
【発明が解決しようとする課題】前述の不要波が存在し
た場合、装置中の非線形性により必要波と不要波のビー
トによる周波数成分が発生する。現用系分周器の出力の
周波数をfm 、予備系をfs とするとビート成分Δ
fは、 Δf=|fm −fs | で表わされる。
【0007】このΔfの成分は基準信号の出力において
基準信号の周波数からΔfの位置のスプリアスとなって
現われるため、スイッチ38とループフィルタ42によ
り抑圧する必要がある。しかし、スイッチ38の分離度
は当然有限であり、ループフィルタ42はローパス特性
であるためΔfが小さくなると抑圧量が十分に得られず
装置のC/Nを劣化させるといった問題を生じていた。
【0008】特に高C/Nを得るために、高安定の基準
信号源を用いたとすると、Δfは非常に小さくなり、こ
れを抑圧するのは困難である。説明を簡略化するために
、図に具体的な数値を入れた例を用いてこの問題を具体
的に説明する。高C/N化を考えた場合に選択される基
準発振器の周波数は数MHz 〜百MHz 程度である
ので、ここでは仮に55MHZ とする。
【0009】安定度としては恒温槽付の水晶発振器とし
ての一般的な値である1×10−6と仮定する。PLL
48のループフィルタ42のカットオフ周波数fc は
、この種の装置では0.数Hz〜数10Hz程度にとら
れることが多いため、ここではfc =1Hzとする。 どの様な基準発振器を用いても非同期の信号源の間には
周波数差が存在する。説明のためここではfm に対し
てfs が周波数差を持つとすると fs =fm +Δf 安定度の仮定より Δf=(55×106)×(1×10−6)÷8=6.
875Hz 不要波の抑圧量Ldfはスイッチ38の分離度をLsw
、ループフィルタ42の減衰量をLLFとするとLdf
=LSW+LLF ここでループフィルタ42による抑圧はLLF=20l
og Δf/fc  =16.7dB 通常のスイッチで得られる分離度はLSW=60dB程
度であるので、結局 Ldf=60+16.7 =76.7dB となる。つまり本構成例での不要波の抑圧量は76.7
dBとなる。
【0010】本発明は、高安定であっても不要波による
ビートを十分に抑圧可能な基準信号の発生回路を提供す
ることを目的とする。
【0011】
【課題を解決するための手段】図1は本発明の第1の原
理構成図である。図において、本発明の第1の基準信号
発生回路は、第1の基準信号を発振出力する第1の基準
信号発振手段10と、該第1の基準信号発振手段10の
出力を分周する第1の分周手段12と、第2の基準信号
を発振出力する第2の基準信号発振手段14と、該第2
の基準信号発振手段14の出力を分周する第2の分周手
段16と、該第1または第2の分周手段12,16の出
力のいずれかを選択して出力するスイッチ手段18と、
該スイッチ手段18を制御するとともに該スイッチ手段
18が選択する側の分周手段に第1の分周数を与え、選
択しない側の分周手段に該第1の分周数と異なる値の第
2の分周数を与える制御手段20とを具備することを特
徴とするものである。
【0012】図2は本発明の第2の原理構成図である。 図において、本発明の第2の基準信号発生回路は、第1
の基準信号を発振出力する第1の基準信号発振手段10
と、該第1の基準信号発振手段10の出力を分周する第
1の分周手段12と、第2の基準信号を発振出力する第
2の基準信号発振手段14と、該第2の基準信号発振手
段14の出力を、該第1の分周器手段12の分周数と異
なる分周数で分周する第2の分周手段16と、該第1ま
たは第2の分周手段12,16の出力のいずれかを選択
して出力するスイッチ手段18と、分周器22を有する
PLL回路24であって、該スイッチ手段18が選択し
た信号が入力され、入力信号の周波数に分周器22に与
えられた分周数を乗じた周波数の信号を出力するPLL
回路24と、該スイッチ手段18を制御するとともに該
スイッチ手段18が選択する側の分周手段の分周数に応
じた分周数を該PLL回路24が有する分周器22に与
える制御手段26とを具備することを特徴とするもので
ある。
【0013】
【作用】図1の基準信号発生回路において、スイッチ手
段18の選択が切り替えられると同時に、分周手段12
,16の分周数の入れ替えも行なわれる。したがって、
選択された側の分周数は常に同じ値であるとともに、選
択されない側の分周数はそれと異なる値をとるので、ス
イッチ手段18に供給される信号は選択側と非選択側と
で充分に大きな周波数差を有しており、後段に接続され
るべきPLLのループフィルタにおいて充分な抑圧量を
得ることができる。
【0014】図2の基準信号発生回路においては、現用
側と予備側とで異なる分周数が設定されているのでルー
プフィルタの抑圧量は充分である。また、スイッチ手段
18の切り換えによりPLL回路24へ接続される信号
の周波数が変化するが、それに応じて分周器22の分周
数を変更すればPLL回路24の出力信号の周波数は変
わらない。
【0015】
【実施例】図3は本発明の第1の実施例の構成を表わす
ブロック図である。図中、図8で示したものと同一のも
のは同一の記号で示してある。30,32はそれぞれ現
用、予備の基準信号発振器で、例えば恒温槽付の水晶発
振器が使われる。50,52は分周数を変えることので
きる分周器で、例えばバイナリカウンタが使われる。3
8はスイッチで、例えば図に示すような構成のNAND
ゲートが使われる。
【0016】通常時、現用系が選ばれている時は分周器
50の分周数は8、すなわち分周比は1/8になってお
り、基準発振器の周波数を例えば55MHz とすると
出力は6.875MHz。この時予備系の分周器52の
分周比は1/4になっており出力は13.75MHz。 したがってΔf=6.875MHzとなる。従来例と同
様にループフィルタのカットオフをFC =1Hzとす
ると、その減衰量LLFはLLF=20log Δf/
FC  =136.7dB となる。ここでスイッチの分離度LSWが等しいとする
とLdf=LSW+LLF =60+136.7 =196.7dB となり、図4に示すように従来例との比較で120dB
 の抑圧効果が得られる。
【0017】図3の回路において、現用系に異状があっ
た場合は、スイッチ38により予備系の基準発振器30
と分周器52が選択される。同時に分周器50の分周比
は1/4に、分周器52の分周比は1/8に変わるため
 PLL48に対しては何ら条件が変化することはない
。図5に第2の実施例を示す。前述の実施例では選択時
と非選択時の分周数すなわち分周比を任意に設定(1/
8および1/4)しているが、本実施例ではそれぞれの
分周数を互いに素となる値に選んでいる。
【0018】説明のためにここでは分周数を1/8と1
/5に選んだ場合を例にとる。図3の例では選択側と非
選択側の基本波どうしの干渉は防げるが、その高調波成
分(例えば2×fm とfc )については効果が小さ
い。 (一般に高調波成分は基本波に比べてレベルダウンする
ので、従来例よりは改善される。)これに対し本実施例
の様に分周数を選べば高調波成分に対してもΔfを大き
くとることができ、干渉を抑圧することが可能となる。 この関係を3fm −4fc の場合について図6に示
す。
【0019】図7に第3の実施例を示す。前述の第1お
よび第2の実施例では選択時と非選択時で基準発振器側
の分周器50,52の分周数を変化させているが、本実
施例ではPLL48側の分周器54の分周数を変化させ
ている。説明のためにここでは分周数を1/10と1/
11に選んだ場合を例にとる。例えば分周器34を1/
10に、同36を1/11に固定し、スイッチ38によ
り基準発振器30が選択された時は分周器54を1/1
0に、同32が選択された時は1/11に変化させる。
【0020】分周器54の分周数を変化させると PL
L48の応答特性であるループ帯域Wn とダンピング
ファクタとに影響を与えるが、これらは分周数の平方根
に反比例するため、本実施例の様に2種類の分周数を互
いに近い値にとればほぼその影響を無視し得る。本実施
例において1/10の場合でループ定数を設計すると、
1/11に分周数を変化させた時の定数変化は
【0021】
【数1】
【0022】となり、約5%程度であり問題とはならな
い。
【0023】
【発明の効果】以上説明した様に、本発明によれば選択
されている系と、選択されていない系で分周数を異なる
値に設定することにより相互の周波数差を大きくとるこ
とが可能となり、選択されていない系が不用波として干
渉することを低く抑圧することができる効果を奏し、係
る基準信号の発生回路の性能向上に寄与するところが大
きい。
【図面の簡単な説明】
【図1】本発明の第1の原理構成図である。
【図2】本発明の第2の原理構成図である。
【図3】本発明の第1の実施例を表わす図である。
【図4】図3の回路の効果を説明するための図である。
【図5】本発明の第2の実施例を表わす図である。
【図6】図5の回路の効果を説明するための図である。
【図7】本発明の第3の実施例を表わす図である。
【図8】従来の基準信号発生回路の構成を表わす図であ
る。
【符号の説明】
10,12…基準信号発振手段 18…スイッチ手段

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  第1の基準信号を発振出力する第1の
    基準信号発振手段(10)と、該第1の基準信号発振手
    段(10)の出力を分周する第1の分周手段(12)と
    、第2の基準信号を発振出力する第2の基準信号発振手
    段(14)と、該第2の基準信号発振手段(14)の出
    力を分周する第2の分周手段(16)と、該第1または
    第2の分周手段(12,16)の出力のいずれかを選択
    して出力するスイッチ手段(18)と、該スイッチ手段
    (18)を制御するとともに該スイッチ手段(18)が
    選択する側の分周手段に第1の分周数を与え、選択しな
    い側の分周手段に該第1の分周数と異なる値の第2の分
    周数を与える制御手段(20)とを具備することを特徴
    とする基準信号発生回路。
  2. 【請求項2】  前記第1の分周数と第2の分周数とは
    互いに素である請求項1記載の基準信号発生回路。
  3. 【請求項3】  第1の基準信号を発振出力する第1の
    基準信号発振手段(10)と、該第1の基準信号発振手
    段(10)の出力を分周する第1の分周手段(12)と
    、第2の基準信号を発振出力する第2の基準信号発振手
    段(14)と、該第2の基準信号発振手段(14)の出
    力を、該第1の分周器手段(12)の分周数と異なる分
    周数で分周する第2の分周手段(16)と、該第1また
    は第2の分周手段(12,16)の出力のいずれかを選
    択して出力するスイッチ手段(18)と、分周器(22
    )を有するPLL回路(24)であって、該スイッチ手
    段(18)が選択した信号が入力され、入力信号の周波
    数に分周器(22)に与えられた分周数を乗じた周波数
    の信号を出力するPLL回路(24)と、該スイッチ手
    段(18)を制御するとともに該スイッチ手段(18)
    が選択する側の分周手段の分周数に応じた分周数を該P
    LL回路(24)が有する分周器(22)に与える制御
    手段(26)とを具備することを特徴とする基準信号発
    生回路。
JP3120016A 1991-05-24 1991-05-24 基準信号発生回路 Withdrawn JPH04346518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3120016A JPH04346518A (ja) 1991-05-24 1991-05-24 基準信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3120016A JPH04346518A (ja) 1991-05-24 1991-05-24 基準信号発生回路

Publications (1)

Publication Number Publication Date
JPH04346518A true JPH04346518A (ja) 1992-12-02

Family

ID=14775821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3120016A Withdrawn JPH04346518A (ja) 1991-05-24 1991-05-24 基準信号発生回路

Country Status (1)

Country Link
JP (1) JPH04346518A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005308511A (ja) * 2004-04-21 2005-11-04 Agilent Technol Inc 位相雑音を測定する方法および位相雑音測定装置
JP2007243618A (ja) * 2006-03-08 2007-09-20 Fujitsu Ltd クロック分周回路
JP2015159536A (ja) * 2014-02-10 2015-09-03 アナログ・デバイシズ・インコーポレーテッド 冗長クロック切替

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005308511A (ja) * 2004-04-21 2005-11-04 Agilent Technol Inc 位相雑音を測定する方法および位相雑音測定装置
JP2007243618A (ja) * 2006-03-08 2007-09-20 Fujitsu Ltd クロック分周回路
JP2015159536A (ja) * 2014-02-10 2015-09-03 アナログ・デバイシズ・インコーポレーテッド 冗長クロック切替
US9395745B2 (en) 2014-02-10 2016-07-19 Analog Devices, Inc. Redundant clock switchover

Similar Documents

Publication Publication Date Title
CA2125443C (en) Digitally controlled fractional frequency synthesizer
EP0563945A1 (en) Phase locked loop
US5606293A (en) Clock generator for microcomputer having reduced start-up time
JPH04346518A (ja) 基準信号発生回路
JPH04357713A (ja) 切換機能を有する基準信号発生回路
JPH09247134A (ja) クロック信号発生装置
US3805182A (en) Device for controlling the frequency and phase of an oscillator
US3500226A (en) Apparatus for reducing the static offset in a phase-locked oscillator
JPH033419A (ja) 位相同期回路
JP2806661B2 (ja) 二重ループ形pll回路
JPS6312424B2 (ja)
JPH03235522A (ja) 周波数合成方式と周波数合成器
JPS6229217A (ja) クロツク分配回路
JPH0563566A (ja) シンセサイザ
JPS6075148A (ja) クロツク整形回路
SU1160565A1 (ru) Цифровой синтезатор частот
JP2987173B2 (ja) 位相ロックドループ回路
JPS63232713A (ja) 位相同期回路
JP2780529B2 (ja) Fsk変調器
JPS6326030A (ja) Pll回路
JPH02174421A (ja) Pll回路
JPH06120822A (ja) ローカル周波数切替え方式
JPS5964928A (ja) 集積回路
JPS5854736A (ja) 発振周波数切換装置
JPH0130332B2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980806