JPH0563566A - シンセサイザ - Google Patents
シンセサイザInfo
- Publication number
- JPH0563566A JPH0563566A JP3218360A JP21836091A JPH0563566A JP H0563566 A JPH0563566 A JP H0563566A JP 3218360 A JP3218360 A JP 3218360A JP 21836091 A JP21836091 A JP 21836091A JP H0563566 A JPH0563566 A JP H0563566A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- synthesizer
- data
- changeover
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 本発明は自動車電話などの移動体通信や、衛
星通信分野の機器に使用されるシンセサイザに関するも
ので、周波数切替時の周波数ダンピング特性を改善し、
切替に要する引き込み時間の短縮を目的とする。 【構成】 シンセサイザのＶＣＯ１電圧制御のフィード
バック・ループの中に、ＶＣＯ１の特性に応じた周波数
切替時の過渡応答を補償する電圧制御データの入った記
憶素子ＲＯＭ８を備えるか、記憶データ３１〜３３と演
算器３４〜３６により電圧制御データを算出する回路３
７を備える。周波数切替が発生したときに、それまでの
周波数と指定された周波数の関係から電圧制御データを
選択するか、算出し、ＶＣＯ１を制御することにより、
周波数切替時のダンピングを抑え、切替時間の短縮され
たシンセサイザが得られる。
星通信分野の機器に使用されるシンセサイザに関するも
ので、周波数切替時の周波数ダンピング特性を改善し、
切替に要する引き込み時間の短縮を目的とする。 【構成】 シンセサイザのＶＣＯ１電圧制御のフィード
バック・ループの中に、ＶＣＯ１の特性に応じた周波数
切替時の過渡応答を補償する電圧制御データの入った記
憶素子ＲＯＭ８を備えるか、記憶データ３１〜３３と演
算器３４〜３６により電圧制御データを算出する回路３
７を備える。周波数切替が発生したときに、それまでの
周波数と指定された周波数の関係から電圧制御データを
選択するか、算出し、ＶＣＯ１を制御することにより、
周波数切替時のダンピングを抑え、切替時間の短縮され
たシンセサイザが得られる。
Description
【０００１】
【産業上の利用分野】本発明は自動車電話などの移動体
通信や、衛星通信分野の機器に使用されるシンセサイザ
に関するものである。
通信や、衛星通信分野の機器に使用されるシンセサイザ
に関するものである。
【０００２】
【従来の技術】近年、シンセサイザは通信装置の高周波
数化、ディジタル化に伴って短い時間での周波数切替が
要求されている。特にディジタル化においては自動車電
話のＴＤＭＡ（時分割多元接続）方法の導入などによ
り、一定時間内での周波数切替、即ちチャンネル切替が
要求されるようになってきている。このような傾向は自
動車電話のみならず、今後発展するであろうデータ通
信、パーソナル通信の分野でも強く要求されてきてい
る。
数化、ディジタル化に伴って短い時間での周波数切替が
要求されている。特にディジタル化においては自動車電
話のＴＤＭＡ（時分割多元接続）方法の導入などによ
り、一定時間内での周波数切替、即ちチャンネル切替が
要求されるようになってきている。このような傾向は自
動車電話のみならず、今後発展するであろうデータ通
信、パーソナル通信の分野でも強く要求されてきてい
る。
【０００３】以下、従来のシンセサイザについて説明す
る。図４は従来のシンセサイザの構成を示すものであ
る。図４において、１は電圧可変型発振器（以下ＶＣＯ
と記す）である。２は可変分周器（以下プリスケーラと
記す）、３はプログラマブル・カウンタで、前記プリス
ケーラとこの両者でパルススワローカウンタを形成す
る。４は基準周波数発生器、５は位相比較器で、６はロ
ーパスフィルタ（以下ＬＰＦと記す）、７はチャンネル
指定回路である。
る。図４は従来のシンセサイザの構成を示すものであ
る。図４において、１は電圧可変型発振器（以下ＶＣＯ
と記す）である。２は可変分周器（以下プリスケーラと
記す）、３はプログラマブル・カウンタで、前記プリス
ケーラとこの両者でパルススワローカウンタを形成す
る。４は基準周波数発生器、５は位相比較器で、６はロ
ーパスフィルタ（以下ＬＰＦと記す）、７はチャンネル
指定回路である。
【０００４】以上のように構成されたシンセサイザにつ
いて、以下その動作について説明する。まず、基準周波
数発生器４には通常水晶発振器が使用され、高安定な発
振出力を得るとともに、ＶＣＯ１はその周波数が電圧で
可変できる構成のものを使用する。次にプリスケーラ２
はその分周比をＰ及び（Ｐ＋１）の様に可変できるデュ
アルモジュラス・タイプのものを使用し、チャンネル指
定回路７により指定されたチャンネル周波数にＶＣＯ１
の周波数を設定するために、チャンネル周波数に対応し
たプログラマブル・カウンタのＡおよびＮの値で分周回
数を指定し、ＶＣＯ１の出力を分周する。例えばＡが
（Ｐ＋１）分周、（Ｎ−Ａ）がＰ分周のように分周回数
を指定する。そして位相比較器５ではこの分周出力と基
準周波数発生器出力の位相を比較し、その位相差に応じ
た信号を出力し、ＬＰＦ６を経由してＶＣＯ１にフィー
ドバックされ、基準周波数と同様になるように制御され
る。このようにチャンネル周波数を指定することによっ
て、プリスケーラの分周比を指定するＮカウンタとＡカ
ウンタの値が指定され、ＶＣＯ１の周波数が決定される
ようになる。
いて、以下その動作について説明する。まず、基準周波
数発生器４には通常水晶発振器が使用され、高安定な発
振出力を得るとともに、ＶＣＯ１はその周波数が電圧で
可変できる構成のものを使用する。次にプリスケーラ２
はその分周比をＰ及び（Ｐ＋１）の様に可変できるデュ
アルモジュラス・タイプのものを使用し、チャンネル指
定回路７により指定されたチャンネル周波数にＶＣＯ１
の周波数を設定するために、チャンネル周波数に対応し
たプログラマブル・カウンタのＡおよびＮの値で分周回
数を指定し、ＶＣＯ１の出力を分周する。例えばＡが
（Ｐ＋１）分周、（Ｎ−Ａ）がＰ分周のように分周回数
を指定する。そして位相比較器５ではこの分周出力と基
準周波数発生器出力の位相を比較し、その位相差に応じ
た信号を出力し、ＬＰＦ６を経由してＶＣＯ１にフィー
ドバックされ、基準周波数と同様になるように制御され
る。このようにチャンネル周波数を指定することによっ
て、プリスケーラの分周比を指定するＮカウンタとＡカ
ウンタの値が指定され、ＶＣＯ１の周波数が決定される
ようになる。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、周波数を可変する過渡状態において周波
数のダンピング波形が現れ、周波数切替時間を長くする
という課題を有していた。その例を図５に示す。同図
（ａ）は周波数ｆ１からｆ２へ移動する場合の周波数軸
上での応答図、（ｂ）はそのときの制御電圧Ｖ１からＶ
２への応答図である。
来の構成では、周波数を可変する過渡状態において周波
数のダンピング波形が現れ、周波数切替時間を長くする
という課題を有していた。その例を図５に示す。同図
（ａ）は周波数ｆ１からｆ２へ移動する場合の周波数軸
上での応答図、（ｂ）はそのときの制御電圧Ｖ１からＶ
２への応答図である。
【０００６】本発明は上記従来技術の課題を解決するも
ので、周波数の過渡応答を極力小さく抑えることで周波
数切替時間の短い、いわゆる高速引き込み型のシンセサ
イザを提供することを目的とする。
ので、周波数の過渡応答を極力小さく抑えることで周波
数切替時間の短い、いわゆる高速引き込み型のシンセサ
イザを提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明は、前記ＶＣＯ１の特性に応じた周波数切替時
の過渡応答を補償する制御データの入った記憶手段か、
あるいは記憶データと演算により算出する算出手段を制
御電圧のループ内に持つ構成を有している。
に本発明は、前記ＶＣＯ１の特性に応じた周波数切替時
の過渡応答を補償する制御データの入った記憶手段か、
あるいは記憶データと演算により算出する算出手段を制
御電圧のループ内に持つ構成を有している。
【０００８】
【作用】本発明は上記構成によって、ＶＣＯの周波数切
替時の制御電圧カーブを制御し、ダンピングを小さく抑
える事により、周波数の切替時間を短縮することができ
る。
替時の制御電圧カーブを制御し、ダンピングを小さく抑
える事により、周波数の切替時間を短縮することができ
る。
【０００９】
【実施例】（実施例１）以下、本発明の第１の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１０】図１は本発明の第１の実施例におけるシン
セサイザの構成図である。図１において、ＶＣＯ１から
チャンネル切替回路７までは図４と同様であり、８は制
御電圧データの入ったＲＯＭ、９は前記ＲＯＭ８のタイ
ミングコントロール回路である。
セサイザの構成図である。図１において、ＶＣＯ１から
チャンネル切替回路７までは図４と同様であり、８は制
御電圧データの入ったＲＯＭ、９は前記ＲＯＭ８のタイ
ミングコントロール回路である。
【００１１】以上のように構成されたシンセサイザにお
いて、周波数をｆ１からｆ２に切り替える動作を説明す
る。まず、チャンネル切替が指定されるとプログラマブ
ル・カウンタ３のＡおよびＮの値が指定され、同時にＲ
ＯＭ８内の現在の周波数から次の指定された周波数に移
るためのデータのアドレスが選択される。そして実行命
令とともにタイミングコントロール回路９によりＲＯＭ
８の制御電圧データ内容が読み出され、ＶＣＯ１の電圧
制御端子に印加される。このデータは図５（ａ）の過渡
応答を補償するようなデータであり、その例を図２に掲
げる。周波数ｆ１の時の制御電圧をｖ１、周波数ｆ２の
時の制御電圧をｖ２とすると、同図（ａ）はＲＯＭ８に
書き込まれたデータによる制御電圧、（ｂ）は位相比較
器５の出力がＬＰＦ６を通過した後の制御電圧、（ｃ）
はその時のＶＣＯ１への制御電圧Ｖ１からＶ２への制御
電圧特性、（ｄ）は周波数ｆ１から周波数ｆ２に移動す
るときの周波数応答図である。同図（ｄ）の周波数切替
開始時刻ｔ０からｔ１までは主に同図（ａ）のＲＯＭ８
のデータで制御し、ｔ１から周波数切替完了（引き込み
完了）までは同図（ｂ）のＬＦＰ６からの出力で制御し
ている。この実施例ではＲＯＭ８からの制御電圧と位相
比較器からの電圧を加えるようにしているが、周波数切
替の開始時点ではＲＯＭからの制御電圧で高速に目的の
周波数近くに変化させ、その後位相比較器の出力に切り
替えて微修正を行うような回路構成でも差し支えない。
また、ＲＯＭの代わりにランダダムアクセス・メモリの
ように書き込み可能な記憶素子を用いてそのシステムた
ち上げ時などにデータを入力して使用するなどしても差
し支えない。
いて、周波数をｆ１からｆ２に切り替える動作を説明す
る。まず、チャンネル切替が指定されるとプログラマブ
ル・カウンタ３のＡおよびＮの値が指定され、同時にＲ
ＯＭ８内の現在の周波数から次の指定された周波数に移
るためのデータのアドレスが選択される。そして実行命
令とともにタイミングコントロール回路９によりＲＯＭ
８の制御電圧データ内容が読み出され、ＶＣＯ１の電圧
制御端子に印加される。このデータは図５（ａ）の過渡
応答を補償するようなデータであり、その例を図２に掲
げる。周波数ｆ１の時の制御電圧をｖ１、周波数ｆ２の
時の制御電圧をｖ２とすると、同図（ａ）はＲＯＭ８に
書き込まれたデータによる制御電圧、（ｂ）は位相比較
器５の出力がＬＰＦ６を通過した後の制御電圧、（ｃ）
はその時のＶＣＯ１への制御電圧Ｖ１からＶ２への制御
電圧特性、（ｄ）は周波数ｆ１から周波数ｆ２に移動す
るときの周波数応答図である。同図（ｄ）の周波数切替
開始時刻ｔ０からｔ１までは主に同図（ａ）のＲＯＭ８
のデータで制御し、ｔ１から周波数切替完了（引き込み
完了）までは同図（ｂ）のＬＦＰ６からの出力で制御し
ている。この実施例ではＲＯＭ８からの制御電圧と位相
比較器からの電圧を加えるようにしているが、周波数切
替の開始時点ではＲＯＭからの制御電圧で高速に目的の
周波数近くに変化させ、その後位相比較器の出力に切り
替えて微修正を行うような回路構成でも差し支えない。
また、ＲＯＭの代わりにランダダムアクセス・メモリの
ように書き込み可能な記憶素子を用いてそのシステムた
ち上げ時などにデータを入力して使用するなどしても差
し支えない。
【００１２】以上のように本実施例によれば、ＶＣＯ１
のフィードバックループの中に制御電圧データを記憶し
たＲＯＭ８を設けることにより、周波数切替時間を短縮
することができる。
のフィードバックループの中に制御電圧データを記憶し
たＲＯＭ８を設けることにより、周波数切替時間を短縮
することができる。
【００１３】（実施例２）以下、本発明の第２の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００１４】本実施例は前記第１の実施例のＲＯＭデー
タテーブルの代わりにいくつかのデータを用意してお
き、指定された周波数と現在の周波数との差により演算
して制御電圧データを得る例である。
タテーブルの代わりにいくつかのデータを用意してお
き、指定された周波数と現在の周波数との差により演算
して制御電圧データを得る例である。
【００１５】図３に演算回路の実施例を示す。同図で３
１、３２、３３はそれぞれ１００、１０、１チャンネル
上の周波数に移動する時のデータ、３４、３５、３６は
移動するチャンネル間隔による係数で前記各データとの
演算を行う演算器、３７はその演算データを加算して制
御電圧を発生させる加算器、３８はチャンネル指定回路
に入力されたデータから制御電圧を計算するための係数
を算出する係数算出回路器である。この算出回路３８は
チャンネル指定器により移動するチャンネルが指定され
ると、現在のチャンネルとの間隔を読み取り、演算器３
４、３５、３６に係数としてデータを与え、計算させ
る。そしてその結果を加算して制御電圧とするものであ
り、前記実施例１のＲＯＭに置き換えて使用するもので
ある。
１、３２、３３はそれぞれ１００、１０、１チャンネル
上の周波数に移動する時のデータ、３４、３５、３６は
移動するチャンネル間隔による係数で前記各データとの
演算を行う演算器、３７はその演算データを加算して制
御電圧を発生させる加算器、３８はチャンネル指定回路
に入力されたデータから制御電圧を計算するための係数
を算出する係数算出回路器である。この算出回路３８は
チャンネル指定器により移動するチャンネルが指定され
ると、現在のチャンネルとの間隔を読み取り、演算器３
４、３５、３６に係数としてデータを与え、計算させ
る。そしてその結果を加算して制御電圧とするものであ
り、前記実施例１のＲＯＭに置き換えて使用するもので
ある。
【００１６】以上のように、本実施例によるシンセサイ
ザは、演算回路が必要になるものの実施例１よりも記憶
データが少なくて済み、前記同様に周波数の切替時間の
短縮ができる。
ザは、演算回路が必要になるものの実施例１よりも記憶
データが少なくて済み、前記同様に周波数の切替時間の
短縮ができる。
【００１７】なお、第２の実施例において記憶データを
３種類としたが、もっと種類を増やしてもよいことは言
うまでもない。
３種類としたが、もっと種類を増やしてもよいことは言
うまでもない。
【００１８】
【発明の効果】以上のように本発明は、シンセサイザの
ＶＣＯ電圧制御のフィードバック・ループの中に、ＶＣ
Ｏの特性に応じた周波数切替時の過渡応答を補償するデ
ータの入った記憶素子または装置を備えるか、記憶デー
タと演算により算出する回路または素子を備えるかする
ことにより、周波数切替時間の短縮を図ることができる
シンセサイザを実現できるものである。
ＶＣＯ電圧制御のフィードバック・ループの中に、ＶＣ
Ｏの特性に応じた周波数切替時の過渡応答を補償するデ
ータの入った記憶素子または装置を備えるか、記憶デー
タと演算により算出する回路または素子を備えるかする
ことにより、周波数切替時間の短縮を図ることができる
シンセサイザを実現できるものである。
【図１】本発明の第１の実施例におけるシンセサイザの
ブロック結線図
ブロック結線図
【図２】（ａ）本発明の第１の実施例におけるＲＯＭか
らの出力データの波形図 （ｂ）第１の実施例におけるローパスフィルタからの出
力の波形図 （ｃ）第１の実施例におけるシンセサイザの制御電圧の
波形図 （ｄ）第１の実施例におけるシンセサイザの周波数応答
図
らの出力データの波形図 （ｂ）第１の実施例におけるローパスフィルタからの出
力の波形図 （ｃ）第１の実施例におけるシンセサイザの制御電圧の
波形図 （ｄ）第１の実施例におけるシンセサイザの周波数応答
図
【図３】本発明の第２の実施例におけるシンセサイザの
要部である電圧制御回路のブロック結線図
要部である電圧制御回路のブロック結線図
【図４】従来のシンセサイザのブロック結線図
【図５】（ａ）従来のシンセサイザの周波数応答図 （ｂ）従来のシンセサイザの制御電圧の波形図
１ 電圧制御発振器（ＶＣＯ） ２ 可変分周器（プリスケーラ） ３ プログラマブル・カウンタ ４ 基準周波数発生器 ５ 位相比較器 ６ ローパスフィルタ（ＬＰＦ） ７ チャンネル切替回路 ８ ＲＯＭ（読みだし専用メモリー） ９ タイミングコントロール回路 ３１、３２、３３ 周波数切替データ記憶素子、または
回路 ３４、３５、３６ 演算器 ３７ 加算器 ３８ 係数算出器
回路 ３４、３５、３６ 演算器 ３７ 加算器 ３８ 係数算出器
Claims (2)
- 【請求項１】 電圧または電流制御型の発振器と、基準
周波数発生器と、前記発振器の分周出力と基準周波数発
生器の位相を比較する位相比較器と、前記位相比較器の
出力で前記発振器を制御する変換回路と、前記発振器の
特性に応じた周波数切替時の過渡応答を補償するデータ
の入った記憶手段を備えたシンセサイザ。 - 【請求項２】 発振器の特性に応じた周波数切替時の過
渡応答を補償するデータを、記憶データと演算により算
出する算出手段を備える請求項１記載のシンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218360A JPH0563566A (ja) | 1991-08-29 | 1991-08-29 | シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218360A JPH0563566A (ja) | 1991-08-29 | 1991-08-29 | シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563566A true JPH0563566A (ja) | 1993-03-12 |
Family
ID=16718669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218360A Pending JPH0563566A (ja) | 1991-08-29 | 1991-08-29 | シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563566A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111452A (ja) * | 1993-03-31 | 1995-04-25 | Kiyoshi Kase | 位相ロックループ回路 |
| JP2007515120A (ja) * | 2003-12-19 | 2007-06-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧制御周波数発生器における妨害を補償する装置及び方法 |
-
1991
- 1991-08-29 JP JP3218360A patent/JPH0563566A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111452A (ja) * | 1993-03-31 | 1995-04-25 | Kiyoshi Kase | 位相ロックループ回路 |
| JP2007515120A (ja) * | 2003-12-19 | 2007-06-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧制御周波数発生器における妨害を補償する装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292965B1 (ko) | 온도 보상 및 주파수 승산 기능을 갖는 주파수합성기 및 이를제공하는 방법 | |
| US4980652A (en) | Frequency synthesizer having compensation for nonlinearities | |
| JP3597471B2 (ja) | デジタル位相ロックループ周波数シンセサイザ | |
| KR100361855B1 (ko) | 주파수합성기 | |
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| CA2125443C (en) | Digitally controlled fractional frequency synthesizer | |
| JP2010226751A (ja) | 分数分割電荷補償手段を有する周波数シンセサイザ | |
| JPS6256689B2 (ja) | ||
| JPS6111003B2 (ja) | ||
| US7308062B2 (en) | Apparatus for providing system clock synchronized to a network universally | |
| JPH0563566A (ja) | シンセサイザ | |
| EP1030453A1 (en) | A method for reducing transition time in a PLL frequency synthesizer having a programmable frequency divider | |
| US11290118B2 (en) | Frequency synthesizer | |
| JP3302082B2 (ja) | 周波数シンセサイザー | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2002151960A (ja) | Ｐｌｌ回路 | |
| JPH02100519A (ja) | 周波数シンセサイザ | |
| JPH04346518A (ja) | 基準信号発生回路 | |
| JP2987173B2 (ja) | 位相ロックドループ回路 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH0730410A (ja) | フェーズ・ロックド・ループ回路 | |
| JPH09284132A (ja) | Ｐｌｌ回路 | |
| JP2000022533A (ja) | 周波数シンセサイザ | |
| JPH0797731B2 (ja) | Ｖｃｏ制御回路 | |
| JPH10322130A (ja) | 周波数合成器 |