KR100292965B1 - 온도 보상 및 주파수 승산 기능을 갖는 주파수합성기 및 이를제공하는 방법 - Google Patents

온도 보상 및 주파수 승산 기능을 갖는 주파수합성기 및 이를제공하는 방법 Download PDF

Info

Publication number
KR100292965B1
KR100292965B1 KR1019980708426A KR19980708426A KR100292965B1 KR 100292965 B1 KR100292965 B1 KR 100292965B1 KR 1019980708426 A KR1019980708426 A KR 1019980708426A KR 19980708426 A KR19980708426 A KR 19980708426A KR 100292965 B1 KR100292965 B1 KR 100292965B1
Authority
KR
South Korea
Prior art keywords
frequency
temperature
oscillator
coupled
synthesizer
Prior art date
Application number
KR1019980708426A
Other languages
English (en)
Other versions
KR20000010569A (ko
Inventor
스티븐 에프. 질릭
Original Assignee
비센트 비.인그라시아, 알크 엠 아헨
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 알크 엠 아헨, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아, 알크 엠 아헨
Publication of KR20000010569A publication Critical patent/KR20000010569A/ko
Application granted granted Critical
Publication of KR100292965B1 publication Critical patent/KR100292965B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

온도 보상 및 주파수 승산 기능을 갖는 주파수 합성기(200)로서, 적어도 하나의 온도 보상 및 주파수 승산 소자(208)를 포함하는 위상 동기 루프(206)에 결합된 온도 비보상된 주파수 발진기(202)를 가진다. 소자(208)는 양호하게는 다중-계수 분할기이다. 소자(208)는 온도의 함수로서 및 분수 주파수 승산 인수의 함수로서 변화하도록 제어 회로(210)에 의해 프로그램된다. 소자(208)는 또한 주파수 발진기(202)의 공칭의 주파수의 조절 기능을 제공한다. 주파수 발진기(202) 및 양호하게는 합성기(200)의 모든 소자가 소자(208)에 의해 온도 보상되어 온도 안정 승산 출력 주파수(238)을 생성한다.

Description

온도 보상 및 주파수 승산 기능을 갖는 주파수 합성기 및 이를 제공하는 방법
주파수 합성기는 일반적으로 주파수 안정 무선 통신에 사용되도록 온도 보상 회로를 갖는 수정 제어 주파수 발진기로부터 기준 주파수 신호를 공급받는다. 이러한 보상 회로는 아날로그 또는 디지탈 장치로 구성되며, 온도 범위에 걸쳐 상대적으로 평탄한 주파수 출력을 제공하도록 사용된다. 일반적으로, 발진기의 최종 주파수의 절대값 조절이 가능하도록 용량성 소자가 제공된다. 이러한 용량성 소자는 일반적으로 트림 커패시터이거나 또는 인가 DC 전압에 의해 제어되는 아날로그 베렉터의 형태이다. 이러한 커패시턴스를 조절함에 의해, 사용자는 원하는 최종 주파수로 발진기를 조절(wrap)할 수 있다.
당해 기술 분야의 숙련자에게는 명확한 것처럼, 수정 제어 주파수 발진기의 주파수 조절 범위(wrapability)는 수정 및 그 전극의 물리적 크기에 한정된다. 조절 범위의 증가는 폭-대-두께 비가 증가함에 따라 수정의 사용을 필요로 한다. 그러나, 폭-대-두께 비의 증가는 조절 범위 요구치를 더 높이지 않은 수정에 비해 더욱 파손되기 쉽게 하며 더욱 고가이다. 또한, 조절 범위가 넓은 수정은 더욱 민감한 속성으로 인해 장시간의 안정성이 보장된다.
조절 범위는 큰 동조 범위를 갖는 용량성 소자를 이용함에 의해 증가될 수 있다. 그러나, 이는 일반적으로 소자가 물리적으로 크기가 클 것을 요한다. 발진기의 가격 및 크기의 증가와는 별도로, 소자의 크기는 다른 문제점을 야기한다. 특히, 아날로그 베렉터는 필요에 의해 크고 집적 회로 공정에서 디지탈 회로처럼 그 크기가 축소되지 않는다. 또한, 이들 반응성 소자는 수정 온도 변이를 따라 보상되는 것 외에도 인가된 전압에 의해 제어되어야 하는 수정 온도 변이폭 외부의 그 자체의 변이폭을 갖는다. 베렉터의 양호한 온도 성능을 위해서, 고 공급 전압이 바이어스용으로 필요하다. 그러나, 이는 저 전압, 단일-공급원 동작 주파수 발진기의 사용을 제한한다. 또한, 발진기 AC 전압 출력 스윙은 베렉터가 도전하는 것을 방지하도록 제어해야 한다.
종래 주파수 합성기 응용물에 있어서, 주파수는 3회 또는 그 이상 조작된다. 먼저, 수정 제어 주파수 발진기는 온도에 걸쳐 상대적으로 평탄한 주파수 출력을 제공하기 위해 적용되는 온도 보상 회로를 갖는다. 다음으로, 발진기는 원하는 주파수로 래핑(wrap)된다. 다음으로, 이러한 보정된 발진기 주파수는 위상 동기 루프(PLL)에서 승산되어 무선 통신 장치내의 로컬 발진기에 필요한 높은 주파수를 생성한다. 추가 합성기 소자없이 단일 소자를 이용하여 합성기 출력 주파수를 온도 보상하는 것이 바람직하다.
더 간략한 회로로 더욱 정확한 선형 반복 온도 보상을 구현하고, 발진기를 원하는 주파수로 래핑하여 더 작고 저렴한 소자가 이용되도록 하는 동조 가능 반응성 소자를 필요없으며, 주파수 합성기내의 수정 발진기 및 다른 회로 소자의 온도 보상이 얻어지는 온도-의존성 주파수 승산 소자를 제공하는 PLL 주파수 합성기를 이용한 온도 보상 주파수 발진기에 대한 요구가 있다. 또한, 수정 발진기 및 다른 회로 소자의 온도 보상을 제어, 래핑, 및 손상을 주는 어떠한 의사(spurious) 주파수 응답을 초래하지 않는 PLL의 주파수 승산을 가능하게 하는 저가격, 소형, 저 소비 전류, 고 수율의 발진기 및 PLL을 제공하는 것이 바람직하다.
본 발명은 일반적으로 다중 채널 라디오에서 압전 주파수 발진기와 결합하여 사용되는 주파수 합성기에 관한 것으로, 특히 온도 보상 및 주파수 승산 기능을 갖는 주파수 합성기 및 그 제공 방법에 관한 것이다.
도 1은 온도 비 의존성 주파수 승산기로 온도 보상 기준 주파수 신호를 제공하는 종래 기술의 회로의 블럭도.
도 2는 온도 비 의존성 PLL에 적용되는 온도-의존성 주파수 신호를 온도 보상하도록 펄스 삭제 회로를 제공하는 종래 기술의 회로의 블럭도.
도 3은 온도 비 의존성 PLL에 적용되는 온도-의존성 주파수 신호를 온도 보상하도록 직접 디지탈 합성기를 이용하는 종래 기술의 회로의 블럭도.
도 4는 온도-비의존성 주파수 발진기에 대한 보정을 위해 PLL내에서 직접 디지탈 합성기(DDS) 누산기로 온도 보상 신호를 제공하는 종래 기술의 회로의 블럭도.
도 5는 본 발명에 따라 온도 의존성 주파수 발진기로부터 신호를 온도 보상하고 동기 루프 회로로 온도-의존성 승산 인수를 주기 위해 사용되는 동기 루프 회로에 결합된 온도-의존성 소자를 제공하는 회로의 블럭도.
도 6은 도 5의 회로의 한 실시예로서, 본 발명에 따라 동기 루프 회로는 PLL이고, 온도-의존성 승산 소자는 잡음-정형 디지탈 변조기 신호에 의해 입력되는 다중-계수 주파수 분할기인 블럭도.
도 7은 본 발명에 따라 온도 의존성 승산 인수를 제공하기 위해 PLL로 인가되는 온도-의존성 주파수 발진기 신호를 온도 보상하도록 PLL내에 다중-계수 주파수 분할기를 제공하는 회로의 블럭도.
도 8은 본 발명에 따라 PLL의 분해도를 증가시키기 위해 혼합기가 추가로 사용되는 도 7의 회로의 양호한 실시예.
도 9는 본 발명에 따라 온도-의존성 승산 인수를 제공하기 위해 VCO 출력에서 PLL 루프로 혼합되는 온도-의존성 주파수 신호를 생산하기 위해 다중-계수 주파수 분할기 및 제어 회로를 제공하는 회로의 블럭도.
도 10은 온도-의존성 PLL 소자의 사용을 통해 승산되고 온도 보상된 주파수 출력을 제공하기 위한 방법의 흐름도.
도 1은 승산되고 온도 보상된 주파수 출력(12)을 제공하는 종래 기술의 주파수 소스(10)을 도시한다. 이 장치에서 온도 보상된 주파수 발진기(14)는 원하는 주파수 출력(12)을 제공하는 온도-비의존성 주파수 승산기(16)에 결합된다.
주파수 발진기(14)는 수정 발진기(18), 일반적으로 베렉터로 칭하는 적어도 하나의 주파수 래핑 소자(20), 온도 보상 제어기(22), 온도 센서(24), 및 메모리(26)을 포함한다. 메모리(26)는 온도 센서(24)에 의해 제공된 선정된 온도 가변 전압 신호에 대응하는 수정에 대한 온도 보상 데이타의 프로그래밍된 룩업 테이블(look-up table)을 갖는다. 일반적으로, 센서(24)는 주파수 발진기(14) 양단의 온도 경도로 인해 발생할 수 있는 에러를 감소하기 위해 수정에 근접되게 위치된다. 센서(24)는 온도 표시 신호(28)를 제어기(22)에 제공하여, 제어기(22)로 하여금 센서 신호(28)에 대응하는 메모리(26)내의 수정 보상 데이타를 룩-업하도록 한다. 제어기(22)는 다음으로 대응하는 조절 전압 신호(30)를 래핑 소자(20)로 향하게 하여 그 커패시턴스를 변화시킨다. 래핑 소자(20)는 주파수 발진기 회로(18)에 결합되어, 커패시턴스의 변화는 주파수 발진기(14)의 주파수 출력(32)의 대응 변화를 초래할 것이다. 이 방법에서, 주파수 발진기(14)는 주파수 승산기(16)에 결합하도록 상대적으로 안정한 온도 보상 주파수 출력(32)를 제공한다. 주파수 발진기(14)는 또한 특정 출력 주파수(32)로의 주파수 발진기(14)의 조절이 가능하도록 외장 DC 전압 래핑 신호(도시 없음)을 포함할 수 있다.
주파수 승산기(16)은 일반적으로 위상 동기 루프(PLL)을 포함하는 주파수 합성기이다. 분수 분할(fractional division) 또는 시그마-델타 변조(sigma-delta modulation)과 같은 방법에 따른 PLL 주파수 합성기는 1보다 큰 온도-비의존성 주파수 승산을 구형하기 위한 당업자에게 공지된 장치이다. 유사하게, 주파수 분할기는 1보다 작은 온도 비의존성 주파수 분할을 구현하기 위한 당업자에게는 공지된 장치이다. 일반적으로, 주파수 승산기(16)는 주파수 발진기(14)로부터 온도 보상된 주파수 출력(32)을 취하고 이를 승산하여 무선 통신 설비에서의 국부 발진기로서 사용하도록 일반적으로 높은 또 하나의 주파수(12)를 출력한다.
이러한 종래 주파수 소스(10)의 단점은 주파수의 승산 조절이 이 회로에서 발생하고, 각각의 조절은 그 자체의 특정한 추가 회로를 요한다는 점이다. 주파수 발진기(14)는 수정의 온도 보상을 제공하기 위하여 래핑 소자를 필요로 하고, 주파수 소스(10)는 출력 주파수(12)를 변환하기 위해 승산기 회로(16)를 필요로 한다. 래핑 소자(20)는 일반적으로 용량성 부하 변화에 더욱 민감한 특정한 수정 설계를 필요로 하는 대형 비선형 아날로그 베렉터를 포함한다. 또한, 더욱 민감한 수정 설계는 또한 수정을 온도 변이 및 노화에 더욱 민감하게 한다. 또한, 주파수 소스내의 다른 구성 부품의 온도 변이는 보상되지 않는다.
도 2는 주파수를 온도 범위에 걸쳐 변화하도록 하는 주파수 발진기(52)를 이용하는 다른 종래 기술의 주파수 소스(50)를 도시한다. 이 소스(50)에서, 발진기 출력(54)은 온도 의존성이나, 펄스 소거 회로(56)에 의해 실질적으로 보상되어, PLL(58)에 결합되기 이전에 출력(54)의 온도 보정을 제공한다. PLL(58)은 제1 분할기(60), 제2 분할기(62), 위상 검출기(64), 로우패스 루프 필터(66), 및 전압 제어 발진기(VCO)(68)를 포함한다. 또한, 소스는 펄스 소거 회로(56)를 제어하기 위한 온도 보상 제어 회로(72)를 포함한다.
주파수 발진기(52)의 출력(54)은 펄스 소거 회로(56)를 통해 PLL(58)에 결합되는 온도-가변 직사각형 파 펄스 열이다. 제어 회로(72)는 주파수 발진기(52)의 온도 변이에 따라 주파수를 낮추도록 펄스열로부터의 펄스를 소거하기 위해 펄스 삭제 회로(56)으로 향한다. 이러한 방법에서, 상대적으로 안정된 온도 보상 주파수 출력(76)이 PLL(58)에 결합된다.
펄스 소거 회로(76)로부터의 출력은 제1 분할기(60)에 의해 주파수 분할되고, 기준 신호로서 위상 검출기(64)로 입력된다. 원하는 주파수를 출력하기 위한 VCO(68)로부터의 출력은 제2 분할기(62)에 의해 분할되고 위상 검출기(64)로 입력된다. 위상 검출기(64)는 루프 필터(66)를 통해 위상 편차 신호(78)를 VCO(68)의 제어 단자(80)로 출력한다. 루프 필터(66)는 펄스 열내의 손실 펄스에 의해 위상 검출기(64)내에서 생성된 스위칭 과도값(transient)를 감소시킨다.
이 종래예의 주파수 소스(50)의 단점은 펄스 소거가 위상 검출기(64)로 하여금 펄스가 손실된 임의의 시간 주기 동안 VCO(68)로 긴 위상 편차 신호(78)를 생성하도록 한다는 점이다. 긴 위상 편차 신호와 짧은 위상 편차 신호(78) 사이의 이러한 스위칭은 무선 통신 송수신기를 틀린 주파수로의 수신 또는 송신을 초래할 수 있는 VCO(68)내의 측대역 신호를 생성한다. 이로 인해 매우 낮은 주파수 로우패스 루프 필터(66)의 사용을 필요로 하는데, 이는 대형 필터 구성 부품을 필요로 하고 느린 동기된 시간을 초래한다. 예를 들면, 15MHz 기준 신호내의 1 ppm 보정은 펄스 열로부터 15펄스/초의 소거를 필요로 하며, 이는 루프 필터(66)에서 15 Hz 위상 편차 신호(78)를 야기한다. 루프 필터(66)는 유효하기 위해서는 15 Hz 신호(78)는 제거 할 필요가 있다. 15 Hz 필터는 일반적으로 단점인 큰 구성 부품을 필요로 한다.
도 3은 도 2의 소스와 매우 유사한 다른 종래 기술의 주파수 소스(100)를 도시하나, 도 2의 위상 소거 회로 대신에 직접 디지탈 합성기(DDS)(102)를 이용한다. DDS(102)는 온도-의존성 주파수 발진기(104)로부터의 신호에 의해 클럭킹되고, 마이크로-제어기(106)는 온도 보상 비트 보정을 수행하며, DDS(102)내의 D-A 변환기는 보정된 데이타(108)를 온도 보상된 주파수 출력(110)으로 변환한다. 이러한 소스(100)은 측대역 신호를 감소하는 규정 펄스 열을 생성하는 잇점이 있으나, 대신 D-A 변환기내에서 전류가 크게 소모된다. 또한, 이러한 소스(100)는 원하는 승산된 출력을 얻기 위해 회로내에 추가 주파수 승산 소자(112)를 필요로 하는 단점이 있으며, 소스내의 다른 구성 부품의 온도 변이는 보상되지 않는다.
도 4는 주파수 발진기(156)의 온도 보상을 제공하고 미세 주파수 분해도를 구현하는 DDS 누산기(152)를 이용하는 다른 종래 기술의 주파수 소스(150)를 도시한다. 이 소스(150)은 누산기 레지스터의 높은 비트로부터 그 출력을 취하는 신호 누산기를 사용함으로 인해 누산기(152)의 출력(154)에서 열화된 의사 성능을 갖는 단점이 있다. 누산기는 당업계에서 공지됨을 인지해야 한다. 이러한 방법은 도 2의 펄스 소거 회로(56)에 의해 필요한 것과 유사한 큰 필터링을 필요로 한다.
도 5는 본 발명에 따른 주파수 합성기(200)의 일반적인 수행을 도시한다. 비보상되고 온도 의존성의 기준 주파수 발진기(202)로부터의 신호(204)는 온도-의존성 주파수 승산 소자(208)를 갖는 동기 루프 회로(206)로 입력된다. 동기 루프 회로(206)는 위상 동기 루프, 주파수 동기 루프 또는 지연 동기 루프일 수 있다. 특히, 위상 동기 루프 회로는 위상 검출기를 포함하며, 주파수 동기 루프 회로는 주파수 검출기를 포함하며, 지연 동기 루프 회로는 지연 검출기를 포함한다. 한 실시예에서, 동기 루프 회로(206)는 위상 동기될 루프이고, 소자(208)는, 양호하게는 주파수의 분수 분할을 하게 하는 잡음 정형 디지탈 변조기에 의해 조절되는 다중-계수 분할기로서 정수 분할보다 미세 분해가 가능하다.
양호한 실시예에서, 소자(208)는 2중 계수 분할기이며, 주파수 발진기(202)를 온도 보상하도록 온도에 의존하여 변화된다. 이는 온도-의존성 제어 신호(212)를 소자(208)로 인가하는 온도 보상 제어 회로(210)에 의해 얻어진다. 소자(208)는 주파수 합성기 회로(200)의 모든 구성 부품을 온도 보상하도록 사용될 수 있다. 이는 온도-의존성 구성 부품이 독립적으로 온도 보상되는 종래 기술에 비해 이득적이다. 단일 온도 보상 소자(208)의 사용은 낮은 가격 및 낮은 전류 소비 외에도 종래 합성기에 비해 크게 간략화된다.
본 발명은 주파수 발진기가 특정 감도를 갖는 수정을 제공하는 것이 더 이상 필요하지 않다는 이점을 제공한다. 이는 수정 발진기가 공칭 주파수로 래핑될 확장 래핑 범위를 필요로 하지 않기 때문이다. 이제 이러한 주파수 조절 기능은 소자(208)의 승산 기능과 결부되어 수행될 수 있다. 그러므로, 덜 민감하고 더욱 견고하며 절감된 가격의 수정이 사용될 수 있다. 또한, 덜 민감한 수정은 긴 안정성(에이징(aging))을 갖는다. 또한, 발진기를 원하는 주파수로 래핑하기 위한 베렉터와 같은 대형 동조 가능한 반응성 소자가 필요치 않다.
도 6은 본 발명의 한 실시예로서, 온도 의존성 주파수 발진기(202), PLL로 도시된 동기 루프 회로(206), 잡음-정형 디지탈 변조기(214), 및 온도 보상 제어 회로(210)를 포함한다. 동기 루프 회로(206)는 위상 검출기(216), 그 출력이 결합되는 루프 필터(218), 그 출력이 결합되는 전압 제어 발진기(220)를 포함하며, 발진기의 출력이 동기 루프 회로(206)의 피드백 경로(240)내의 다중-계수 분할기(222)를 통해 위상 검출기(216)의 제1 입력에 다시 결합된다. 주파수 발진기(202)는 신호 경로(242)를 통해 위상 검출기(216)의 제2 입력으로 주파수를 인가한다. 양호하게는, 발진기는 주파수 출력(238) 선택의 유연성을 개선하는 온도-비의존성 제2 분할기(224)를 통해 주파수 신호를 제공한다. 제어 회로(210)는 온도 센서(226) 및 온도 보상 제어기(228)에 결합된 메모리(230)를 포함하며, 제어 회로(210)의 제어기(228)는 분할기(222)에 결합되어 분할기(222)를 제어한다.
온도 보상 제어 회로(210)는 접속 온도 센서(226)로부터 온도 신호(232)를 모니터하고 접속 메모리(230)내의 온도 신호(232)에 대응하는 값을 룩업하기 위해서 온도 신호(232)를 이용한다. 메모리(230)는 합성기의 이전 온도 열로부터 선정된 값으로 기억된다. 합성기 회로의 소자로서 생성된 출력 주파수 에러를 보상하기 위해 계산된 값은 온도에 변화한다. 온도 보상 공정은 적절한 온도 보상 값을 결정하기 위해 룩업 테이블, 계산 또는 이들 둘의 결합을 이용한다. 센서(226)는 주변 온도의 변화를 표시하고, 메모리(230)는 적절한 대응 보상 값(234)을 온도 보상 제어기(228)로 공급한다. 제어기(228)는 원하는 PLL 승산 인수를 따라 적절한 온도-의존성 변조기 제어 신호(212)를 분할기(222)로 생성한다. 양호한 실시예에서, 제어 신호(212)는 잡음-정형 디지탈 변조기(214)를 통해 인가되어 잡음 감소 온도-의존성 분할기 계수 제어 신호(236)은 분할기(222)로 인가되며 승산되고 온도 보상된 주파수 합성기 출력이 얻어진다.
이는 종래 기술(도1에 도시)과는 상이한 것으로 기준 주파수 발진기와 같은 분리된 합성기 소자는 독립적으로 온도 보상된다. 또한, 종래 기술의 발진기의 경우, 주파수 래핑 소자는 합성기의 전체 소자의 온도 보상을 포함하지 않는 온도 보상을 제공하도록 사용된다. 본 발명은 추가 주파수 래핑 소자의 사용없이 단일 온도 보상 소자에서 모든 온도 보상 및 주파수 승산을 제공하는 이점이 있다.
양호한 실시예에서, 잡음-정형 디지탈 변조기(214)는 제어기(228)로부터 다중-계수 분할기(222)까지의 제어 신호 경로(212)내에서 분할기(222)를 제어하기 위해서 접속되어, PLL은 양호한 주파수 해상도를 얻을 수 있음과 동시에 의사 주파수를 감소시킨다. 잡음-정형 변조기(214)의 출력은 온도 보상 제어 회로(210)에 의해 온도 의존성이 된다. 변조기(214)는 특정 시간 주기 동안 다중-계수 분할기(222)의 계수를 증가 및 감소시켜서 평균 분수 계수가 얻어진다. 고속 스위칭은 더 양호한 평균 계수를 제공한다. 또한, 변조기(214)는 다중-계수 분할기(222)의 주파수 승산 인수를 온도-의존성 분할기 계수 제어(236)를 통한 온도의 함수로서 변화하여 승산되고 온도 보상된 합성기 주파수 출력(238)이 얻어진다.
잡음-정형 디지탈 변조기(214)는 다양한 방식으로 이행될 수 있다. 당업계에서는 공지된 디지탈 변조의 이행은 분수-분할 및 시그마-델타 변조기로서, 둘다 그 출력에 대해 적절한 잡음-정형을 제공할 수 있다. 1 비트 출력을 갖는 시그마-델타 변조기는 분할기의 미세 분해도 및 그로 인한 합성기 주파수 출력의 미세 분해도를 구현한다. 이들 변조기는 분할기 계수가 변화함에 따라 생성된 잡음을 정형하고 이 잡음을 분할기의 공칭 출력 주파수로부터 벗어나게 변환하는 방식으로 분할기 계수를 변화함에 의해 평균 분할기 계수를 생성하는 역할을 한다.
도 7은 도 6의 합성기의 별예를 도시하는 것으로, 온도 의존성 다중-계수 분할기(222)는 발진기(202)의 신호 경로(242)에 위치되고 온도 비의존성 분할기(224)는 양호하게는 PLL인 동기 루프 회로(206)의 피드백 경로(240)내에 위치된다. 합성기내의 임의의 또는 모든 분할기는 온도-의존성 신호에 따라 제어될 수 있으나, 시스템 성능이 추가적으로 복잡하지 않다면 이는 불필요하며, 비효율적이고 가격면에서도 적절하지 않다.
도 8은 도 7의 합성기의 별도예로서, 혼합기(244)는 피드백 경로(240)내에 접속되고 발진기 신호 경로(242)로부터의 피드 포워드 경로 접속(feed forward path conncting)에 결합된다. 믹서(244)의 추가는 동기 루프 회로(206)의 분해도를 증가시키는데 사용된다.
도 9는 본 발명의 다른 실시예를 도시하는데, 제3 온도 비의존성 분할기(246)는 발진기 신호 경로(242)로부터 피드 포워드 경로 접속으로 접속되고, 온도 비의존성 분할기(224)는 양호하게는 PLL인 동기 루프 회로(206)의 피드백 경로(240)내에 접속된다. 혼합기(248)는 피드백 경로(240)내에 접속되고 다중-계수 분할기(222)를 통해 신호 경로(242)로 접속된다. 온도 의존성 다중-계수 분할기(222)를 이용하여 다양한 다른 동기 루프 구성이 가능하다는 점이 인식될 것이다. 예를 들어, 합성기는 원하는 분해도 또는 복잡성에 의존하여 하나 이상의 각각의 피드백 경로, 발진기 신호 경로 및 피드 포워드 경로를 갖는다. 또한, 다중 비의존성 동기 루프 회로는 제어 회로와 병렬로 제어되며, 비의존성 동기 루프 신호는 개선된 분해도를 제공하기 위해서 혼합기에 의해 혼합된다. 이들 경로의 임의의 하나 또는 전부는 온도 보상 및 주파수 승산 모두를 제어하는 온도 의존성 다중-계수 분할기를 포함한다.
도 10은 본 발명에 따라 온도-의존성 주파수 승산 소자의 사용을 통해 승산 및 온도 보상된 합성기 주파수 출력을 제공하기 위한 방법(300)의 흐름도를 도시한다. 이 방법(300)은 주파수 발진기의 온도 변이의 함수로 변화하고 주파수 승산 인수의 함수로서 변화하도록 프로그램된 동기 루프 회로내에 온도 의존성 주파수 발진기 및 적어도 하나의 주파수 승산 소자를 제공하는 제1 단계(302)를 포함한다. 양호한 실시예에서, 제공된 주파수 승산 소자는 다중-계수 분할기이고, 동기 루프 회로는 위상 동기 루프이다.
제2 단계(304)는 발진기에 인접한 주변 온도의 측정 및 주위 온도값 생성을 포함한다. 제3 단계(306)는 주변 온도 값 및 원하는 주파수 승산 인수에 해당하는 선정된 온도 의존성 제어 신호에 대한 룩업 테이블의 검색을 포함한다. 별도로, 이 단계(306)는 온도 의존성 제어 신호의 계산 또는 제어 신호의 검색 및 계산의 결합을 포함한다. 최종 단계(308)는 적어도 하나의 주파수 승산 소자로 제어 신호를 인가하여 원하는 온도 보상되고 승산된 출력 주파수가 합성기로부터 얻어진다.
온도 보상 방식은 종종 온도-의존성 주파수 발진기의 에이징을 수정에 대한 선택 사항을 갖는다. 온도 보상의 트레이닝(training)이 일반적으로 에이징 이전에 수행되므로 선형 단차 크기 보상은 에이징 보정용으로 바람직하다. 단차 크기의 보상 방식이 비선형인 경우, 에이징 보상은 온도 보상에 대해 선형적으로 추가될 수 없다. 이러한 상황으로 에이징을 바르게 보상하기 위해서는 비선형 외삽법(extrapolation) 회로의 사용이 필요하다. 본 발명의 잡음-정형 디지탈 변조기이 사용은 에이징 보상에 유용한 추가 선형성을 제공한다.
본 발명에서 잡음-정형 디지탈 변조기를 사용하는 선형성 이점은 본 발명의 도 8을 참조로 한 예로서 도시될 수 있다. 먼저, 다중-계수 분할기(222)가 잡음-정형 디지탈 변조기에 의해 제어된다. 이는 N이 주어진 온도에서 고정된 정수값임을 의미한다. FOUT을 승산 및 온도 보상된 출력 주파수로 하고 FOSC를 온도 의존성 주파수 발진기의 주파수로 한다.
M=1인 경우의 제2 분할기(224)값은
N의 변화에 따른 승산 및 온도 보상된 출력 주파수(FOUT)의 변화는
FOUT을를 정규화하면 수학식 2는
이 예에서 주파수의 최소 허용 가능 변화는 정수 N인 1만큼 변화할 때 발생한다. 이는 FOUT에서의 최소 가능 주파수 해상도를 표시한다. N에서 단지 한 단차만을 이용하여 FOUT에서의 주파수를 0.1ppm 만큼 변화시키기 위해서는, N은 아래와 같이 약 3200이 되어야 한다.
주파수를 50ppm 만큼 변화시키기 위해서, 아래와 같이 N은 약 2730에서 약 3756 범위어야 한다.
그러나, N이 단일 단차 당 주파수 변화는 각 한계점에서 변한다. N=2730에서, 단차 당 주파수 변화는
로서, 이는 0.134ppm의 분해도와 일치한다. 공칭의 N=3162에서, 해상도는 0.100ppm 이며, N=3756에서 분해도는 0.071ppm이다. 그러므로, 공칭의 0.1ppm 주파수 분해도를 갖는 정수 분할기를 이용하여 약 ±30%의 미분 비선형이 된다.
N=3162에서의 주어진 주파수 분해를 이용하여 주파수를 ±50ppm으로 조절하는 시도, 0.100ppm, 는 심각한 애러를 유발한다. 예를 들면, 선형계에서 ±500 단차(50ppm/0.100ppm/단차)가 ±50ppm 주파수 조절을 이루기 위해 필요할 것이다. 그러나, 주파수 분해도의 비선형성으로 인해, 다음 주파수는 아래와 같이 변한다.
±N의 500 동일 단차에 대한 적분 비선형은 -6.8 ppm 및 +9.4ppm이다. 원하는 ±50ppm 범위의 한계에서, 이는 각각 -14% 및 +19% 에러에 해당한다. 도 8이 발명에서, 다중-계수 분할기에 단지 적분 단차만이 사용되는 경우, 단순 선형 가산을 이용한 에이징 보상은 ±10 ppm 이상의 정밀도가 요구되는 경우에는 실질적으로 불가능하다.
본 발명은 잡음-정형 디지탈 변조기에 의해 제어되는 다중-계수 분할기(도 8의 222로 도시됨)를 이용함에 의해 개선된 선형 보상 성능을 제공하여, 에이징 보상의 복잡성을 감소하는 것이다. 본 발명에서 이용되는 잡음-정형 디지탈 변조기는 다중-계수 분할기를 제어하는 수단을 제공하여 N+분수와 같은 분수, 비-정수 분할 값을 효과적으로 제공할 수 있다. 디지탈 변조기는 특정 시간 간격 동안 1 이상의 값으로 분할하기 위한 다중-계수 분할기를 제어함에 의해 수행된다. 특정 시간 간격 동안, 유효한 분할 값은 1 이상이 분할 값의 가중된 평균값이다. 예를 들면, 다중-계수 분할기가 99%의 시간 간격에 대해 N으로 분할되고 1%의 사간 간격에 대해 N+1로 분할되는 경우, 분할기의 유효 분할값은 N+1/100이다. 이러한 기술은 적은 N 값으로 고도의 분해도가 가능하도록 한다.
잡음 정형 디지탈 변조기의 출력 주파수는 기본 주파수 및 기본 주파수 주위의 잡음 측대역을 갖는다. 디지탈 변조기의 잡음 정형은 디지탈 변조기의 오버샘플 출력이 기본 주파수로부터 주파수 도메인에서 벗어난 정형된 잡음을 갖는 기술이다. 이로써 본 발명은 잡음 측대역이 개선되고 합성된 출력 주파수의 순도가 높아진다. 본 발명에 따른 잡음-정형 디지탈 변조기의 사용으로 다중-계수 분할기에 대해서 정수값만을 이용하는 경우에 비해 온도 보상에 있어 상당히 선형적 동작을 제공하므로 에이징 보상의 곤란성을 완화한다.
본 발명의 양호한 실시예에서, 예를 들어 도 8에 도시된 것처럼, 동일한 0.1ppm 단차 크기 요구 및 ±50 ppm 범위를 충족하기 위해서, N=100/101과 Num/Den(분자/분모)인 분수-N 단차 크기의 이중-계수 분할기를 이용한다. 더 양호하게는, 분수-분할 잡음 정형 변조기는 이중-계수 분할기의 제어 신호 경로에 접속된다. 잡음-정형 변조기는 분모=1000에 0 내지 1000으로 변화하는 분자의 누산기 길이를 이용한다.
도 8을 참조하면,
분자의 변화에 따른 이중-계수 분할기에 대한 유효 N의 분수 변화에 대한 온도-보상 출력 주파수(FOUT)의 변화 결과치는
2중-계수 분할기에 대한 최소 분해도는 분자 단차가 1인 경우이다. 공칭값인 분자/분모=500/1000 에서, 분해도는 0.099 ppm이고, 분자/분모=1000/1000인 경우, 분해도는 0.098ppm이며, 분자/분모=0/1000에서 분해도는 0.100ppm이다. 이 예에서, 분수-분할 잡음-정형 디지탈 변조기에 의해 제어되는 2중-계수 분할기는 약 ±1%의 미분 비선형의 고무적인 결과를 초래하는데, 이는 약 ±30%의 미분 비선형에 비해 훨씬 개선된 값이다. 또한, 본 발명의 적분 비선형은 고무적으로 약 ±0.5%으로서 이는 원하는 ±50ppm 범위의 한계에서 약0.25ppm 까지 에러를 감소시킨다. 그러므로, 이중-계수 분할기는 0.5ppm 이상의 정확도가 요구되는 경우 단순히 선형 가산을 이용함으로써 에이징 보상을 하는 이점을 갖는다.
본 발명의 수개의 실시예가 도시되고 설명되었지만, 상술한 실시예의 재구성 및 조합외에도, 다양한 개조 및 대체가 본 발명의 신규한 기술 사상 및 범위로부터 벗어나지 않고도 당업자라면 가능하다는 것은 명백하다.

Claims (10)

  1. 온도 보상 및 주파수 승산 기능을 갖는 주파수 합성기에 있어서,
    온도 의존성 주파수 발진기;
    상기 주파수 발진기의 온도 변이의 함수 및 주파수 승산 인수의 함수로서 변화하도록 프로그램된 적어도 하나의 주파수 승산 소자; 및
    위상 동기 루프, 주파수 동기 루프 및 지연 동기 루프로 구성된 그룹으로부터 선택된 적어도 하나의 동기 루프 회로
    를 포함하되, 상기 발진기 및 상기 승산 소자는 온도 비의존성의 승산된 주파수가 제공되도록 상기 동기 루프 회로에 결합되는 것을 특징으로 하는 주파수 합성기.
  2. 제1항에 있어서, 상기 적어도 하나의 주파수 승산 소자는 주파수 분할기, 다중-계수 분할기 및 이중-계수 분할기로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 주파수 합성기.
  3. 제2항에 있어서, 상기 적어도 하나의 주파수 승산 소자는 상기 루프 회로의 피드백 경로 및 상기 발진기의 신호 경로 중 적어도 하나에 접속되는 것을 특징으로 하는 주파수 합성기.
  4. 제3항에 있어서, 적어도 하나의 혼합기(mixer) 및 위상 동기 루프에 대한 적어도 하나의 피드 포워드 경로를 더 포함하되, 상기 적어도 하나의 혼합기는 상기 위상 동기 루프의 주파수 해상도가 증가하도록 상기 적어도 하나의 피드 포워드 경로 및 상기 적어도 하나의 피드백 경로에 결합되며, 상기 적어도 하나의 주파수 승산 소자는 상기 적어도 하나의 피드 포워드 경로, 상기 위상 동기 루프의 상기 적어도 하나의 피드백 경로 및 상기 발진기의 상기 적어도 하나의 신호 경로의 그룹으로부터 선택된 전기적 경로에 접속되는 것을 특징으로 하는 주파수 합성기.
  5. 제1항에 있어서, 온도 보상 제어기에 결합된 온도 센서 및 메모리를 포함하는 제어 회로를 더 포함하되, 상기 제어 회로의 제어기는 상기 승산 소자에 결합되어 상기 승산 소자를 제어하는 것을 특징으로 하는 주파수 합성기.
  6. 제5항에 있어서, 상기 제어 회로의 제어 신호 경로내에 접속된 잡음-정형 디지탈 변조기(noise-shaping digital modulator)를 더 포함하는 것을 특징으로 하는 주파수 합성기.
  7. 제1항에 있어서, 상기 적어도 하나의 주파수 승산 소자는 분수 주파수 승산 인수의 함수로서 변화하도록 프로그램된 것을 특징으로 하는 주파수 합성기.
  8. 제1항에 있어서, 상기 동기 루프 회로는
    위상 검출기, 상기 위상 검출기가 결합되는 루프 필터, 및 상기 루프 필터가 결합되는 전압 제어 발진기 - 상기 발진기의 출력이 상기 승산 소자를 통해 상기 위상 검출기의 제1 입력에 다시 결합되고, 상기 발진기는 상기 위상 검출기의 제2 입력에 결합됨 - 를 포함하는 위상 동기 루프; 상기 승산 소자를 통해 제1 입력에 다시 결합되는 출력을 갖는 전압 제어 발진기에 결합된 루프 필터에 결합되며, 상기 발진기는 제2 입력에 결합되는 주파수 검출기를 포함하는 주파수 동기 루프; 및 상기 승산 소자를 통해 제1 입력에 다시 결합되는 출력을 갖는 전압 제어 발진기에 결합된 루프 필터에 결합되며, 상기 발진기는 제2 입력에 결합되는 지연 검출기를 포함하는 지연 동기 루프로 구성된 그룹 중 하나로부터 선택되는 것을 특징으로 하는 주파수 합성기.
  9. 주파수 합성기의 주파수 출력을 온도 보상 및 승산하는 방법에 있어서,
    온도 변이의 함수 및 주파수 승산 인수의 함수로서 변화하도록 프로그램된 적어도 하나의 주파수 승산 소자에 결합된 온도 의존성 주파수 발진기를 제공하는 단계;
    상기 발진기에 근접한 주위 온도값을 측정하는 단계;
    상기 주위 온도값과 상기 주파수 승산 인수에 대응하는 선정된 온도 의존성 제어 신호에 대한 룩업 테이블(lookup table)을 검색하는 단계; 및
    원하는 온도 보상 및 승산된 출력 주파수가 상기 합성기로부터 얻어지도록 상기 적어도 하나의 주파수 승산 소자에 상기 제어 신호를 인가하는 단계
    를 포함하는 방법.
  10. 제9항에 있어서, 상기 제공 단계는 잡음-정형 디지탈 변조기를 갖는 상기 적어도 하나의 주파수 승산 소자를 포함하며, 위상 동기 루프, 주파수 동기 루프 및 지연 동기 루프로 구성된 그룹으로부터 선택된 상기 적어도 하나의 동기 루프 회로에 결합되는 것을 특징으로 하는 방법.
KR1019980708426A 1996-04-22 1997-01-31 온도 보상 및 주파수 승산 기능을 갖는 주파수합성기 및 이를제공하는 방법 KR100292965B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/635,487 1996-04-22
US8/635,487 1996-04-22
US08/635,487 US5604468A (en) 1996-04-22 1996-04-22 Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
PCT/US1997/001824 WO1997040580A1 (en) 1996-04-22 1997-01-31 Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same

Publications (2)

Publication Number Publication Date
KR20000010569A KR20000010569A (ko) 2000-02-15
KR100292965B1 true KR100292965B1 (ko) 2001-06-15

Family

ID=24547989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980708426A KR100292965B1 (ko) 1996-04-22 1997-01-31 온도 보상 및 주파수 승산 기능을 갖는 주파수합성기 및 이를제공하는 방법

Country Status (6)

Country Link
US (1) US5604468A (ko)
EP (1) EP0897616B1 (ko)
JP (1) JP2000509219A (ko)
KR (1) KR100292965B1 (ko)
CN (1) CN1161882C (ko)
WO (1) WO1997040580A1 (ko)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525392B2 (en) * 2006-08-05 2009-04-28 Tang System XtalClkChip: trimming-free crystal-free precision reference clock oscillator IC chip
US5848355A (en) * 1993-07-07 1998-12-08 Motorola, Inc. Frequency synthesizer correction using a temperature responsive divisor control
US5781073A (en) * 1996-07-24 1998-07-14 Mii; Adam Temperature compensation method for an output frequency drift of an oscillator
US5883844A (en) * 1997-05-23 1999-03-16 Stmicroelectronics, Inc. Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof
US5856766A (en) * 1997-06-30 1999-01-05 Motorola Inc. Communication device with a frequency compensating synthesizer and method of providing same
US6282247B1 (en) * 1997-09-12 2001-08-28 Ericsson Inc. Method and apparatus for digital compensation of radio distortion over a wide range of temperatures
JP3419274B2 (ja) * 1997-10-03 2003-06-23 富士電機株式会社 センサ出力補償回路
JP3717289B2 (ja) * 1997-10-20 2005-11-16 富士通株式会社 集積回路装置
US6400930B1 (en) * 1998-11-06 2002-06-04 Dspc Israel, Ltd. Frequency tuning for radio transceivers
US6278867B1 (en) * 1998-11-25 2001-08-21 Ericsson Inc. Methods and systems for frequency generation for wireless devices
KR100303781B1 (ko) 1998-12-30 2001-09-24 박종섭 레지스터 제어 디지털 디디엘에 있어서의 언록 문제를 해결하기위한 언록 보상회로를 갖는 디디엘 클럭 발생기
US6321074B1 (en) * 1999-02-18 2001-11-20 Itron, Inc. Apparatus and method for reducing oscillator frequency pulling during AM modulation
US6690215B2 (en) * 1999-03-17 2004-02-10 Tropian, Inc. Sigma-delta-based frequency synthesis
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7072415B2 (en) * 1999-10-19 2006-07-04 Rambus Inc. Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation
US7161513B2 (en) * 1999-10-19 2007-01-09 Rambus Inc. Apparatus and method for improving resolution of a current mode driver
US6396329B1 (en) * 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
CA2288495A1 (en) * 1999-11-02 2001-05-02 Seste Dell'aera Radio calibration by correcting the crystal frequency
US6396355B1 (en) * 2000-04-12 2002-05-28 Rockwell Collins, Inc. Signal generator having fine resolution and low phase noise
US6928275B1 (en) * 2000-05-08 2005-08-09 Qualcomm Incorporated Method and apparatus for compensating local oscillator frequency error
US6522871B1 (en) * 2000-05-09 2003-02-18 Qualcomm, Incorporated Method and apparatus for compensating local oscillator frequency error through environmental control
EP1168634B1 (fr) * 2000-06-28 2007-06-13 STMicroelectronics N.V. Procédé de réduction de la consommation électrique d'un téléphone mobile cellulaire
US6420938B1 (en) 2000-08-30 2002-07-16 Lawrence Hoff Software controlled crystal oscillator
FI109626B (fi) * 2000-11-08 2002-09-13 Nokia Corp Syntetisoijajärjestely ja menetelmä signaalien muodostamiseksi, erityisesti monimoodista radiopuhelinlaitetta varten
US6456164B1 (en) 2001-03-05 2002-09-24 Koninklijke Philips Electronics N.V. Sigma delta fractional-N frequency divider with improved noise and spur performance
US6946919B2 (en) * 2002-01-14 2005-09-20 Cts Corporation Controllable crystal oscillator component
AU2002256138A1 (en) * 2001-04-09 2002-10-21 Cts Corporation High frequency vcxo structure
US20030007585A1 (en) * 2001-06-28 2003-01-09 Dalton Declan M. Fractional-n frequency synthesizer
JP3869699B2 (ja) * 2001-10-24 2007-01-17 株式会社アドバンテスト タイミング発生器、半導体試験装置、及びタイミング発生方法
JP3973910B2 (ja) * 2002-01-21 2007-09-12 シチズンホールディングス株式会社 温度補償型発振器の製造方法
US7546097B2 (en) * 2002-03-06 2009-06-09 Qualcomm Incorporated Calibration techniques for frequency synthesizers
US6946884B2 (en) * 2002-04-25 2005-09-20 Agere Systems Inc. Fractional-N baseband frequency synthesizer in bluetooth applications
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US7362800B1 (en) 2002-07-12 2008-04-22 Rambus Inc. Auto-configured equalizer
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US7768360B2 (en) * 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US20060113639A1 (en) * 2002-10-15 2006-06-01 Sehat Sutardja Integrated circuit including silicon wafer with annealed glass paste
US7791424B2 (en) * 2002-10-15 2010-09-07 Marvell World Trade Ltd. Crystal oscillator emulator
US7760039B2 (en) * 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US7301408B2 (en) 2002-10-15 2007-11-27 Marvell World Trade Ltd. Integrated circuit with low dielectric loss packaging material
US6831491B2 (en) * 2002-12-23 2004-12-14 Agilent Technologies, Inc. Systems and methods for correcting phase locked loop tracking error using feed-forward phase modulation
US7003274B1 (en) * 2003-03-05 2006-02-21 Cisco Systems Wireless Networking (Australia) Pty Limited Frequency synthesizer and synthesis method for generating a multiband local oscillator signal
US7315601B2 (en) * 2003-03-13 2008-01-01 Texas Instruments Incorporated Low-noise sigma-delta frequency synthesizer
US20050068118A1 (en) * 2003-09-30 2005-03-31 Silicon Laboratories, Inc. Reconfigurable terminal
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US7295077B2 (en) * 2003-05-02 2007-11-13 Silicon Laboratories Inc. Multi-frequency clock synthesizer
US7064617B2 (en) * 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
EP1623503B1 (en) * 2003-05-02 2012-03-14 Silicon Laboratories, Inc. Method and apparatus for a low jitter dual-loop fractional -n synthesizer
US7187241B2 (en) * 2003-05-02 2007-03-06 Silicon Laboratories Inc. Calibration of oscillator devices
US7288998B2 (en) * 2003-05-02 2007-10-30 Silicon Laboratories Inc. Voltage controlled clock synthesizer
US20050036580A1 (en) * 2003-08-12 2005-02-17 Rana Ram Singh Programmable phase-locked loop fractional-N frequency synthesizer
US7167058B2 (en) * 2003-12-11 2007-01-23 Seiko Epson Corporation Temperature compensation for a variable frequency oscillator without reducing pull range
US7161440B2 (en) * 2003-12-11 2007-01-09 Seiko Epson Corporation Temperature compensation circuit
US6995622B2 (en) * 2004-01-09 2006-02-07 Robert Bosh Gmbh Frequency and/or phase compensated microelectromechanical oscillator
JP4094576B2 (ja) * 2004-03-26 2008-06-04 エルピーダメモリ株式会社 オシレータ回路
ATE494660T1 (de) 2004-06-24 2011-01-15 Nokia Siemens Networks Oy Frequenzsynthesizer
US7068110B2 (en) * 2004-06-28 2006-06-27 Silicon Laboratories Inc. Phase error cancellation
US7253671B2 (en) * 2004-06-28 2007-08-07 Intelliserv, Inc. Apparatus and method for compensating for clock drift in downhole drilling components
KR100584602B1 (ko) * 2004-07-20 2006-05-30 삼성전자주식회사 화상형성장치의 환경 변화에 따른 링 오실레이터 설정장치및 방법
US20060095221A1 (en) * 2004-11-03 2006-05-04 Teradyne, Inc. Method and apparatus for controlling variable delays in electronic circuitry
US7327172B2 (en) * 2005-06-27 2008-02-05 Lsi Corporation Integrated clock generator with programmable spread spectrum using standard PLL circuitry
DE602006010553D1 (de) 2005-06-29 2009-12-31 Nxp Bv Synchronisationsschema mit adaptiver referenzfrequenzkorrektur
US7539277B2 (en) * 2005-09-09 2009-05-26 Freescale Semiconductor, Inc. Binary stream switching controlled modulus divider for fractional frequency synthesis
US20070057737A1 (en) * 2005-09-14 2007-03-15 Freescale Semiconductor, Inc. Compensation for modulation distortion
CN201298585Y (zh) * 2005-11-17 2009-08-26 Cts公司 振荡器模块无线基础结构电子装置和基础结构振荡器组件
CN100547905C (zh) * 2005-11-17 2009-10-07 中国科学院半导体研究所 具有温度补偿效应的环路压控振荡器
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
JP4487937B2 (ja) * 2006-01-17 2010-06-23 株式会社デンソー マイクロコンピュータ
JP4459911B2 (ja) * 2006-02-08 2010-04-28 富士通株式会社 ホールドオーバ機能付きｄｐｌｌ回路
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
JP2007243586A (ja) * 2006-03-08 2007-09-20 Oki Electric Ind Co Ltd クロック補正回路、移動体端末、基地局装置及びクロック補正方法
US7742785B2 (en) * 2006-08-09 2010-06-22 Qualcomm Incorporated Reference signal generation for multiple communication systems
US7649426B2 (en) * 2006-09-12 2010-01-19 Cts Corporation Apparatus and method for temperature compensation of crystal oscillators
TWI424680B (zh) * 2006-10-17 2014-01-21 Marvell World Trade Ltd 晶體振盪器模擬器
WO2008048644A2 (en) * 2006-10-17 2008-04-24 Marvell World Trade Ltd. Crystal oscillator emulator
KR100895029B1 (ko) 2007-01-17 2009-04-24 노키아 코포레이션 주파수 합성기
KR100861966B1 (ko) * 2007-02-02 2008-10-07 엘아이지넥스원 주식회사 위상고정루프의 이트륨발진기 안정화장치
JP4656103B2 (ja) * 2007-07-31 2011-03-23 パナソニック株式会社 発振器と、これを用いた受信装置及び電子機器
US7545228B1 (en) * 2007-09-12 2009-06-09 Sitime Inc. Dynamic temperature compensation for a digitally controlled oscillator using dual MEMS resonators
US8094022B2 (en) * 2007-09-25 2012-01-10 Infinid Technologies, Inc Active ID tags for increased range and functionality
GB2455717A (en) * 2007-12-17 2009-06-24 Ubiquisys Ltd Frequency synthesis in a wireless basestation
JP4835596B2 (ja) * 2008-01-10 2011-12-14 パナソニック株式会社 シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器
JP4811417B2 (ja) * 2008-02-14 2011-11-09 パナソニック株式会社 受信装置及び電子機器
JP4524326B2 (ja) * 2008-05-13 2010-08-18 日本電波工業株式会社 水晶発振器
CN101272142B (zh) * 2008-05-20 2011-05-18 曹秀娟 频率合成器
WO2010023883A1 (ja) * 2008-08-28 2010-03-04 パナソニック株式会社 シンセサイザ及びこれを用いた受信装置及び電子機器
US7764131B1 (en) 2008-09-23 2010-07-27 Silicon Labs Sc, Inc. Precision, temperature stable clock using a frequency-control circuit and dual oscillators
US7830216B1 (en) * 2008-09-23 2010-11-09 Silicon Labs Sc, Inc. Precision, temperature stable clock using a frequency-control circuit and a single oscillator
US8072273B2 (en) * 2009-03-05 2011-12-06 Nel Frequency Controls, Inc. System employing synchronized crystal oscillator-based clock, to be used in either discrete or integrated applications
US7812682B2 (en) * 2009-03-05 2010-10-12 Nel Frequency Controls, Inc. Crystal-based oscillator for use in synchronized system
JP5424473B2 (ja) * 2009-08-31 2014-02-26 京セラクリスタルデバイス株式会社 発振回路
JP5426316B2 (ja) * 2009-10-21 2014-02-26 日本電波工業株式会社 周波数シンセサイザ
US8975970B2 (en) * 2010-02-01 2015-03-10 Silicon Laboratories Inc. Producing a desired frequency using a controlled oscillator with known temperature sensitivity
US8248113B2 (en) * 2010-08-23 2012-08-21 Realtek Semiconductor Corp. Method and apparatus for accurate clock synthesis
DE102010041999A1 (de) * 2010-10-05 2012-04-05 Robert Bosch Gmbh Verfahren und Vorrichtung zum Korrigieren einer Sensorgröße eines Sensors und zum Betreiben einer Regelung für ein Stellglied
CN102571035B (zh) * 2010-12-31 2016-05-18 意法半导体(中国)投资有限公司 用于产生时钟信号的电路及方法
CN102141771B (zh) * 2011-03-08 2013-10-02 无锡辐导微电子有限公司 一种频率校正方法和装置
JP5931628B2 (ja) * 2011-08-01 2016-06-08 日本電波工業株式会社 水晶発振器
CN102508199A (zh) * 2011-11-12 2012-06-20 太原理工大学 一种基于无线电鉴相技术的定位方法
JP5872493B2 (ja) * 2012-06-13 2016-03-01 株式会社東芝 発振周波数調整回路
CN103916150B (zh) * 2013-01-07 2016-09-14 深圳市锐迪芯电子有限公司 一种无晶体振荡器的无线接收器
CN105027447A (zh) * 2013-02-20 2015-11-04 斯维尔系统 高度准确的参考振荡器的单插入修整
RU2523188C1 (ru) * 2013-04-09 2014-07-20 Закрытое акционерное общество "Научно-производственная фирма "Микран" Синтезатор частот
JP2015061171A (ja) * 2013-09-18 2015-03-30 日本電波工業株式会社 発振装置
US9647672B2 (en) 2013-11-25 2017-05-09 Nanowave Technologies Inc. Digitally compensated phase locked oscillator
NL2011982C2 (en) * 2013-12-18 2015-06-22 Frapinv S B V System and method for operating a mechanical resonator in an electronic oscillator.
US9537493B2 (en) * 2014-05-21 2017-01-03 Robert Bosch Gmbh Phase lock loop circuit having a wide bandwidth
US9356606B2 (en) * 2014-07-23 2016-05-31 Silicon Laboratories Inc. Clock generator using free-running oscillator and method therefor
US9548744B2 (en) 2014-08-18 2017-01-17 Qualcomm Incorporated Compensating for hysteretic characteristics of crystal oscillators
JP2016063392A (ja) * 2014-09-18 2016-04-25 セイコーエプソン株式会社 基準信号生成装置
JP2016072912A (ja) * 2014-10-01 2016-05-09 富士通株式会社 クロック信号生成装置の制御装置、クロック信号生成装置の制御方法、制御プログラム、及び、クロック信号生成装置
JP6561568B2 (ja) * 2015-05-08 2019-08-21 セイコーエプソン株式会社 無線送信装置
CN105242541B (zh) * 2015-10-27 2018-08-14 上海航天精密机械研究所 面向响应迟滞过程的温度补偿控制方法
CN105471455B (zh) * 2015-11-11 2018-10-12 中国电子科技集团公司第四十一研究所 一种宽温条件下信号接收通道频率响应的补偿方法
JP6627489B2 (ja) * 2015-12-21 2020-01-08 セイコーエプソン株式会社 タイミング信号生成装置および電子機器
JP6750320B2 (ja) * 2016-06-07 2020-09-02 セイコーエプソン株式会社 温度補償型発振回路、発振器、電子機器、移動体及び発振器の製造方法
CN106774630B (zh) * 2017-01-18 2019-07-26 西华大学 一种补偿式直接数字频率合成器
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
EP3422580A1 (en) 2017-06-28 2019-01-02 Analog Devices, Inc. Apparatus and methods for clock synchronization and frequency translation
CN107733369B (zh) * 2017-09-30 2024-04-12 牟端 温度补偿晶体振荡器
US20200295768A1 (en) 2017-12-01 2020-09-17 Novo Nordisk A/S Crystal-free oscillator for channel-based high-frequency radio communication
JP7124417B2 (ja) * 2018-04-24 2022-08-24 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US10985762B2 (en) * 2018-06-06 2021-04-20 Microchip Technology Incorporated Compensating for frequency variation of a crystal oscillator and related systems, methods and devices
US11042140B2 (en) * 2018-06-26 2021-06-22 Mks Instruments, Inc. Adaptive control for a power generator
CN110289857B (zh) * 2019-05-20 2022-11-29 昇显微电子(苏州)有限公司 一种时钟生成电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2024546B (en) * 1978-05-26 1982-12-22 Racal Group Services Ltd Frequency synthesisers
US4454483A (en) * 1982-03-25 1984-06-12 Cubic Corporation Temperature compensation of an oscillator by fractional cycle synthesis
US4644297A (en) * 1986-03-03 1987-02-17 Motorola, Inc. Frequency locked loop for the temperature compensation of phase coded surface acoustic wave devices
JPS6335017A (ja) * 1986-07-30 1988-02-15 Japan Radio Co Ltd 無線周波数安定化装置
US5126699A (en) * 1991-09-27 1992-06-30 Allied-Signal Inc. Digitally compensated modulation system for frequency synthesizers
US5216389A (en) * 1992-01-31 1993-06-01 Motorola, Inc. Temperature compensation of a crystal reference using direct digital synthesis
JPH05304467A (ja) * 1992-04-24 1993-11-16 Ricoh Co Ltd 発振回路
JP2581398B2 (ja) * 1993-07-12 1997-02-12 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
WO1996025796A1 (en) * 1995-02-17 1996-08-22 Intel Corporation Power dissipation control system for vlsi chips

Also Published As

Publication number Publication date
CN1213468A (zh) 1999-04-07
EP0897616A1 (en) 1999-02-24
WO1997040580A1 (en) 1997-10-30
EP0897616A4 (en) 1999-07-07
JP2000509219A (ja) 2000-07-18
CN1161882C (zh) 2004-08-11
US5604468A (en) 1997-02-18
KR20000010569A (ko) 2000-02-15
EP0897616B1 (en) 2014-04-23

Similar Documents

Publication Publication Date Title
KR100292965B1 (ko) 온도 보상 및 주파수 승산 기능을 갖는 주파수합성기 및 이를제공하는 방법
US5856766A (en) Communication device with a frequency compensating synthesizer and method of providing same
US4940950A (en) Frequency synthesis method and apparatus using approximation to provide closely spaced discrete frequencies over a wide range with rapid acquisition
JP4496322B2 (ja) ジッター補償されたｎ分周周波数シンセサイザー
RU2134930C1 (ru) Синтезатор частоты с делением на дробное число и коррекцией остаточной погрешности и способ синтеза частоты
US5576666A (en) Fractional-N frequency synthesizer with temperature compensation
CN101272142B (zh) 频率合成器
JP3082860B2 (ja) 音声／データ通信システム用分数分周合成器
US20120068743A1 (en) Feedback-Based Linearization of Voltage Controlled Oscillator
US4835491A (en) Clock signal generation
JPS61245629A (ja) Ｎ分数型周波数シンセサイザ
KR101035827B1 (ko) 전압 제어형 발진기 사전 설정 회로 및 사전 설정 방법
EP0563945A1 (en) Phase locked loop
KR101242670B1 (ko) 시그마-델타 기반 위상 고정 루프
US6104252A (en) Circuit for automatic frequency control using a reciprocal direct digital synthesis
JP2003069426A (ja) 周波数シンセサイザー
KR20010040162A (ko) 보정된 주파수 변조 위상 고정 루프 방법 및 장치
KR20060030850A (ko) 저 지터 듀얼-루프 ｎ분의 1 합성기를 위한 방법 및 장치
US6091281A (en) High precision reference voltage generator
US5256981A (en) Digital error corrected fractional-N synthesizer and method
EP1657812A1 (en) Wide band modulation pll and modulation factor adjustment method thereof
US6661291B2 (en) Fractional and rapid response frequency synthesizer, and corresponding frequency synthesizing method
US5267189A (en) Rational fraction synthesizer
CN201270504Y (zh) 频率合成器
KR20050091035A (ko) 가변 딜레이 및 이산적 딜레이를 포함하는 위상 동기 루프

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee