JPH0797731B2 - Ｖｃｏ制御回路 - Google Patents
Ｖｃｏ制御回路Info
- Publication number
- JPH0797731B2 JPH0797731B2 JP63291999A JP29199988A JPH0797731B2 JP H0797731 B2 JPH0797731 B2 JP H0797731B2 JP 63291999 A JP63291999 A JP 63291999A JP 29199988 A JP29199988 A JP 29199988A JP H0797731 B2 JPH0797731 B2 JP H0797731B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- vco
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
「産業上の利用分野」 本発明は、高速な周波数切替動作が要求される周波数シ
ンセサイザに用いて好適なVCO（電圧制御発振器）制御
回路に関するものである。 「従来の技術」 近年、無線通信の分野では、マルチチャネルアクセス方
式等の通信方式の採用とともに、無線装置の局部発振回
路として使用する周波数シンセサイザの高性能化の要求
が高まっている。この高性能化の一つとして、周波数切
替の高速化が要求される。以下、従来の周波数シンセサ
イザにおける周波数切替について述べる。 通常、周波数シンセサイザは、PLL（位相同期ループ）
を使用したPLL周波数シンセサイザと、D/A（デジタル／
アナログ）変換回路等を使用した直接型周波数シンセサ
イザに大別される。PLL周波数シンセサイザでは、PLLに
おけるVCOの出力信号と基準発振回路の信号との位相同
期が行われる。このため、基準発振回路に周波数安定度
の高いものを使用すれば、定常時において極めて周波数
の安定した出力を得ることができる。また、周波数切替
はPLL内部の分周回路に設定する分周数を変更すること
により行われる。このようなPLL周波数シンセサイザの
周波数切替時間は、基準周波数、位相比較回路の位相比
較感度等に依存するループ帯域幅により決まる。特に出
力周波数間隔を細かく設定するような場合には、基準周
波数を高くできない等の制約から、ループ帯域幅を大幅
に広げることは困難であり、周波数切替時間を大幅に短
縮できない。 一方、直接型周波数シンセサイザは、D/A変換回路の出
力を直接VCOに接続する構成である。この直接型周波数
シンセサイザにおいて、周波数切替はD/A変換回路に与
える周波数制御電圧データを変更することにより行われ
る。このため、周波数切替時間は、D/A変換回路の電圧
セットリング時間のみで決まり、高速の周波数切替が可
能である。 「発明が解決しようとする課題」 ところで、上述した直接型周波数シンセサイザは、定常
時における雑音特性が著しく劣化する恐れがあるので、
これを防ぐためD/A変換回路とVCOとの間にローパスフィ
ルタが挿入される。しかし、このようにローパスフィル
タを挿入することにより、切替速度が低下してしまう。
以下、この点について詳述する。 第７図は従来のVCO制御回路を用いた直接型周波数シン
セサイザの構成を示すブロック図である。第７図（ａ）
において、VCO制御回路は、ROM回路１、D/A変換回路２
によって構成されている。そして、D/A変換回路２の出
力電圧がVCO3に直接加えられるようになっている。この
周波数シンセサイザにおいて、ROM回路１は外部より希
望周波数データが入力され、希望周波数に対応した周波
数制御電圧データがD/A変換回路２に与えられる。これ
により希望周波数に対応した周波数制御電圧がVCO3に加
えられる。周波数切替時間は、D/A変換回路２の電圧セ
ットリング時間に等しくなり、現状技術のD/A変換回路
を使用することによりマイクロ秒オーダにすることがで
きる。しかし、D/A変換回路２の出力に含まれている雑
音によってVCO3の出力が周波数変調されることになり、
VCO3の出力の位相雑音特性が劣化する恐れがある。ここ
で、D/A変換回路２の出力の雑音成分として、ホワイト
雑音が支配的であるため、従来は、第７図（ｂ）に示す
ように、D/A変換回路２の出力にローパスフィルタ４を
接続していた。このローパスフィルタ４を接続すること
により、通常帯域外における位相雑音は抑圧されること
になる。しかし周波数切替時間は長くなってしまう。第
８図は第７図のVCO制御回路の周波数切替時の過渡応答
性であり、周波数をfaからfbに切替えた場合を示したも
のである。電圧VaとVbは各々周波数faとfbに対応した周
波数制御電圧である。第８図には、周波数切替の例とし
て、時刻t0にD/A変換回路２の出力電圧をVaからVbにス
テップ的に変化させた場合が示されている。この図に示
すように、ローパスフィルタ４を挿入すると、D/A変換
回路２の出力電圧の急俊な変化に対して周波数制御電圧
が緩やかに変化することとなるので、周波数切替時間が
長くなってしまう。 以上の説明のように、従来のVCO制御回路は、位相雑音
抑圧のためにVCOの前段にローパスフィルタを挿入する
と、周波数切替特性の劣化が生ずるという問題があっ
た。 この発明は上述した事情に鑑みてなされたものであり、
VCOの前段にローパスフィルタを挿入した場合において
も、周波数切替時間を短くすることができるVCO制御回
路を提供することを目的とする。 「課題を解決するための手段」 この発明は、VCOに周波数制御電圧を供給し、該VCOの発
振周波数を制御するVCO制御回路において、 希望周波数データが入力され、該希望周波数データと対
応する周波数制御電圧データを出力するROM回路と、 前記希望周波数データが切り替えられた場合に、該希望
周波数データの変動を検出し、該データ変動に応じた加
算電圧波形に対応する時系列の加算情報を算出する加算
情報生成手段と、 前記周波数制御電圧データが入力されると共に、前記時
系列の加算情報が順次入力され、前記ROM回路に記憶さ
れた該周波数制御電圧データに対応するアナログ電圧と
該加算情報に対応するアナログ電圧との和に相当するア
ナログ電圧を出力する加算電圧発生手段と、前記加算電
圧発生手段の出力電圧波形を帯域制限し、前記周波数制
御電圧として出力するローパスフィルタとを具備し、当
該加算情報に対応する出力電圧が前記VCOに前記周波数
制御電圧として印加された場合、前記VCOの発振周波数
が最短時間で前記希望周波数に達するように、前記加算
情報生成手段が、前記加算情報を演算設定することを特
徴としている。 「作用」 上記構成によれば、希望周波数データが切り替えられた
場合、加算情報生成手段によって、この希望周波数デー
タの変動が検出され、変動分に応じた加算電圧波形に対
応する時系列の加算情報が生成される。そして、加算電
圧発生手段によって、ROM回路から出力される周波数制
御電圧データに対応する電圧と、時系列の加算情報に対
応する電圧との和に相当する電圧が発生され、ローパス
フィルタに入力される。このようにすることで、ローパ
スフィルタの出力電圧を短時間で目的電圧に到達させる
ことができる。従って、VCOの出力周波数を高速に切り
替えることができる。 「実施例」 以下、図面を参照して本発明の実施例を説明する。
ンセサイザに用いて好適なVCO（電圧制御発振器）制御
回路に関するものである。 「従来の技術」 近年、無線通信の分野では、マルチチャネルアクセス方
式等の通信方式の採用とともに、無線装置の局部発振回
路として使用する周波数シンセサイザの高性能化の要求
が高まっている。この高性能化の一つとして、周波数切
替の高速化が要求される。以下、従来の周波数シンセサ
イザにおける周波数切替について述べる。 通常、周波数シンセサイザは、PLL（位相同期ループ）
を使用したPLL周波数シンセサイザと、D/A（デジタル／
アナログ）変換回路等を使用した直接型周波数シンセサ
イザに大別される。PLL周波数シンセサイザでは、PLLに
おけるVCOの出力信号と基準発振回路の信号との位相同
期が行われる。このため、基準発振回路に周波数安定度
の高いものを使用すれば、定常時において極めて周波数
の安定した出力を得ることができる。また、周波数切替
はPLL内部の分周回路に設定する分周数を変更すること
により行われる。このようなPLL周波数シンセサイザの
周波数切替時間は、基準周波数、位相比較回路の位相比
較感度等に依存するループ帯域幅により決まる。特に出
力周波数間隔を細かく設定するような場合には、基準周
波数を高くできない等の制約から、ループ帯域幅を大幅
に広げることは困難であり、周波数切替時間を大幅に短
縮できない。 一方、直接型周波数シンセサイザは、D/A変換回路の出
力を直接VCOに接続する構成である。この直接型周波数
シンセサイザにおいて、周波数切替はD/A変換回路に与
える周波数制御電圧データを変更することにより行われ
る。このため、周波数切替時間は、D/A変換回路の電圧
セットリング時間のみで決まり、高速の周波数切替が可
能である。 「発明が解決しようとする課題」 ところで、上述した直接型周波数シンセサイザは、定常
時における雑音特性が著しく劣化する恐れがあるので、
これを防ぐためD/A変換回路とVCOとの間にローパスフィ
ルタが挿入される。しかし、このようにローパスフィル
タを挿入することにより、切替速度が低下してしまう。
以下、この点について詳述する。 第７図は従来のVCO制御回路を用いた直接型周波数シン
セサイザの構成を示すブロック図である。第７図（ａ）
において、VCO制御回路は、ROM回路１、D/A変換回路２
によって構成されている。そして、D/A変換回路２の出
力電圧がVCO3に直接加えられるようになっている。この
周波数シンセサイザにおいて、ROM回路１は外部より希
望周波数データが入力され、希望周波数に対応した周波
数制御電圧データがD/A変換回路２に与えられる。これ
により希望周波数に対応した周波数制御電圧がVCO3に加
えられる。周波数切替時間は、D/A変換回路２の電圧セ
ットリング時間に等しくなり、現状技術のD/A変換回路
を使用することによりマイクロ秒オーダにすることがで
きる。しかし、D/A変換回路２の出力に含まれている雑
音によってVCO3の出力が周波数変調されることになり、
VCO3の出力の位相雑音特性が劣化する恐れがある。ここ
で、D/A変換回路２の出力の雑音成分として、ホワイト
雑音が支配的であるため、従来は、第７図（ｂ）に示す
ように、D/A変換回路２の出力にローパスフィルタ４を
接続していた。このローパスフィルタ４を接続すること
により、通常帯域外における位相雑音は抑圧されること
になる。しかし周波数切替時間は長くなってしまう。第
８図は第７図のVCO制御回路の周波数切替時の過渡応答
性であり、周波数をfaからfbに切替えた場合を示したも
のである。電圧VaとVbは各々周波数faとfbに対応した周
波数制御電圧である。第８図には、周波数切替の例とし
て、時刻t0にD/A変換回路２の出力電圧をVaからVbにス
テップ的に変化させた場合が示されている。この図に示
すように、ローパスフィルタ４を挿入すると、D/A変換
回路２の出力電圧の急俊な変化に対して周波数制御電圧
が緩やかに変化することとなるので、周波数切替時間が
長くなってしまう。 以上の説明のように、従来のVCO制御回路は、位相雑音
抑圧のためにVCOの前段にローパスフィルタを挿入する
と、周波数切替特性の劣化が生ずるという問題があっ
た。 この発明は上述した事情に鑑みてなされたものであり、
VCOの前段にローパスフィルタを挿入した場合において
も、周波数切替時間を短くすることができるVCO制御回
路を提供することを目的とする。 「課題を解決するための手段」 この発明は、VCOに周波数制御電圧を供給し、該VCOの発
振周波数を制御するVCO制御回路において、 希望周波数データが入力され、該希望周波数データと対
応する周波数制御電圧データを出力するROM回路と、 前記希望周波数データが切り替えられた場合に、該希望
周波数データの変動を検出し、該データ変動に応じた加
算電圧波形に対応する時系列の加算情報を算出する加算
情報生成手段と、 前記周波数制御電圧データが入力されると共に、前記時
系列の加算情報が順次入力され、前記ROM回路に記憶さ
れた該周波数制御電圧データに対応するアナログ電圧と
該加算情報に対応するアナログ電圧との和に相当するア
ナログ電圧を出力する加算電圧発生手段と、前記加算電
圧発生手段の出力電圧波形を帯域制限し、前記周波数制
御電圧として出力するローパスフィルタとを具備し、当
該加算情報に対応する出力電圧が前記VCOに前記周波数
制御電圧として印加された場合、前記VCOの発振周波数
が最短時間で前記希望周波数に達するように、前記加算
情報生成手段が、前記加算情報を演算設定することを特
徴としている。 「作用」 上記構成によれば、希望周波数データが切り替えられた
場合、加算情報生成手段によって、この希望周波数デー
タの変動が検出され、変動分に応じた加算電圧波形に対
応する時系列の加算情報が生成される。そして、加算電
圧発生手段によって、ROM回路から出力される周波数制
御電圧データに対応する電圧と、時系列の加算情報に対
応する電圧との和に相当する電圧が発生され、ローパス
フィルタに入力される。このようにすることで、ローパ
スフィルタの出力電圧を短時間で目的電圧に到達させる
ことができる。従って、VCOの出力周波数を高速に切り
替えることができる。 「実施例」 以下、図面を参照して本発明の実施例を説明する。
【実施例１】 第１図はこの発明の第１の実施例によるVCO制御回路の
構成を示すブロック図である。このVCO制御回路は、ROM
回路11、加算データ回路12、デジタル加算回路13、D/A
変換回路14からなる。そして、D/A変換回路14の出力が
ローパスフィルタ15を介してVCO16に供給されるように
なっている。 第２図は、このVCO制御回路において、時刻t0に、周波
数faからfbへの周波数切替動作が開始された場合の、D/
A変換回路14の出力電圧波形およびVCO16の出力周波数の
変化が示されている。ここで、電圧VaとVbは、各々周波
数faとfbに対応したVCO制御電圧を示す。この図に示す
ように、本VCO制御回路によれば、ローパスフィルタ15
の入力電圧（D/A変換回路14の出力電圧）は、初期電圧V
aから電圧V1，V2を経て目的電圧Vbに変化する。このよ
うにローパスフィルタ15の入力電圧が複数の電圧を経て
目的電圧に至るように制御することにより、周波数切替
時間を短縮できることができる。本実施例において、こ
の複数の電圧V1、V2に相当する加算データは、第１図に
おける加算データ回路12によって演算される。そして、
加算データ回路12によって演算された加算データは、デ
ィジタル加算回路13に順次送られる。このような動作に
より、D/A変換回路14の出力電圧は、第２図に示すよう
に、複数の電圧V1、V2を経て初期値Vaから目的値Vbに変
化するように制御される。 以下、加算データ回路13における加算データの演算方法
を説明する。周波数切替時間を短縮する方法として、最
適制御理論より、状態空間法を用いる方法がある。以下
の説明では、この方法の一般形として、ｎ次のローパス
フィルタを想定して説明を行い、次いで、最も簡単な例
として、１次フィルタの場合を例に加算データの演算方
法を説明する。 一般に、ｎ次フィルタ（ｎは整数）の状態方程式と出力
方程式は、次のように表せる。 ここで、各記号は以下のものを示す。 ｘ（ｔ）：状態ベクトル（ｎ個の状態変数からなる列ベ
クトル） （ｔ）:x（ｔ）の時間微分 A:システム行列（ｎ行×ｎ列） 入力ベクトル（ｌ個の入力変数からなる列ベクトル） B:制御行列（ｌ行×ｎ列） ｙ（ｔ）：出力ベクトル（ｐ個の出力変数からなる列ベ
クトル） D:出力行列（ｎ行×ｐ列） E:直結行列（ｌ行×ｐ列） 上式（１）、（２）において、入力ベクトルと出力ベク
トルは、フィルタの場合、単一の変数となる。従って、
入力ベクトル はフィルタの入力電圧νｉに相当するので、 と表すことができる。 また、出力ベクトルｙは出力電圧ν０に相当するので、 ｙ＝ν０ ……（４） と表すことができる。式（１），（２）は時間領域の表
現であるが、これをラプラス演算子（ｓ）を用いたｓ関
数で表すと、 sX（ｓ）＝Ａ・Ｘ（ｓ）＋Ｂ・Vi（ｓ）………（５） V0（ｓ）＝Ｄ・ｘ（ｓ）＋Ｅ・Vi（ｓ） ……（６） となる。ただし、Ｘ（ｓ），V0（ｓ）,Vi（ｓ）はそれ
ぞれx,ν０，νｉのｓ領域の表現である。 以上に示した状態方程式によれば、サンプリング時間間
隔をＴとした時の状態推移方程式は、 ｘ（（ｋ＋１）Ｔ）＝Φ（Ｔ）ｘ（kT）＋Ψ（Ｔ）νｉ
（kT） ……（７） ｋ＝0,1,2,3,4・・・・・ となる。ただし、式（７）におけるΦとΨは次のように
求められる。 Φ＝L-1（ｓε−Ａ）-1 ……（８） L-1：演算子（ラプラス逆変換） ε：単位行列 次に、フィルタの出力電圧を最短時間で最終目標電圧Vb
に到達させるための、入力電圧νｉは、以下のように求
められる。 νｉ（kT）＝P0 T・｛Φ（Ｔ）-n・Vb−ｘ（kT）｝ ……
（10） ｋ＝0,1,2,3,4・・・・・ ただし、上式（10）で、P0 Tは次のように求められる。 PiT：行列Ｐの第ｉ行を構成する行ベクトル 従って、最短時間でフイルタの出力電圧を最終目標電圧
Vbに到達させるためには、式（10）に従って、入力電圧
νｉを変化させればよい。本実施例における第１図の加
算データ回路12は、周波数切替時に式（７），（10）に
従って、νｉに相当する加算データを求める。また、デ
ィジタル加算回路13は周波数切替時に、この加算データ
とROM回路11から出力される周波数制御電圧データとの
加算を行い、加算結果を、D/A変換回路14に送る。これ
によりD/A変換回路14にはνｉに相当する電圧が発生す
る。その結果、ローパスフィルタ15の出力電圧は最短時
間で電圧Vbに達するので、ローパスフィルタ15が挿入さ
れていても、VCO16の周波数切替を高速に行うことがで
きる。 次に、第１図のローパスフィルタ15として、１次のロー
パスフィルタを用いた場合について述べる。第３図は、
抵抗21とコンデンサ22からなる１次のローパスフィルタ
を示したものである。このフィルタにおいて入力電圧Vi
と出力電圧V0の関係を表す伝達関数Ｇは、 となる。ここで、τは抵抗21の抵抗値Ｒとコンデンサ22
のキャパシタンスＣとで決まる時定数（CR）を表す。こ
の伝達関数Ｇは１次であるから、状態変数は一つでよ
い。そこで状態変数ＸをＸ＝V0とする。従って、式
（５），（６）に相当する状態方程式、出力方程式は、 sX＝−（1/τ）Ｘ＋（1/τ）Vi ……（12） V0＝Ｘ ……（13） となり、さらにこれを時間領域で表すと ＝−（1/τ）ｘ＋（1/τ）νｉ ……（14） ν０＝ｘ ……（15） となる。以上の状態方程式、出力方程式および式（７）
から、状態推移式は、 ｘ（（ｋ＋１）Ｔ）＝exp（−T/τ）ｘ（kT）＋｛１−e
xp（−T/τ）｝νｉ ｋ＝0,1,2,3,4・・・・・ ……（16） となる。また、最短時間で最終目標電圧Vbに達するよう
にするための入力電圧νｉは、式（10）より、 となる。 次に式（16）および（17）に具体的数値を代入した例を
示す。D/A変換回路14の出力雑音によるVCO16の出力にお
ける位相雑音を、オフセット周波数12.5kHzで20dB低く
することを想定する。このとき、第３図に示したローパ
スフィルタを使用した場合、時定数τ＝Ｃ×Ｒは約0.1m
secにしなければならない。このようなローパスフィル
タをD/A変換回路14とVCO16の間に挿入すると第４図
（ａ）のような応答特性となる。この図は切替前のロー
パスフィルタ15の出力電圧Vaを０（Ｖ）、切替後の最終
出力電圧Vbを５（Ｖ）とした場合であり、縦軸はローパ
スフィルタ15の出力電圧の最終電圧Vbに対する誤差電圧
を表している。この図に示すように従来例では、時定数
τを0.1msecとしたことで1msec以上の切替時間を必要と
しているが、式（16），（17）にしたがって、サンプリ
ング時間間隔Ｔ＝1msecとし、ローパスフィルタの入力
電圧を変化させると１サンプリング時間（0.1msec）胃
内にVbに達することができる。ここで、ローパスフィル
タ15の入力に加えられた電圧、つまりD/A変換回路14の
出力電圧は第４図（ｂ）のようになっている。 以上の説明のように切替の直後に一時的に高い電圧をロ
ーパスフィルタ入力に加えることにより応答時間を早く
することができる。 さて、第４図において、定常時におけるローパスフィル
タ15の入力電圧は５（Ｖ）であり、切替直後の電圧が８
（Ｖ）となる場合を示した。本実施例におけるVCO制御
回路において、周波数切替時間をさらに短くするために
は、式（16），（17）に示すサンプリング時間間隔Ｔを
さらに小さくすればよい。しかしＴを短くすると切替直
後の電圧はさらに高くなり、実際の構成においてこのよ
うな高い電圧を設定することは困難となることがある。
そして、仮に設定不可能な電圧が式（17）によって算出
された場合、式白のνｉに誤差を生じることになり、状
態が正しく予測されない。この結果、応答時間が長くな
ってしまう。そこで、本実施例では、第１図の例におい
てD/A変換回路14の出力可能な最高電圧（飽和電圧）を
６（Ｖ）としている。そして、式（17）により求めたν
ｉが６（Ｖ）を越える場合は、６（Ｖ）を設定すること
とし、このνｉを式（16）式に与えるようにしている。
このようにした時の応答特性を第５図（ａ），（ｂ）に
示す。D/A変換回路14の出力、すなわちローパスフィル
タ15の入力電圧は、同図（ｂ）のようにお（Ｖ）で抑え
られているが、応答時間は、同図（ａ）のように２サン
プリング時間（0.2msec）以内にすることができる。
構成を示すブロック図である。このVCO制御回路は、ROM
回路11、加算データ回路12、デジタル加算回路13、D/A
変換回路14からなる。そして、D/A変換回路14の出力が
ローパスフィルタ15を介してVCO16に供給されるように
なっている。 第２図は、このVCO制御回路において、時刻t0に、周波
数faからfbへの周波数切替動作が開始された場合の、D/
A変換回路14の出力電圧波形およびVCO16の出力周波数の
変化が示されている。ここで、電圧VaとVbは、各々周波
数faとfbに対応したVCO制御電圧を示す。この図に示す
ように、本VCO制御回路によれば、ローパスフィルタ15
の入力電圧（D/A変換回路14の出力電圧）は、初期電圧V
aから電圧V1，V2を経て目的電圧Vbに変化する。このよ
うにローパスフィルタ15の入力電圧が複数の電圧を経て
目的電圧に至るように制御することにより、周波数切替
時間を短縮できることができる。本実施例において、こ
の複数の電圧V1、V2に相当する加算データは、第１図に
おける加算データ回路12によって演算される。そして、
加算データ回路12によって演算された加算データは、デ
ィジタル加算回路13に順次送られる。このような動作に
より、D/A変換回路14の出力電圧は、第２図に示すよう
に、複数の電圧V1、V2を経て初期値Vaから目的値Vbに変
化するように制御される。 以下、加算データ回路13における加算データの演算方法
を説明する。周波数切替時間を短縮する方法として、最
適制御理論より、状態空間法を用いる方法がある。以下
の説明では、この方法の一般形として、ｎ次のローパス
フィルタを想定して説明を行い、次いで、最も簡単な例
として、１次フィルタの場合を例に加算データの演算方
法を説明する。 一般に、ｎ次フィルタ（ｎは整数）の状態方程式と出力
方程式は、次のように表せる。 ここで、各記号は以下のものを示す。 ｘ（ｔ）：状態ベクトル（ｎ個の状態変数からなる列ベ
クトル） （ｔ）:x（ｔ）の時間微分 A:システム行列（ｎ行×ｎ列） 入力ベクトル（ｌ個の入力変数からなる列ベクトル） B:制御行列（ｌ行×ｎ列） ｙ（ｔ）：出力ベクトル（ｐ個の出力変数からなる列ベ
クトル） D:出力行列（ｎ行×ｐ列） E:直結行列（ｌ行×ｐ列） 上式（１）、（２）において、入力ベクトルと出力ベク
トルは、フィルタの場合、単一の変数となる。従って、
入力ベクトル はフィルタの入力電圧νｉに相当するので、 と表すことができる。 また、出力ベクトルｙは出力電圧ν０に相当するので、 ｙ＝ν０ ……（４） と表すことができる。式（１），（２）は時間領域の表
現であるが、これをラプラス演算子（ｓ）を用いたｓ関
数で表すと、 sX（ｓ）＝Ａ・Ｘ（ｓ）＋Ｂ・Vi（ｓ）………（５） V0（ｓ）＝Ｄ・ｘ（ｓ）＋Ｅ・Vi（ｓ） ……（６） となる。ただし、Ｘ（ｓ），V0（ｓ）,Vi（ｓ）はそれ
ぞれx,ν０，νｉのｓ領域の表現である。 以上に示した状態方程式によれば、サンプリング時間間
隔をＴとした時の状態推移方程式は、 ｘ（（ｋ＋１）Ｔ）＝Φ（Ｔ）ｘ（kT）＋Ψ（Ｔ）νｉ
（kT） ……（７） ｋ＝0,1,2,3,4・・・・・ となる。ただし、式（７）におけるΦとΨは次のように
求められる。 Φ＝L-1（ｓε−Ａ）-1 ……（８） L-1：演算子（ラプラス逆変換） ε：単位行列 次に、フィルタの出力電圧を最短時間で最終目標電圧Vb
に到達させるための、入力電圧νｉは、以下のように求
められる。 νｉ（kT）＝P0 T・｛Φ（Ｔ）-n・Vb−ｘ（kT）｝ ……
（10） ｋ＝0,1,2,3,4・・・・・ ただし、上式（10）で、P0 Tは次のように求められる。 PiT：行列Ｐの第ｉ行を構成する行ベクトル 従って、最短時間でフイルタの出力電圧を最終目標電圧
Vbに到達させるためには、式（10）に従って、入力電圧
νｉを変化させればよい。本実施例における第１図の加
算データ回路12は、周波数切替時に式（７），（10）に
従って、νｉに相当する加算データを求める。また、デ
ィジタル加算回路13は周波数切替時に、この加算データ
とROM回路11から出力される周波数制御電圧データとの
加算を行い、加算結果を、D/A変換回路14に送る。これ
によりD/A変換回路14にはνｉに相当する電圧が発生す
る。その結果、ローパスフィルタ15の出力電圧は最短時
間で電圧Vbに達するので、ローパスフィルタ15が挿入さ
れていても、VCO16の周波数切替を高速に行うことがで
きる。 次に、第１図のローパスフィルタ15として、１次のロー
パスフィルタを用いた場合について述べる。第３図は、
抵抗21とコンデンサ22からなる１次のローパスフィルタ
を示したものである。このフィルタにおいて入力電圧Vi
と出力電圧V0の関係を表す伝達関数Ｇは、 となる。ここで、τは抵抗21の抵抗値Ｒとコンデンサ22
のキャパシタンスＣとで決まる時定数（CR）を表す。こ
の伝達関数Ｇは１次であるから、状態変数は一つでよ
い。そこで状態変数ＸをＸ＝V0とする。従って、式
（５），（６）に相当する状態方程式、出力方程式は、 sX＝−（1/τ）Ｘ＋（1/τ）Vi ……（12） V0＝Ｘ ……（13） となり、さらにこれを時間領域で表すと ＝−（1/τ）ｘ＋（1/τ）νｉ ……（14） ν０＝ｘ ……（15） となる。以上の状態方程式、出力方程式および式（７）
から、状態推移式は、 ｘ（（ｋ＋１）Ｔ）＝exp（−T/τ）ｘ（kT）＋｛１−e
xp（−T/τ）｝νｉ ｋ＝0,1,2,3,4・・・・・ ……（16） となる。また、最短時間で最終目標電圧Vbに達するよう
にするための入力電圧νｉは、式（10）より、 となる。 次に式（16）および（17）に具体的数値を代入した例を
示す。D/A変換回路14の出力雑音によるVCO16の出力にお
ける位相雑音を、オフセット周波数12.5kHzで20dB低く
することを想定する。このとき、第３図に示したローパ
スフィルタを使用した場合、時定数τ＝Ｃ×Ｒは約0.1m
secにしなければならない。このようなローパスフィル
タをD/A変換回路14とVCO16の間に挿入すると第４図
（ａ）のような応答特性となる。この図は切替前のロー
パスフィルタ15の出力電圧Vaを０（Ｖ）、切替後の最終
出力電圧Vbを５（Ｖ）とした場合であり、縦軸はローパ
スフィルタ15の出力電圧の最終電圧Vbに対する誤差電圧
を表している。この図に示すように従来例では、時定数
τを0.1msecとしたことで1msec以上の切替時間を必要と
しているが、式（16），（17）にしたがって、サンプリ
ング時間間隔Ｔ＝1msecとし、ローパスフィルタの入力
電圧を変化させると１サンプリング時間（0.1msec）胃
内にVbに達することができる。ここで、ローパスフィル
タ15の入力に加えられた電圧、つまりD/A変換回路14の
出力電圧は第４図（ｂ）のようになっている。 以上の説明のように切替の直後に一時的に高い電圧をロ
ーパスフィルタ入力に加えることにより応答時間を早く
することができる。 さて、第４図において、定常時におけるローパスフィル
タ15の入力電圧は５（Ｖ）であり、切替直後の電圧が８
（Ｖ）となる場合を示した。本実施例におけるVCO制御
回路において、周波数切替時間をさらに短くするために
は、式（16），（17）に示すサンプリング時間間隔Ｔを
さらに小さくすればよい。しかしＴを短くすると切替直
後の電圧はさらに高くなり、実際の構成においてこのよ
うな高い電圧を設定することは困難となることがある。
そして、仮に設定不可能な電圧が式（17）によって算出
された場合、式白のνｉに誤差を生じることになり、状
態が正しく予測されない。この結果、応答時間が長くな
ってしまう。そこで、本実施例では、第１図の例におい
てD/A変換回路14の出力可能な最高電圧（飽和電圧）を
６（Ｖ）としている。そして、式（17）により求めたν
ｉが６（Ｖ）を越える場合は、６（Ｖ）を設定すること
とし、このνｉを式（16）式に与えるようにしている。
このようにした時の応答特性を第５図（ａ），（ｂ）に
示す。D/A変換回路14の出力、すなわちローパスフィル
タ15の入力電圧は、同図（ｂ）のようにお（Ｖ）で抑え
られているが、応答時間は、同図（ａ）のように２サン
プリング時間（0.2msec）以内にすることができる。
【実施例２】 第６図はこの発明の第２の実施例の構成を示したもので
ある。本実施例では、ROM回路11の出力データをD/A変換
回路18でD/A変換し、その出力電圧がアナログ加算回路1
9に入力される。また、アナログ加算回路19のもう一方
の入力には加算電圧発生回路17の出力電圧が供給され
る。この加算電圧発生回路17はROM回路11に入力される
希望周波数データが切り替えられた場合に、そのデータ
変動分に応じた波形の加算電圧を出力する。ここで、こ
の加算電圧の波形は前述の第１の実施例と同様の演算に
よって求められる。そして、この加算電圧がアナログ加
算回路19によってD/A変換回路18から出力される希望周
波数と対応する電圧と加算され、ローパスフィルタ15に
与えられる。このような構成においても、第１の実施例
と同様の効果が得られる。 「発明の効果」 以上説明したように、本発明によれば、D/A変換回路出
力の雑音を抑圧するために、ローパスフィルタを挿入し
ても、高速に周波数を切り替えることが可能となる。従
って、本発明によるVCO制御回路を用いることにより、
低雑音でしかも高速周波数切替の可能な周波数シンセサ
イザを実現することができる。そして、このような周波
数シンセサイザをマルチチャネルアクセス方式の移動無
線装置用局部発振回路に適用すると、隣接チャネル干渉
が低減されるのでチャネル周波数間隔の狭小化が可能と
なり、さらに通話中の周波数ホッピングが可能となる。
ある。本実施例では、ROM回路11の出力データをD/A変換
回路18でD/A変換し、その出力電圧がアナログ加算回路1
9に入力される。また、アナログ加算回路19のもう一方
の入力には加算電圧発生回路17の出力電圧が供給され
る。この加算電圧発生回路17はROM回路11に入力される
希望周波数データが切り替えられた場合に、そのデータ
変動分に応じた波形の加算電圧を出力する。ここで、こ
の加算電圧の波形は前述の第１の実施例と同様の演算に
よって求められる。そして、この加算電圧がアナログ加
算回路19によってD/A変換回路18から出力される希望周
波数と対応する電圧と加算され、ローパスフィルタ15に
与えられる。このような構成においても、第１の実施例
と同様の効果が得られる。 「発明の効果」 以上説明したように、本発明によれば、D/A変換回路出
力の雑音を抑圧するために、ローパスフィルタを挿入し
ても、高速に周波数を切り替えることが可能となる。従
って、本発明によるVCO制御回路を用いることにより、
低雑音でしかも高速周波数切替の可能な周波数シンセサ
イザを実現することができる。そして、このような周波
数シンセサイザをマルチチャネルアクセス方式の移動無
線装置用局部発振回路に適用すると、隣接チャネル干渉
が低減されるのでチャネル周波数間隔の狭小化が可能と
なり、さらに通話中の周波数ホッピングが可能となる。
第１図はこの発明の第１の実施例によるVCO制御回路の
構成を示すブロック図、第２図は同実施例におけるD/A
変換回路14の出力電圧と周波数切替特性を示す図、第３
図は１次のローパスフィルタの構成を示す回路図、第４
図は１次のローパスフィルタを使用した場合における同
実施例の過渡応答特性を示す図、第５図は同実施例にお
いてD/A変換回路14の出力が飽和する場合における過渡
応答特性を示す図、第６図はこの発明の第２の実施例に
よるVCO制御回路の構成を示すブロック図、第７図は従
来のVCO制御回路の構成を示すブロック図、第８図は第
７図の回路の周波数切替特性を示す図である。 11……ROM回路、14、18……D/A変換回路、16……VCO、1
5……ローパスフィルタ、12……加算データ回路、13…
…デジタル加算回路、17……加算電圧発生回路、19……
アナログ加算回路。
構成を示すブロック図、第２図は同実施例におけるD/A
変換回路14の出力電圧と周波数切替特性を示す図、第３
図は１次のローパスフィルタの構成を示す回路図、第４
図は１次のローパスフィルタを使用した場合における同
実施例の過渡応答特性を示す図、第５図は同実施例にお
いてD/A変換回路14の出力が飽和する場合における過渡
応答特性を示す図、第６図はこの発明の第２の実施例に
よるVCO制御回路の構成を示すブロック図、第７図は従
来のVCO制御回路の構成を示すブロック図、第８図は第
７図の回路の周波数切替特性を示す図である。 11……ROM回路、14、18……D/A変換回路、16……VCO、1
5……ローパスフィルタ、12……加算データ回路、13…
…デジタル加算回路、17……加算電圧発生回路、19……
アナログ加算回路。
Claims (1)
- 【請求項１】VCOに周波数制御電圧を供給し、該VCOの発
振周波数を制御するVCO制御回路において、 希望周波数データが入力され、該希望周波数データと対
応する周波数制御電圧データを出力するROM回路と、 前記希望周波数データが切り替えられた場合に、該希望
周波数データの変動を検出し、該データ変動に応じた加
算電圧波形に対応する時系列の加算情報を算出する加算
情報生成手段と、 前記周波数制御電圧データが入力されると共に、前記時
系列の加算情報が順次入力され、前記ROM回路に記憶さ
れた該周波数制御電圧データに対応するアナログ電圧と
該加算情報に対応するアナログ電圧との和に相当するア
ナログ電圧を出力する加算電圧発生手段と、 前記加算電圧発生手段の出力電圧波形を帯域制限し、前
記周波数制御電圧として出力するローパスフィルタとを
具備し、 当該加算情報に対応する出力電圧が前記VCOに前記周波
数制御電圧として印加された場合、前記VCOの発振周波
数が最短時間で前記希望周波数に達するように、前記加
算情報生成手段が、前記加算情報を演算設定することを
特徴とするVCO制御回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291999A JPH0797731B2 (ja) | 1988-11-18 | 1988-11-18 | Ｖｃｏ制御回路 |
| US07/400,665 US4980652A (en) | 1988-09-02 | 1989-08-31 | Frequency synthesizer having compensation for nonlinearities |
| CA000609987A CA1325251C (en) | 1988-09-02 | 1989-08-31 | Frequency synthesizer |
| DE68916889T DE68916889T2 (de) | 1988-09-02 | 1989-09-01 | Frequenzsynthesierer. |
| EP89308858A EP0360442B1 (en) | 1988-09-02 | 1989-09-01 | Frequency sythesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291999A JPH0797731B2 (ja) | 1988-11-18 | 1988-11-18 | Ｖｃｏ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137518A JPH02137518A (ja) | 1990-05-25 |
| JPH0797731B2 true JPH0797731B2 (ja) | 1995-10-18 |
Family
ID=17776215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63291999A Expired - Fee Related JPH0797731B2 (ja) | 1988-09-02 | 1988-11-18 | Ｖｃｏ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797731B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9320069D0 (en) * | 1993-09-29 | 1993-11-17 | Sgs Thomson Microelectronics | Frequency tuning for a phase locked loop |
| KR0179917B1 (ko) * | 1996-05-08 | 1999-04-01 | 문정환 | 로킹속도를 개선한 피엘엘 회로 |
-
1988
- 1988-11-18 JP JP63291999A patent/JPH0797731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02137518A (ja) | 1990-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0360442B1 (en) | Frequency sythesizer | |
| US6559698B1 (en) | Spread spectrum type clock generating circuit | |
| US5339050A (en) | Frequency synthesizing phase lock loop with unvarying loop parameters | |
| JP3079219B2 (ja) | 信号発生器 | |
| US5059979A (en) | Digital control circuit for tuning systems with a pulse density modulation digital to analog converter | |
| JPH1056329A (ja) | 周波数制御発振器 | |
| JP2010226751A (ja) | 分数分割電荷補償手段を有する周波数シンセサイザ | |
| US5892407A (en) | Phase-locked loop synthesizer | |
| EP0595632B1 (en) | Phase synchronization circuits | |
| JPH0797731B2 (ja) | Ｖｃｏ制御回路 | |
| JPH06132820A (ja) | 周波数変換回路 | |
| JP4392949B2 (ja) | 周波数シンセサイザ | |
| CN114142854B (zh) | 频率补偿电路、锁相环补偿电路、方法、设备和存储介质 | |
| JP2885662B2 (ja) | Ｐｌｌ回路 | |
| JP4082207B2 (ja) | 周波数シンセサイザ | |
| JPH0832350A (ja) | 周波数シンセサイザ | |
| JP2863531B2 (ja) | 周波数シンセサイザ | |
| JPH0267822A (ja) | 周波数シンセサイザ | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP2002151960A (ja) | Ｐｌｌ回路 | |
| JP3229664B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JP2987173B2 (ja) | 位相ロックドループ回路 | |
| JP2005064663A (ja) | 電圧制御発振器およびこれを用いたｐｌｌ周波数シンセサイザ変調回路 | |
| JP3393172B2 (ja) | 周波数ホッピング発振装置 | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |