DE68916889T2

DE68916889T2 - Frequenzsynthesierer.

Info

Publication number: DE68916889T2
Application number: DE68916889T
Authority: DE
Inventors: Toshio Nojima; Shigeki Saito; Yoshiaki Tarusawa; Yasushi Yamao
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1988-09-02
Filing date: 1989-09-01
Publication date: 1995-03-16
Anticipated expiration: 2009-09-02
Also published as: EP0360442A1; US4980652A; EP0360442B1; DE68916889D1; CA1325251C

Description

[Technisches Gebiet]

Diese Erfindung bezieht sich auf ein Frequenzsynthesegerät zur Verwendung bei Mehrkanal-Zugangssystemen. Genauer gesagt, bezieht sich diese Erfindung auf ein Frequenzsynthesegerät mit einer hohen Frequenzstabilität und geringem Phasenrauschen und das in der Lage ist, die Schwingfrequenz mit hoher Geschwindigkeit umzuschalten. Genauer gesagt, bezieht sich diese Erfindung auf ein Frequenzsynthesegerät, das so aufgebaut ist, daß es eine Phasenverriegelungsschleife (PLL) verwendet und ausgebildet ist zum Liefern einer Steuerspannung an einen spannungsgesteuerten Oszillator von außerhalb der phasenverriegelten Schleife (PLL) beim Umschalten der Schwingfrequenz, um die Einschwingzeit der PLL zu verkürzen.
Diese Erfindung ist geeignet für die Anwendung als ein lokaler Oszillator oder ein Trägeroszillator in einem Funksender/Empfänger.

[Technischer Hintergrund)

Frequenzdomänen-Mehrkanal-Zugangssysteme werden in großem Umfang in den letzten Jahren angewandt zum Erfüllen einer großen Anzahl von Anrufanforderungen ohne Fehler und zum Erhöhen der Anwendungseffizienz von Frequenzen. Das Mehrkanal-Zugangssystem ist dadurch gekennzeichnet, daß eine große Anzahl von Kanälen verwendet wird zum Aufbau des Systems, das einer großen Anzahl von Teilnehmern zugeordnet ist, so daß ein Teilnehmer einen freien Kanal innerhalb des Systems für seinen oder ihren Anruf verwenden kann. Dieses System erfordert ein Frequenzsynthesegerät, das in der Lage ist, eine große Zahl von Frequenzen leicht zu schalten. Es ist wünschenswert, die Zeit, die erforderlich ist für das Frequenzumschalten, zu reduzieren, um einen ununterbrochenen Übergang während der Kommunikation zu realisieren.
Frequenzsynthesegeräte unter Verwendung von PLL (Phasenverriegelungsschleife) ist gegenwärtig der am meisten überwiegende Typ. Ein PLL-Frequenzsynthesegerät nimmt eine Phasenverriegelung der Ausgangssignale von einem spannungsgesteuerten Oszillator (VCO) vor und der Ausgangssignale von einem Referenzoszillator. Wenn demgemäß ein Referenzoszillator mit hoher Frequenzstabilität verwendet wird, kann ein Ausgang mit extrem stabiler Frequenz im statischen Zustand erhalten werden. Die Frequenz wird umgeschaltet durch Änderung des Teilungsverhältnisses, das an einem Frequenzteiler innerhalb der PLL eingestellt wird. Die Zeit, die erforderlich ist, um die Frequenzen von PLL-Frequenzsynthesegeräten umzuschalten, wird bestimmt durch die Bandbreite der geschlossenen Schleife, welche abhängt von der Referenzfrequenz, der Verstärkung des Phasendetektors, usw . . Speziell, wenn die Ausgangsfrequenzabstände eng gesetzt werden müssen, kann die Bandbreite der geschlossenen Schleife nicht gesteigert werden, weil das Teilungsverhältnis einen höheren Wert erfordert.
Die Frequenzumschaltung von PLL-Frequenzsynthesegeräten und das konventionelle Verfahren für die Verringerung der Frequenzumschaltzeit werden unten beschrieben.
Fig. 1 ist ein Blockdiagramm zur Darstellung des Aufbaus eines konventionellen PLL-Frequenzsynthesegeräts. Das Frequenzsynthesegerät umfaßt einen Phasendetektor 1, einen Teiler mit variablem Teilungsverhältnis 2, ein Schleifenfilter 3, einen spannungsgesteuerten Oszillator 4 (nachstehend als VCO bezeichnet). Jeder Schaltkreis bildet eine Phasenverriegelungsschleife PLL, bei der die Ausgangsphase von VCO 4 synchronisiert wird mit der Phase des Referenzsignals im eingeschwungenen Zustand. Es wird angenommen, daß die Frequenz des Referenzsignals mit fr bezeichnet wird, die Ausgangsfrequenz von VCO 4 als fo und das Teilungsverhältnis des Teilers 2 mit variablem Teilungsverhältnis als N sowie die Ausgangsfrequenz fo im phasenverriegelten Zustand (oder eingeschwungenen Zustand) kann ausgedrückt werden als Gleichung (1)
f&sub0; = N*fr (1)
Die Ausgangsfrequenz kann umgeschaltet werden von fo&sub1; auf fo&sub2; durch Umschalten des Teilungsverhältnisses von N&sub1; auf N&sub2;. Wenn ein stabiles Referenzsignal geliefert wird, können mehrere stabile Frequenzen erhalten werden durch Umschalten des Teilungsverhältnisses, das am Teiler 2 eingestellt wird. Wenn beispielsweise das Referenzsignal fr 12,5 kHz ist, kann die Ausgangsfrequenz in Schritten von 1,60 GHz bis 1,625 GHz eingestellt werden durch Verändern des Teilungsverhältnisses N von 128.000 auf 130.000.
Fig. 2 zeigt ein Beispiel eines Einschwingverhaltens des PLL- Frequenzsynthesegeräts beim Frequenzumschalten. Wenn, genauer gesagt, das am Teiler 2 eingestellte Teilungsverhältnis zum Zeitpunkt to umgeschaltet wird, benötigt die Ausgangsfrequenz eine bestimmte Zeit (Zeit für das Umschalten der Frequenz), bevor sie eine SOLL-Frequenz fo&sub2; erreicht. Während der Übergangszeit ändert sich die Spannung Vc am Kondensator in einem Schleifenfilter 3 in Fig. 1 von Vc&sub1; auf Vc&sub2;, wie in Fig. 2 gezeigt. Die Frequenzumschaltzeit muß mindestens die Zeit umfassen für das Laden/Entladen des Kondensators. Wenn beispielsweise angenommen wird, daß die Ausgangsfrequenz im 1,6 GHz-Band liegt und die Referenzsignalfrequenz 12,5 kHz beträgt, ist die erforderliche Zeit im Bereich von 50 ms.
Um die Frequenzumschaltzeit herabzusetzen, wurden Frequenzsynthesegeräte vorgeschlagen mit einem Aufbau gemäß Fig. 3. Der Aufbau unterscheidet sich von dem des Synthesegeräts nach Fig. 1 dadurch, daß er mit einem D/A-Wandler 6 und einem Addierkreis 5 versehen ist. Der Addierkreis 5 gibt die Summe der Ausgangsspannung Vda des D/A-Wandlers 6 und des Ausgangs vom Schleifenfilter 3 als Ausgang in Form der Steuerspannung Vs des VCO 4 ab. Da kein elektrischer Strom durch den Widerstand R&sub1; und R&sub2; in Fig. 3 im eingeschwungenen Zustand fließt, werden die Spannungen Vc des Kondensators identisch mit dem Ausgang vom Schleifenfilter 3. Demgemäß kann die Steuerspannung Vs des VCO 4 ausgedrückt werden durch Gleichung (2)
Vs = Vc + Vda (2)
Es wird angenommen, daß die laufende Ausgangsfrequenz mit fo&sub1; bezeichnet wird, und die Steuerspannung für VCO 4, die dem entspricht, wird mit Vs&sub1; bezeichnet. Wenn die Gleichung Vda = Vs&sub1; zutrifft, gilt, daß Vc = 0 ist. Wenn die Frequenz von fo&sub1; auf fo&sub2; umzuschalten ist, sollte das Teilungsverhältnis des Teilers 2 mit variablem Teilungsverhältnis von N&sub1; auf N&sub2; umgeschaltet werden. Im eingeschwungenen Zustand nach dem Umschalten wird die VCO-Steuerspannung entsprechend der Frequenz fo&sub2; als Vs&sub2; angenommen, und wenn das Verhältnis Vda = Vs&sub2; eingestellt wird, sobald das Teilungsverhältnis umgeschaltet wird, gilt die Beziehung Vc = 0 oder die Spannung am Kondensator bleibt bei 0 Volt. Dies senkt die Lade/Entladezeit des Kondensators im Schleifenfilter. Das Übergangsverhalten wäre dasselbe wie jenes der Konstruktion gemäß Fig. 1, wenn die Spannung Vda unverändert bleibt trotz der Frequenzumschaltung. Durch Verwendung des Aufbaus nach Fig. 3 wird die Zeit, erforderlich für das Frequenzumschalten, wie in Fig. 4 dargestellt, verkürzt.
Die Wirkungsweise wird nachstehend weiter analysiert. IM VCO wird das Verhältnis zwischen der Ausgangsfrequenz f und der Steuerspannung Vs verändert infolge Änderungen in Temperatur usw . . Es wird angenommen, daß das Verhalten während der Frequenzumschaltung lineare Spannungssteuerungscharakteristiken zeigt, wie in Fig. 5 dargestellt. Die Frequenzänderung von VCO ist extrem klein im Vergleich mit der Schwingungsfrequenz, und die Frequenzdrift Δfo könnte als konstant betrachtet werden, unabhängig von der Steuerspannung Vs. In Fig. 5 wäre zum Zeitpunkt t = to, und wenn die Ausgangsfrequenz fo gleich fc&sub1; ist, die Steuerspannung Vs gleich Vs&sub1;. Wenn die Ausgangsfrequenz von VCO sich um die Drift Δfo ändert, nimmt die Steuerspannung Vs ab, um die Driftkompensationsspannung ΔVs infolge der Wirkung der PLL, um so die Ausgangsfrequenz bei fo&sub1; zu halten. Genauer gesagt, wird die Driftkompensationsspannung -ΔVc (= WVs), erforderlich für die Kompensation der Frequenzdrift Δfo, erzeugt am Kondensator in dem Schleifenfilter. Die Ausgangsfrequenz kann schnell von fo&sub1; auf fo&sub2; umgeschaltet werden durch Setzen einer Steuerspannung Vs&sub2; am D/A-Wandler, unabhängig von der Driftkompensationsspannung ΔVc. Die VCO-Steuerspannung wird eingestellt auf einen Wert entsprechend der gewünschten Frequenz (Vs&sub2;- ΔVs). Auf diese Weise kann die Frequenz umgeschaltet werden, ohne Änderung der Spannung am Kondensator.
Selbst wenn jedoch die Frequenzänderung konstant gehalten wird, unabhängig von der Steuerspannung, ist das Verhältnis zwischen den Steuerspannungen des VCO und den Ausgangsfrequenzen fo nicht notwendigerweise linear, wie in Fig. 5 gezeigt. Beispielsweise kann der elektrische Abstimmkondensator C des VCO durch eine Varactor-Diode gebildet sein. In diesem Falle ist die Driftkompensationsspannung ΔVs&sub1;, bewirkt durch die Frequenzdrift Δfs, bei fo&sub1;, unterschiedlich gegenüber der Driftkompensationsspannung ΔVs&sub2; bei fo&sub2;, wie in Fig. 6 dargestellt. Deshalb werden bei der Frequenzumschaltung, wenn die Steuerspannung Vs&sub2; wie sie eingestellt wird, Fehler hervorgerufen, äquivalent der Differenz der Driftkompensationsspannungen ΔVs&sub1; und ΔVs&sub2;, und PLL arbeitet unter Ladung/Entladung des Kondensators, um die Differenz zu kompensieren. Deshalb wird die für die Frequenzumschaltung erforderliche Zeit nicht ganz herabgesetzt.
Darüber hinaus stimmen die Referenzsignalphase und die Ausgangsphase des Teilers variablen Teilungsverhältnisses nicht immer unmittelbar nach Einstellen der Steuerspannungsdaten im D/A-Wandler überein. PLL sorgt für die Auslöschung des Phasenfehlers, um dadurch die Ausgangsfrequenz, wie in Fig. 4 gezeigt, zu verändern.
Aus diesen Gründen konnte bisher die Zeit, erforderlich für das Frequenzumschalten, nicht unter eine bestimmte Zeitdauer herabgesetzt werden.
Diese Erfindung wurde konzipiert zum Eliminieren solcher Probleme, die man im Stand der Technik antrifft, und zielt ab auf die Bereitstellung eines Frequenzsynthesegeräts, das in der Lage ist, die Schwingfrequenz mit hoher Geschwindigkeit umzuschalten.
Die europäische Patentanmeldung Nr. 0 041 882 offenbart ein Funkfrequenzsynthesegerät unter Verwendung einer Phasenverriegelungsschleife einschließlich eines spannungsgesteuerten Oszillators, dessen Betriebsfrequenz eingestellt wird durch eine ausgewählte, aus einer Mehrzahl von voreingestellten Spannungen, erhalten aus einer Speicheranordnung, welche in der Lage ist, Spannungen in Übereinstimmung mit einer nicht linearen Spannungsfrequenzcharakteristik des spannungsgesteuerten Oszillators zu liefern. Der angegebene Zweck der Anordnung, offenbart in europäischer Patentanmeldung Nr. 0 041 882 besteht darin, die Geschwindigkeit zu verbessern, mit dem das Synthesegerät einen stabilen Ausgang bei der gewählten Frequenz erreicht, oder alternativ, die Zeit herabzusetzen, die benötigt wird, um einen stabilen Ausgang bei der gewählten Frequenz zu liefern.
Das U.S.-Patent Nr. 4 410 860 offenbart ein Funkfrequenzsynthesegerät unter Verwendung einer Phasenverriegelungsschleife mit einem Speicherschaltkreis, der die Steuerspannungen abspeichert, die von seinem spannungsgesteuerten Oszillator benötigt werden, um eine ausgewählte Betriebsfrequenz zu liefern, sobald einmal jene Betriebsfrequenz erzeugt worden ist. Diese Steuerspannung wird wieder aufgerufen, wenn in Zukunft diese Betriebsfrequenz erneut gewählt wird. Der angegebene Zweck der in U.S.-Patent Nr. 4 410 860 offenbarten Anordnung ist die Herabsetzung der Einschwingzeit des Synthesegeräts.
Die französische Patentanmeldung Nr. 2 356 332 offenbart ein Funkfrequenzsynthesegerät unter Verwendung einer Phasenverriegelungsschleife, welche einen Schleifenfilter steuerbarer Bandbreite umfaßt, welches Schleifenfilter in der Lage ist eingestellt zu werden, um mit einer kurzen Zeitkonstante zu arbeiten, wenn eine neue Frequenz gewonnen wird, und mit einer langen Zeitkonstante zu arbeiten, wenn eine ausgewählte Frequenz aufrechterhalten wird.
Die vorliegende Erfindung schafft ein Frequenzsynthesegerät, das die Frequenz mit im wesentlichen keinem Phasenfehler zwischen dem Referenzsignal und dem Ausgang vom Teiler ändert durch Wiedereinstellung des variablen Teilungsverhältnisses bei jeder Frequenzänderung.
Die Erfindung schafft ein Frequenzsynthesegerät einschließlich eines spannungsgesteuerten Oszillators, einen Teiler variablen Teilungsverhältnisses, der auf den Ausgang von dem spannungsgesteuerten Oszillator einwirkt, einen Phasendetektor, der die Ausgangsphase des Teilers variablen Teilungsverhältnisses mit der Phase eines Referenzsignals vergleicht, ein Schleifenfilter, das den Ausgang des Phasendetektors glättet und ihn dem spannungsgesteuerten Oszillator zuführt, und ein Schwingfrequenzumschaltmittel, das die Schwingfrequenz des spannungsgesteuerten Oszillators ändert durch Änderung des Teilungsverhältnisses des Teilers variablen Teilungsverhältnisses, wobei das Schwingfrequenzumschaltmittel ein Spannungszufuhrmittel umfaßt, das eine frequenzeinstellende Steuerspannung dem spannungsgesteuerten Oszillator über einen D/A-Wandler synchron mit der Änderung des Teilungsverhältnisses des Teilers variablen Teilungsverhältnisses zuführt, dadurch gekennzeichnet, daß der Teiler variablen Teilungsverhältnisses ein Rücksetzmittel aufweist, und das Schwingfrequenzumschaltmittel ein Mittel enthält, das den Teiler variablen Teilungsverhältnisses umschaltet unter Verwendung des Referenzsignals zu dem Phasendetektor als ein Trigger.
Vorzugsweise ist ein Schleifenschalter an einem Eingang des Schleifenfilters vorgesehen, und das Schwingfrequenzumschaltmittel umfaßt ein Mittel, das den Schleifenschalter öffnet, bevor die Schwingfrequenz geschaltet wird, und schließt den Schleifenschalter, nachdem der Teiler variablen Teilungsverhältnisses rückgesetzt ist.
Vorzugsweise umfaßt das Frequenzsynthesegerät einen Abtast- und Halteschaltkreis, angeschlossen an einen Ausgang des D/A-Wandlers, und ein Mittel, das die Zufuhr von Leistung zu dem D/A-Wandler beendet, nachdem ein Abtastwert der Steuerspannung in dem Abtast- und Haltekreis gehalten wird.
Vorzugsweise umfaßt die Abtast- und Halteschaltung einen Kondensator, der ein Komponentenelement des Schleifenfilters ist.
Vorzugsweise ist ein Filter variabler Bandbreite mit einem Ausgang des D/A-Wandlers verbunden, und das Schwingfrequenz-Umschaltmittel umfaßt ein Bandbreite-Begrenzungsmittel, das die Bandbreite des Filters variabler Bandbreite herabsetzt nach der Änderung der Schwingfrequenz.
Alternativ kann ein Filter variabler Bandbreite mit einem Eingang des spannungsgesteuerten Oszillators verbunden sein, und das Schwingfrequenzmittel kann ein Bandbreite-Begrenzungsmittel umfassen, das die Bandbreite des Filters variabler Bandbreite herabsetzt nach der Änderung der Schwingfrequenz.
Vorzugsweise ist der Ausgang des D/A-Wandlers verbunden mit einem Tiefpaßfilter, und das Spannungsversorgungsmittel umfaßt ein Mittel, das den D/A-Wandler dazu bringt, eine Mehrzahl von Spannungen zu liefern, die oberhalb und unterhalb der Steuerspannung entsprechend der geforderten Frequenz alternieren, bevor die Steuerspannung entsprechend der geforderten Frequenz geliefert wird.
In einer Ausführungsform hat der spannungsgesteuerte Oszillator eine Schwingfrequenz, die nichtlinear der Eingangssteuerspannung entspricht, wobei ein Spannungsmeßmittel vorgesehen ist für das Messen der Spannung, geliefert von dem Schleifenfilter an den spannungsgesteuerten Oszillator, und das Spannungsversorgungsmittel ein Steuerspannungskompensationsmittel umfaßt, das eine Korrektur an der Steuerspannung vornimmt, geliefert an den spannungsgesteuerten Oszillator, wenn seine Frequenz geändert wird, um für die Nichtlinearität des spannungsgesteuerten Oszillators eine Kompensation zu schaffen, wobei die Korrektur der Steuerspannung auf dem Wert basiert, gemessen von dem Spannungsmeßmittel vor der Frequenzänderung.
Vorzugsweise erzeugt das Steuerspannungskorrekturmittel eine Spannung gleich [Vs&sub2; - (ΔVs&sub2; - ΔVs&sub1;)], wenn die Oszillatorfrequenz f&sub2; ist, worin ΔVs&sub1; die Spannung repräsentiert, erhalten von dem Spannungsmeßmittel, wenn die Oszillatorfrequenz f&sub1; ist, Vs&sub2; die Frequenzeinstellsteuerspannung repräsentiert, erforderlich zum Erzeugen der Frequenz f&sub2; ohne Driftkompensation, und ΔVs&sub2; die Spannung repräsentiert, erforderlich zum Kompensieren bezüglich der Drift des Oszillators bei der Frequenz f&sub2;, worin f&sub2; > f&sub1; ist.
Die Phasenfehler, hervorgerufen durch Änderungen der Schwingfrequenz, werden verringert im Vergleich mit bekannten Anordnungen durch Wiedereinstellung des Teilers variablen Teilungsverhältnisses bei Änderungen in der Oszillatorfrequenz und durch Erzeugen der Steuerspannung in einer Art und Weise, die nicht zu Veränderungen in der Ausgangsspannung des Schleifenfilters führt.
Demgemäß kann die Zeit, erforderlich für die Frequenzumschaltung, deutlich verkürzt werden.
Wenn ein Filter variabler Bandbreite verwendet wird, sollte die Bandbreite weit eingestellt werden zum Zeitpunkt der Änderung der Schwingfrequenz und schmal eingestellt werden, sobald die Schleife eingeschwungen ist. Die breitbandige Filtereinstellung ermöglicht die Zufuhr einer Steuerspannung, die schnell ansteigt zum Zeitpunkt des Umschaltens, und die schmalbandige Filtereinstellung, verwendet nach Änderung der Schwingfrequenz, verhindert das Rauschen von dem D/A- Wandler, geliefert innerhalb der Spannungsversorgung, zu dem spannungsgesteuerten Oszillator gelangt.
Der D/A-Wandler kann getrennt werden von der Phasenverriegelungsschleife nach dem Frequenzumschalten, und der Kondensator des Schleifenfilters kann verwendet werden als ein Abtast- und Haltekreis, um einen schnellen Anstieg der Steuerspannung zum Zeitpunkt der Umschaltung zu bewirken, ohne daß man Rauschen von dem D/A-Wandler zu anderen Zeiten tolerieren muß.
Mit anderen Worten wird der Digital/Analog-Wandler, der Rauschen in den spannungsgesteuerten Oszillator einspeisen könnte, von der Phasenverriegelungsschleife getrennt mit Ausnahme der Zeitpunkte der Frequenzumschaltung. Diese Anordnung ermöglicht, daß die Frequenz mit höherer Geschwindigkeit umgeschaltet werden kann als bei bekannten Anordnungen, weil die Umschaltung keine Änderung der Ladung auf dem Schleifenfilterkondensator involviert und das nachfolgende Entfernen des Digital/Analog-Mittels bewirkt, daß es nicht das Rauschverhalten des spannungsgesteuerten Oszillators im eingeschwungenen Zustand beeinflussen kann.
Das Frequenzsynthesegerät dieser Bauart ist am wirksamsten, wenn es bei Funkkommunikationssystemen eingesetzt wird, welche mehrere Funkkanäle schalten. Solche Systeme sind erforderlich, um nach freien Kanälen mit hoher Geschwindigkeit zu suchen oder Funkkanäle umzuschalten, ohne die Kommunikation zu unterbrechen. Durch Verwendung des Frequenzsynthesegeräts dieser Erfindung als ein lokaler Oszillator für solche Funkkommunikationssysteme können stabile, lokale Schwingfrequenzen erhalten werden und Funkkanäle können mit hoher Geschwindigkeit geschaltet werden. Da dies ohne Schwierigkeiten die Suche nach freien Kanälen und nicht unterbrochenes Kanalumschalten ermöglicht, ist es darüber hinaus hochwirksam für die Verbesserung der Funktionen und des Verhaltens des Systems.

[Kurzbeschreibung der Zeichnungen]

Fig. 1 ist ein Blockdiagramm eines konventionellen Frequenzsynthesegeräts.
Fig. 2 ist eine Graphik zur Darstellung eines Beispiels des Übergangsverhaltens eines PLL-Frequenzsynthesegeräts während des Umschaltens.
Fig. 3 ist ein Blockdiagramm eines anderen konventionellen Frequenzsynthesegeräts.
Fig. 4 ist eine Graphik zur Darstellung der Veränderung der Ausgangsfrequenz des spannungsgesteuerten Oszillators in Beziehung mit Änderungen der Ausgangsspannung von einem D/A-Wandler.
Fig. 5 ist eine Graphik zur Darstellung eines Beispiels der Charakteristiken der Ausgangsfrequenz im Verhältnis zu der Steuerspannung des spannungsgesteuerten Oszillators.
Fig. 6 ist eine Graphik zur Darstellung eines anderen Beispiels der Charakteristiken der Ausgangsfrequenz in Abhängigkeit von der Steuerspannung des spannungsgesteuerten Oszillators.
Fig. 7 ist ein Blockdiagramm zur Darstellung einer ersten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Fig. 8 ist ein Blockdiagramm zur Darstellung einer zweiten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Fig. 9 ist ein Blockdiagramm zur Darstellung der dritten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Fig. 10 ist ein Blockdiagramm zur Darstellung der vierten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Fig. 11 ist ein Zeitlagediagramm zur Erläuterung bestimmter Ereignisse beim Frequenzumschalten.
Fig. 12 ist ein Blockdiagramm zur Darstellung der fünften Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Fig. 13 ist ein Blockdiagramm zur Darstellung des sechsten Ausführungsbeispiels des Frequenzsynthesegeräts gemäß dieser Erfindung.
Fig. 14 ist eine Darstellung einer Ausführungsform des Phasendetektors, der eine Schleifenumschaltfunktion hat.
Fig. 15 ist ein Blockdiagramm zur Darstellung einer Ausführungsform des inneren Aufbaus einer Steuerschaltung.
Fig. 16 ist ein Blockdiagramm zur Darstellung einer anderen Ausführungsform des inneren Aufbaus der Steuerschaltung.
Fig. 17 ist ein Blockdiagramm zur Darstellung der siebten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Fig. 18 ist ein Schaltungsdiagramm zur Darstellung einer Ausführungsform eines bandbreitevariablen Filters.
Fig. 19 ist ein Schaltungsdiagramm zur Darstellung einer Ausführungsform eines spannungsgesteuerten Widerstandes.
Fig. 20 ist ein Blockdiagramm zur Darstellung der achten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Fig. 21 ist ein Blockdiagramm zur Darstellung der neunten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Fig. 22 ist ein Blockdiagramm zur Darstellung der zehnten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Fig. 23 ist ein Blockdiagramm zur Darstellung von Details der zehnten Ausführungsform.
Fig. 24 ist ein Zeitlagediagramm für Ereignisse beim Frequenzumschalten.
Fig. 25 ist ein Blockdiagramm zur Darstellung eines spannungsgesteuerten Oszillators und des Schaltungsaufbaus für seine Steuerung.
Fig. 26 ist ein Blockdiagramm zur Darstellung eines anderen spannungsgesteuerten Oszillators und eines Schaltungsaufbaus für seine Steuerung.
Fig. 27 ist eine Graphik zur Darstellung des Übergangsverhaltens des VCO-gesteuerten Schaltkreises nach Fig. 25 während der Frequenzumschaltzeit.
Fig. 28 ist ein Blockdiagramm zur Darstellung einer ersten Ausführungsform des VCO-Steuerschaltkreises.
Fig. 29 ist eine Graphik zur Darstellung von Wellenformen der Ausgangsspannung von dem D/A-Wandler und Änderungen in der Ausgangsfrequenz des VCO.
Fig. 30 ist ein Schaltungsdiagramm zur Darstellung des Aufbaus des Tiefpaßfilters erster Ordnung.
Fig. 31 ist ein Diagramm zur Darstellung des Übergangsverhaltens des VCO-Steuerschaltkreises, wenn das Tiefpaßfilter erster Ordnung verwendet wird.
Fig. 32 ist eine Ansicht zur Darstellung des Übergangsverhaltens, wenn der Ausgang vom D/A-Wandler gesättigt ist.
Fig. 33 ist ein Blockdiagramm zur Darstellung der ersten Ausführungsform des VCO-Steuerschaltkreises.
Fig. 34 ist eine Ansicht zur Darstellung der Frequenzumschaltcharakteristiken in der konventionellen Ausführungsform nach Fig. 1.
Fig. 35 ist eine Ansicht zur Darstellung der Frequenzumschaltcharakteristiken in der Ausführungsform nach Fig. 10.

[Optimaler Modus für die Ausführung der Erfindung]

Fig. 7 ist ein Blockdiagramm zur Darstellung der ersten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung. Die Ausführungsform unterscheidet sich von dem Stand der Technik gemäß Fig. 3, indem die Spannung Vc des Kondensators über einen A/D-Wandler 8 entnommen wird und die Daten desselben einer Steuerschaltung 7 zugeführt werden. Fehler in der Einstellspannung, die bisher im Stand der Technik hervorgerufen wurden, können durch die erwähnte Konstruktion vermieden werden. Wenn beispielsweise die Kennlinie der Steuerspannung relativ zur Ausgangsfrequenz nicht linear ist, wie in dem VCO in Fig. 6 gezeigt, ist die Driftkompensationsspannung ΔVs entsprechend der Frequenzdrift Δfo unterschiedlich zwischen den Steuerspannungen Vs&sub1; und Vs&sub2;, wie durch die Spannungen ΔVs&sub1; und ΔVs&sub2; angedeutet. Demgemäß wird beim Frequenzumschalten die Frequenzdrift Δfo aus den Werten der Driftkompensationsspannung ΔVs&sub1; vorher gewonnen, ein Wert der Driftkompensationsspannung ΔVs&sub2; wird angenommen aus der Frequenzdrift Δfo und setzt den Wert Vs&sub2; - (ΔVs&sub2; - ΔVs&sub1;) am D/A-Wandler 6.
Im eingeschwungenen Zustand wird die Driftkompensationsspannung ΔVs&sub1; gleich der Spannung des Kondensators, die über den A/D- Wandler 8 entnommen wird. Da die Frequenzdrift Δfo extrem klein ist, ist sie aus der VCO-Verstärkung in der Steuerspannung Vs&sub1; und der Driftkompensationsspannung ΔVs&sub2; erhältlich. Die Spannungsdrift ΔVs&sub2; kann angenommen werden aus der Frequenzdrift Δfo und der VCO-Verstärkung der Steuerspannung Vs&sub2;.
Wie oben beschrieben, kann durch Setzen des Ausgangs des D/A- Wandlers Vda entsprechend der Ausgangsfrequenz fo&sub2; als V&sub5;&sub2; - (ΔVs&sub2;
- ΔVs&sub1;) und Addieren derselben zu einem Addierer 5 gleichzeitig mit der Änderung des Teilungsverhältnisses die Frequenz umgeschaltet werden, ohne Änderung der Spannung am Kondensator.
Fig. 15 ist ein Blockdiagramm zur Darstellung des inneren Aufbaus eines solchen Steuerschaltkreises 7, in dem eine ROM-Tabelle 17 Steuerspannungen für die VCO-Ausgangsfrequenzcharakteristiken speichert vor der Drift, dargestellt in ausgezogenen Linien in Fig. 6, gewünschte Frequenzdaten eingibt und Steuerspannungsdaten Vs ausgibt, die denen entsprechen. Eine Driftkompensationsschaltung 70 berechnet die Frequenzdrift Δfo und die Driftkompensationsspannung ΔVs&sub1; aus dem Vda, zugeführt dem D/A-Wandler 6 und den Vc-Daten, die ein Ausgang vom A/D- Wandler 8 sind, und speichert das Resultat, erhält die Spannungsdrift ΔVs&sub2; entsprechende Frequenz fo&sub2; durch Abfragen der Tabelle, wenn die gewünschten Frequenzdaten von fo&sub1; auf fo&sub2; verschoben werden, und gibt die Driftkompensationsspannung ΔVs = ΔVs&sub2; - ΔVs&sub1; aus. Ein Subtrahierkreis 72 liefert die Steuerspannung Vss = Vs&sub2; - (ΔVs&sub2; - ΔVs&sub1;) an eine Latch-Schaltung für D/A-Daten 73. Die ROM-Tabelle 71 liefert die Spannung Vs&sub2; entsprechend fo&sub2;. ROM 75 für das Teilungsverhältnis empfängt als Eingang ein gewünschtes Frequenzdatum und liefert Teilungsverhältnisdaten, die dem entsprechen, einer Latch-Schaltung für das Teilungsverhältnis 74. Wenn die gewünschten Frequenzdaten von fo&sub1; auf fo&sub2; geschaltet werden, liefert ein Zeitlageschaltkreis 76 entsprechende Latch-Signale an die Latch-Schaltung 73 für D/A-Daten und die Latch- Schaltung 74 für das Teilungsverhältnis nach Beendigung der arithmetischen Operation durch den Subtrahierkreis 72. Dies frischt die Vda-Daten und die Teilungsverhältnisdaten auf.
Die Frequenzumschaltzeit kann verkürzt werden durch die obige Operation, ohne daß Fehler in der Steuerspannung auftreten selbst dann, wenn die VCO-Charakteristiken nicht linear sind. In Fig. 7 ist der Eingang des A/D-Wandlers verbunden mit einer Klemme oder einem Punkt a des Kondensators, um die Kondensatorspannung Vc abzugreifen, doch derselbe Effekt kann erreicht werden durch Abgreifen der Spannung an den Punkten b, c und d vom A/D-Wandler 8 anstatt am Punkt a, da der elektrische Strom nicht durch die Widerstände R&sub1; und R&sub2; im eingeschwungenen Zustand fließt. Wenn die Spannung jedoch am Punkt d abgegriffen wird, wird die Kondensatorspannung Vc berechnet durch Subtrahieren der Spannung Vda von dem Wert, der abgegriffen worden ist.
In der vorbeschriebenen Ausführungsform kann ein Abtast- und Haltekreis mit einem Ausgang des D/A-Wandlers 6 verbunden sein und die Steuerspannung kann von dem Abtast- und Haltekreis an einen Addierer 4 ausgegeben werden. In diesem Falle wird die Leistungsversorgung des D/A-Wandlers 6 abgebrochen, nachdem die Steuerspannung im Abtast- und Haltekreis gehalten worden ist. Dies spart Leistungsverbrauch.
Fig. 8 ist ein Blockdiagramm zur Darstellung der zweiten Ausführungsform eines Frequenzsynthesegeräts gemäß dieser Erfindung. Diese Ausführungsform unterscheidet sich von der ersten Ausführungsform nach Fig. 7 dadurch, daß der D/A-Wandler 6 in Serie verbunden ist mit dem Massepunkt des Schleifenfilters 3, um den Addierer weglassen zu können. Die VCO-Steuerspannung Vs kann ähnlich ausgedrückt werden mit Gleichung (2) als Vs = Vc + Vda, wenn die Spannung des Kondensators mit Vc bezeichnet wird und der Ausgang des D/A-Wandlers mit Vda. In dieser Ausführungsform werden Vc + Vda abgegriffen vom A/D-Wandler 8, und die Driftkompensationsspannung ΔVs (=Vc) kann erhalten werden durch Subtrahieren der Spannung Vda von dem abgegriffenen Wert. Dann wird die Frequenzdrift Δfo berechnet in der gleichen Weise ähnlich der ersten Ausführungsform, und ein D/A-Wandler gibt Daten aus, die geeignet sind für die Ausgangsfrequenz fo&sub2;, die bei der nächsten Einstellung erzeugt werden soll. Die Wirkung ähnlich der ersten Ausführungsform kann erhalten werden und die Schaltungsstruktur kann vereinfacht werden. Da kein elektrischer Strom durch die Widerstände R&sub1; und R&sub2; im eingeschwungenen Zustand fließt, kann die Spannung abgegriffen werden an den Punkten b oder c anstelle des Punktes a durch Verwendung des A/D-Wandlers 8, um denselben Effekt zu erzielen.
Fig. 9 ist ein Blockdiagramm zur Darstellung der dritten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung. Diese Ausführungsform unterscheidet sich von der ersten Ausführungsform nach Fig. 7 dadurch, daß ein Schleifenfilter 9 einen Operationsverstärker in dem Schleifenfilter 9 umfaßt, und der D/A-Wandlerausgang (Vda) einem nichtinvertierenden Eingang des Operationsverstärkers zugeführt wird, welcher ein Signalmassepunkt des Schleifenfilters 9 ist, und der A/D- Wandler 8 ist verbunden mit dem Ausgang des Schleifenfilters.
Die Steuerspannung Vs des VCO 4 kann ausgedrückt werden als Vs = Vc + Vda ähnlich der Formel (2), wenn die Spannung eines Kondensators repräsentiert wird als Vc und der Ausgang vom D/A-Wandler Vda. Da kein elektrischer Strom durch die Widerstände R&sub1; und R&sub2; im eingeschwungenen Zustand fließt, kann Vc + Vda erhalten werden vom Ausgang des Schleifenfilters. Demgemäß kann die Wirkung ähnlich der der zweiten Ausführungsform nach Fig. 7 erhalten werden durch Subtrahieren der Spannung Vda von Vc + Vda und Berechnen von ΔVs (= Vc)
Fig. 10 ist ein Blockdiagramm zur Darstellung der vierten Ausführungsform des Frequenzsynthesegeräts dieser Erfindung. Die japanische Patentanmeldung Sho 61-305253 hat ein Verfahren vorgeschlagen zum Unterdrücken von Frequenzfluktuationen, hervorgerufen durch Phasenfehler, wenn PLL intermittierend betrieben wird. Die Wirkungsweise der vorgeschlagenen Methode wird angewandt zum Reduzieren von Phasenfehlern bei der Frequenzumschaltung im vorliegenden Falle. Diese Ausführungsform unterscheidet sich von der ersten Ausführungsform nach Fig. 7 dadurch, daß das Referenzsignal in die Steuerschaltung 7 als ein Triggersignal eingegeben wird und das Rücksetzsignal zu dem Teiler variablen Teilungsverhältnisses 2 übertragen wird.
Fig. 11 ist ein Diagramm zur Darstellung der Zeitlage bei der Frequenzumschaltung, wobei der Schleifenschalter 10 ausgeschaltet ist zum öffnen der Schleife zum Zeitpunkt t&sub1;. Die Ausgangsspannung des D/A-Wandlers 6 wird von Vda1 auf Vda2 gebracht und das Teilungsverhältnis wird verschoben von N&sub1; auf N&sub2;. Die Steuerspannung des VCO 4 wird eingestellt auf einen Pegel entsprechend der SOLL-Frequenz in dieser Stufe. Die Referenzsignalphase kann abweichen von der Phase des Teilers variablen Teilungsverhältnisses, wie in Fig. 11 angedeutet. Wenn der Schleifenschalter 10 eingeschaltet wird, kann der Phasenfehler Fluktuationen der Ausgangsfrequenz hervorrufen. Um die Fluktuationen zu unterdrücken, wird ein Rücksetzsignal zu dem Teiler variablen Teilungsverhältnisses 2 zum Zeitpunkt t&sub3; übertragen. Die Zeitlage für das Rücksetzsignal wird bestimmt durch Triggern mittels des Referenzsignals. Dies bewirkt, daß die Phase des Teilers variablen Teilungsverhältnisses verriegelt wird mit der Phase des Ausgangs von dem Referenzsignal, und wenn der Schleifenschalter 10 eingeschaltet wird zum Zeitpunkt t&sub4;, werden keine Driften in der Ausgangfrequenz hervorgerufen infolge Phasenfehlern. Die Steuerspannungsdaten, die am D/A-Wandler 6 einzustellen sind, werden berechnet durch das Verfahren ähnlich dem in Fig. 7 dargestellten. Diese Operation kann sowohl den Steuerspannungsfehler als auch den Phasenfehler beim Frequenzumschalten herabsetzen.
Dieses Diagramm zeigt einen Fall, wo das Zählen des Teilers am Ende des Rücksetzsignals erneut beginnt, das synchronisiert ist mit der positiven Flanke des Referenzsignals. Das Fehlen des Teilers kann erneut gestartet werden am Ende des Rücksetzsignals, das synchronisiert ist mit der Abfallflanke des Referenzsignals.
Fig. 16 ist ein Blockdiagramm zur Darstellung des inneren Aufbaus einer Steuerschaltung 7, die abweicht von der Struktur gemäß Fig. 15 durch einen Zeitlageschaltkreis 76. Der Zeitlageschaltkreis 76 empfängt das Referenzsignal als Triggersignal und gibt das Rücksetzsignal für den Teiler 2 variablen Teilungsverhältnisses und das Schleifenschaltsignal aus in Übereinstimmung mit der vorerwähnten Zeitlage. Diese Signale werden in der Prozedur ausgeführt, wie "Empfangen von SOLL-Frequenzdaten, Ausschalten des Schleifenschalters, Änderung von Vda und N, Übertragen von Rücksetzsignal und Einschalten des Schleifenschalters".
Fig. 12 ist ein Blockdiagramm der fünften Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung. Diese Ausführungsform ist eine Kombination der Ausführungsform nach Fig. 8 mit einer Rücksetzfunktion des Teilers 2 mit variablem Teilungsverhältnis. Da die kombinierten Funktionen sowohl den Steuerspannungsfehler als auch Phasenfehler bis auf null reduzieren können beim Umschalten der Frequenz, kann der Effekt ähnlich der Ausführungsform nach Fig. 10 erreicht werden.
Fig. 13 ist ein Blockdiagramm zur Darstellung der sechsten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung. Diese Ausführungsform ist eine Kombination der Ausführungsform nach Fig. 9 mit einer Rücksetzfunktion für den Teiler variablen Teilungsverhältnisses in der Ausführungsform nach Fig. 10. Diese Kombination ermöglicht die Herabsetzung sowohl des Steuerspannungsfehlers als auch von Phasenfehlern auf Nullniveau beim Frequenzumschalten zum Erzielen des Effektes ähnlich der Ausführungsform nach Fig. 10.
Fig. 14 zeigt eine Ausführungsform des Phasendetektors mit der Schleifenschalterfunktion, und insbesondere zeigt Fig. 14a eine grundsätzliche Ausführungsform des Phasendetektors mit der Schleifenschaltfunktion, der in den Ausführungsformen nach Fig. 10 bis 13 verwendet wird. FET-Analogschalter, die mit hoher Geschwindigkeit geschaltet werden können, können als Schleifenschalter, gezeigt in den Figuren, verwendet werden. Fig. 14b zeigt eine Ausführungsform, welche das Schließen/öffnen (EIN/AUS) der Phasenverriegelungsschleife realisiert mittels Kombination eines Ladungspumpschaltkreises mit einem FET-Analogschalter und einer Logikschaltung. In dieser Konstruktion wird, wenn "0" des Schleifen-EIN/AUS-Signals eingegeben wird, der Ausgang von einem ODER-Gatter 12 "1" trotz des logischen Ausgangs vom digitalen Phasendetektor 1. Der P-Kanal FET 15, der den Ausgang vom ODER-Gatter 12 als Eingang erhält, und ein N-Kanal FET 16, der den Ausgang von einem UND-Gatter 13 erhält, werden geöffnet, während die Phasenverriegelungsschleife offen ist. Wenn das Schleifen-EIN/AUS-Signal "1" eingegeben wird, werden die Gates beider FETs 15 und 16 mit dem Ausgang des digitalen Phasendetektors angesteuert und die Phasenverriegelungsschleife ist geschlossen. Fig. 14c zeigt einen Schleifenschalter, der den FET öffnet, wenn der digitale Phasendetektor 1 rückgesetzt wird. Fig. 14d zeigt, daß die Schleife geöffnet wird durch Halten des Eingangs der Schaltung 1 mit ODER-Gattern 12a und 12b derart, daß der logische Ausgang vom Schaltkreis 1 denselben Zustand annimmt, wie die Phasenverriegelungsschleife zum öffnen von FETs 15 und 16.
In den obigen Ausführungsformen wird der Ausgang vom D/A- Wandler 6 als Steuerspannung so wie sie ist verwendet. Wenn jedoch Rauschen innerhalb des Ausgangs vom D/A-Wandler 6 enthalten ist, wird das Rauschen direkt addiert zur Steuerspannung. Das Phasenrauschen im VCO-Ausgang erhöht sich dementsprechend.
Die folgenden Ausführungsformen streben eine Lösung der Probleme an. Sie können Phasenrauschenanstieg unterdrücken, der hervorgerufen wird durch die Addition durch den D/A-Wandler. In der Beschreibung der folgenden Ausführungsbeispiele wird die Beschreibung des Aufbaus zwecks Korrektur der Nichtlinearität des Oszillators 4, der Struktur für das Rücksetzen des Teilers variablen Teilungsverhältnisses und der Schleifenumschaltung weggelassen, falls diese nicht spezifisch erforderlich ist. Fig. 17 ist ein Blockdiagramm zur Darstellung der siebten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Das Frequenzsynthesegerät umfaßt einen spannungsgesteuerten Oszillator 4, einen Teiler variablen Teilungsverhältnisses, der den Ausgang vom Oszillator 4 dividiert, einen Phasendetektor 1, der die Phase des Ausgangs vom Teiler 2 mit der Phase des Referenzsignals vergleicht, ein Schleifenfilter 3, das den Ausgang vom Detektor 1 glättet und denselben dem Oszillator 4 zuführt, und ein Schwingfrequenzumschaltmittel, das die Schwingfrequenz des Oszillators 4 steuert durch Umschalten des Teilungsverhältnisses des Teilers 2. Das Schwingfrequenzumschaltmittel umfaßt eine Steuerschaltung 7, einen Digital/Analog- Wandler 6, der ein Spannungsversorgungsmittel ist, das Steuerspannung entsprechend der Frequenz nach dem Umschalten dem Oszillator 4 zuführt, wenn das Teilungsverhältnis des Teilers 2 umgeschaltet wird, um die Schwingfrequenz bei hoher Geschwindigkeit zu verändern, ein Filter 102 variabler Bandbreite, das mit dem Ausgang des Digital/Analog-Wandlers 6 verbunden ist, und einen Addierer 5, der den Ausgang des Filters variabler Bandbreite 102 mit dem Ausgang vom Schleifenfilter 3 addiert.
Obwohl das Frequenzsynthesegerät die Schaltungen umfaßt, die in dem ersten bis sechsten Ausführungsbeispiel gezeigt sind, wird deren Beschreibung weggelassen. Diese Ausführungsform ist dadurch charakterisiert, daß das Spannungsversorgungsmittel ein Filter 102 variabler Bandbreite umfaßt und die Steuerschaltung 7 ein Bandbreite-Begrenzungsmittel umfaßt, das die Bandbreite des Filters 102 schmaler macht nach dem Frequenzumschalten.
Das bandbreitevariable Filter 102, verbunden mit der Ausgangsseite des D/A-Wandlers 6, wird eingestellt auf eine schmale Bandbreite im eingeschwungenen Zustand und überträgt deshalb nicht Rauschen, erzeugt vom Wandler 6, zu dem spannungsgesteuerten Oszillator 4. Die Bandbreite zu diesem Zeitpunkt wird mit W&sub2; bezeichnet.
Eine Beschreibung erfolgt bezüglich des Falles, wo die Frequenz von F&sub1; auf F&sub2; umgeschaltet wird. Die Frequenz wird umgeschaltet durch gleichzeitiges Ausführen der Änderung des Teilungsverhältnisses des Teilers 2, Änderung der Eingangsdaten des D/A-Wandlers 6 und Änderung der Bandbreite des Filters 102. Diese Änderungen werden gesteuert durch die Steuerschaltung 7.
Gleichzeitig mit der Datenänderung und Teilungsverhältnisänderung wird die Bandbreite des bandbreitenvariablen Filters 102 von W&sub2; auf W&sub1; gebracht, die weiter ist als W&sub2;. Durch diese Vorgänge wird die Ausgangsspannung des D/A-Wandlers 6 zu dem Addierer 5 mit hoher Geschwindigkeit übertragen, so daß die Steuerspannung des Oszillators 4 mit hoher Geschwindigkeit auf V&sub2; gebracht wird, so daß eine Frequenzumschaltung mit hoher Geschwindigkeit ermöglicht wird.
Nach der Frequenzumschaltung wird die Bandbreite des Filters 102 wieder auf W&sub2; rückgesetzt. Dies ermöglicht die Unterdrückung von Rauschen, erzeugt vom D/A-Wandler 6, und verhindert die Zunahme von Phasenrauschcharakteristiken im Ausgang des Oszillators 4.
Demgemäß kann die Frequenz mit hoher Geschwindigkeit umgeschaltet werden, ohne die Rauschcharakteristiken des Oszillators 4 zu verschlechtern.
Fig. 18 zeigt eine Ausführungsform des bandbreitevariablen Filters. Das Filter 102 umfaßt einen spannungsgesteuerten Widerstand 103, dessen Widerstandswert sich ändert mittels einer Steuerspannung und eines Kondensators 104.
Fig. 19 zeigt eine Ausführungsform des spannungsgesteuerten Widerstandes 103. Der Widerstand 103 verwendet einen Feldeffekttransistor (FET), dessen Widerstand zwischen Source und Drain sich ändert mit der an das Gate angelegten Spannung. Wenn der Widerstand groß ist, wird die Bandbreite schmal, während sie größer wird, wenn der Widerstandswert niedrig ist.
Fig. 20 ist ein Blockdiagramm zur Darstellung der achten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Diese Ausführungsform unterscheidet sich von der siebten Ausführungsform dadurch, daß der Ausgang des bandbreitevariablen Filters 102 direkt verbunden ist mit dem Schleifenfilter 3, um die Spannungen des Filters 102 und des Schleifenfilters 3 zu addieren. Der Betrieb ist jedoch identisch mit dem der siebten Ausführungsform.
Fig. 21 ist ein Blockdiagramm zur Darstellung der neunten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
Diese Ausführungsform unterscheidet sich von der siebten Ausführungsform dadurch, daß das bandbreitevariable Filter 102 zwischen den Addierer 5 und dem spannungsgesteuerten Oszillator 4 geschaltet ist, doch ist der Betrieb identisch mit dem der siebten Ausführungsform. Die Bandbreite des Filters 102 wird verändert bei der Frequenzumschaltung in dieser Ausführungsform. Dies ermöglicht die Frequenzumschaltung mit hoher Geschwindigkeit, ohne Verschlechterung der Rauschcharakteristiken des Oszillators 4.
Fig. 22 ist ein Blockdiagramm zur Darstellung der zehnten Ausführungsform des Frequenzsynthesegeräts gemäß dieser Erfindung.
In dieser Ausführungsform ist der D/A-Wandler 6 verbunden mit einem Kondensator im Schleifenfilter 3, und ein Schalter 105 ist vorgesehen zwischen dem D/A-Wandler 6 und dem Kondensator als ein Mittel zum Abklemmen des D/A-Wandlers 6, nachdem die Steuerspannung vom Wandler 6 im Kondensator gehalten worden ist.
Der Schalter 105 ist offen infolge der Steuerschaltung 7 im eingeschwungenen Zustand zum Abklemmen des D/A-Wandlers 6 von dem Schleifenfilter 3. Die Phasenverriegelungsschleife arbeitet ganz normal in dieser Stufe, und das VCO-Ausgangssignal mit der Stabilität ähnlich der des Ausgangssignals vom Referenzoszillator 101 wird vom Oszillator 4 mit einer Frequenz entsprechend dem Teilungsverhältnis N gewonnen, eingestellt am Teiler 2 variablen Teilungsverhältnisses.
Eine Beschreibung erfolgt nun für den Fall, wo die Frequenz F&sub1; auf die Frequenz F&sub2; umgeschaltet wird.
Vor dem Umschalten wird die Spannung V des Kondensators im Schleifenfilter 3 im eingeschwungenen Zustand nach dem Umschalten der Frequenz eingestellt am D/A-Wandler 6. Dann wird das Teilungsverhältnis N&sub2; mittels Steuerschaltung 7 am Teiler 2 in Übereinstimmung mit der Frequenz F eingestellt, auf welche die Frequenz jetzt umgeschaltet werden soll, und gleichzeitig wird der Schalter 105 geschlossen zum Anlegen der Ausgangsspannung V&sub2; des Digital/Analog-Wandlers 6 an den Kondensator im Schleifenfilter 3. Dies führt zu einer rapiden Ladung des Kondensators, und die Frequenz des Oszillators 4 wird rapid umgeschaltet auf die Frequenz F&sub2;. Dann wird der Schalter 105 geöffnet nach Beendigung der Aufladung des Kondensators, um so den Ausgang vom Wandler 6 vom Schleifenfilter 3 abzutrennen.
Der Ausgang vom D/A-Wandler 6 ist direkt verbunden mit dem Kondensator des Schleifenfilters 3 über den Schalter 105. Wenn die Ausgangsimpedanz des D/A-Wandlers 6 hinreichend niedrig ist, kann der Kondensator mit extrem hoher Geschwindigkeit aufgeladen werden. Da der D/A-Wandler 6 von dem Schleifenfilter 3 nach Beendigung der Aufladung abgetrennt wird, wird auch Rauschen, erzeugt vom D/A-Wandler 6, blockiert, ohne Beeinflussung der VCO-Steuerspannung. Deshalb kann die Frequenz mit hoher Geschwindigkeit umgeschaltet werden, ohne Verschlechterung der Rauschcharakteristiken des Schwingsignals. Der Schalter 105 kann ein variabler Widerstand sein, wie auch eine Schaltung zum Abschalten des Signals vom D/A-Wandler 6.
Fig. 23 ist ein Blockdiagramm zur Darstellung der Abwandlung der zehnten Ausführungsform. In dieser Ausführungsform des Frequenzsynthesegeräts, ähnlich der vierten Ausführungsform nach Fig. 10, kann die Frequenz mit hoher Geschwindigkeit umgeschaltet werden. Darüber hinaus ermöglicht sie die Unterdrückung des Rauschens, erzeugt vom D/A-Wandler, und verhindert die Zunahme des Phasenrauschens im Ausgang des Oszillators.
Der teilungsverhältnisvariable Teiler 2 ist ein Teiler mit einem Rücksetzmittel, und die Steuerschaltung 7 setzt den Teiler 2 zurück unter Verwendung des Referenzsignals, das bei dem Detektor als ein Trigger eingegeben wird.
Fig. 24 ist eine Zeitlagediagramm zur Darstellung der Zeitlage der Frequenzumschaltung bei Fig. 23, worin alle Zeitlagen mit Ausnahme der für das Signal, das den Schalter 105 steuert, dieselben sind, wie in Fig. 11 gezeigt. In diesem Diagramm beginnt das Zählen des Teilers 2 erneut am Ende des Rücksetzsignals, das synchronisiert ist mit der Anstiegsflanke des Referenzsignals.
In der siebten bis zehnten Ausführungsform ist ein bandbreitevariables Filter oder ein Schalter mit dem Ausgang des D/A-Wandlers verbunden, um sowohl die Unterdrückung des Ausgangsrauschens vom Wandler als auch das schnelle Einstellen der Spannungen zu bewirken. Der Aufbau kann ein solcher sein, wo die Bandbreite des Filters, verbunden mit dem Ausgang des D/A-Wandlers, festgelegt ist zum Erzielen einer hohen Geschwindigkeit der Spannungseinstellung, was unten erläutert wird.
Fig. 25 und 26 zeigen Schaltungsstrukturen des spannungsgesteuerten Oszillators und einer Schaltung für dessen Steuerung. Die VCO-Steuerschaltung umfaßt ein ROM 201 und einen D/A-Wandler 6 in der Schaltung 7, so daß die Spannung, ausgegeben vom D/A-Wandler 6, entweder direkt (Fig. 25) oder über ein Tiefpaßfilter 202 (Fig. 26) angeschlossen ist.
In der Schaltung nach Fig. 25 empfängt das ROM 201 die gewünschten Frequenzdaten als einen Eingang von außerhalb und liefert Frequenzsteuerspannungsdaten entsprechend der gewünschten Frequenz. Dies bringt die Frequenzsteuerspannung, die dem VCO 4 zugeführt wird, in Übereinstimmung mit der gewünschten Frequenz. Die Zeit, die erforderlich ist, um die Frequenz umzuschalten, wird gleich der Spannungseinschwingzeit des D/A-Wandlers 6, die auf die Größenordnung von Mikrosekunden einstellbar ist, wenn ein ausgeklügelter D/A-Wandler verwendet wird.
Da jedoch der Ausgang des D/A-Wandlers 6 die Rauschspannung enthält, kann das Phasenrauschverhalten des Ausgangs vom VCO 4 verschlechtert werden. Da die Rauschkomponente im Ausgang vom D/A-Wandler 6 zum größten Teil weißes Rauschen ist, wird, wie in Fig. 26 gezeigt, ein Tiefpaßfilter 202 an den Ausgang des Wandlers 6 angeschlossen. Dies unterdrückt das Phasenrauschen, doch wird die Frequenzumschaltzeit länger.
Fig. 27 zeigt Übergangsverhalten-Charakteristiken der VCO- Schaltung nach Fig. 25, wo die Frequenz von fa nach fb umgeschaltet wird. Die Spannungen Va und Vb sind Frequenzsteuerspannungen entsprechend den Frequenzen fa bzw. fb. Fig. 27 zeigt einen Fall, wo die Ausgangsspannung von dem D/A-Wandler 6 von Va auf Vb umgeschaltet wird in einem Sprung zum Zeitpunkt t&sub0;. Wie in der Figur dargestellt, ändert sich, wenn ein Tiefpaßfilter 202 eingefügt wird, die Frequenzsteuerspannung allmählich im Gegensatz zu der Ausgangsspannung vom dem D/A- Wandler 6, die sich schnell ändert.
Um solche Nachteile zu vermeiden, wird die Bandbreite des Tiefpaßfilters 202 variabel gemacht in dem siebten bis zehnten Ausführungsbeispiel. Ein anderer Ansatz wird unten gezeigt.
Fig. 28 ist ein Blockdiagramm zur Darstellung der ersten Ausführungsform eines VCO-Steuerschaltkreises. Der VCO-Steuerschaltkreis umfaßt ein ROM 201, eine Addierschaltung 203, einen Digitaladdierer 204 und einen D/A-Wandler 6. Der Ausgang vom D/A-Wandler 6 wird dem VCO 4 über das Tiefpaßfilter 202 zugeführt.
Fig. 29 zeigt die Änderungen in der Ausgangswellenform des D/A-Wandlers 6 und der Ausgangsfrequenz des VCO 4, wenn der Umschaltvorgang bei t&sub0; beginnt, die Frequenz von fa auf fb umzuschalten. Die Spannungen Va und Vb sind VCO-Steuerspannungen in Übereinstimmung mit den Frequenzen fa beziehungsweise fb. Wie in der Figur gezeigt, ändert sich in der VCO-Steuerschaltung die Eingangsspannung zum Tiefpaßfilter 202 (oder die Ausgangsspannung des D/A-Wandlers 6) von dem Anfangswert Va auf den SOLL-Wert Vb über die Spannungen V&sub1; und V&sub2;. Die Frequenzumschaltzeit kann verkürzt werden durch Steuern der Eingangsspannung des Tiefpaßfilters 202 so, daß die SOLL-Spannung über eine Mehrzahl von Spannungen erreicht wird. In dieser Ausführungsform kann das Addieren von Daten entsprechend solchen mehreren Spannungen V&sub1; und V&sub2; erreicht werden durch arithmetische Operation mittels der Schaltung 203, die in Fig. 28 angedeutet ist. Die Addierdaten, verarbeitet durch die Schaltung 203, werden sequentiell dem digitalen Addierschaltkreis 204 zugeführt. Die obige Operation kann die Ausgangsspannung des D/A-Wandlers 6 so steuern, daß er von der Anfangsspannung Va zur SOLL-Spannung Vb über mehrere Spannungen V&sub1; und V&sub2; wechselt.
Die arithmetische Operation des Addierens von Daten im Schaltkreis 13 wird nun beschrieben. Diese arithmetische Operation basiert auf der Optimum-Steuertheorie, welche das Status-Raum-Verfahren anwendet.
Eine Beschreibung erfolgt zunächst bezüglich des Tiefpaßfilters n-ter Ordnung. Als einfachstes Beispiel soll ein Filter erster Ordnung dienen.
Die Zustandsgleichung und die Ausgangsgleichung von einem Filter n-ter Ordnung ist generell unten ausgedrückt. (n ist eine ganze Zahl).
(t) = A * x(t) + B * m(t) (3)
y(t) = D * y(t) + E * m(t) (4)
worin
x(t): der Zustandsvektor ist (Spaltenvektor einschließlich Zustandvariabler in der Zahl von n)
(t): zeitliche Ableitung des Zustandsvektors
A : Systemmatrix (n Zeilen * n Spalten)
m(t): Eingangsvektor (Spaltenvektor einschließlich Eingangsvektoren in der Anzahl von l)
B : Steuermatrix (l Zeilen * n Spalten)
y(t): Ausgangsvektor (Spaltenvektor einschließlich Ausgangsvariabler in der Anzahl von p)
D : Ausgangsmatrix (n Zeilen * p Spalten)
E : Direktpfadmatrix (l Zeilen * p Spalten)
Im Fall von Filtern werden der Eingangsvektor und der Ausgangsvektor in den obigen Gleichungen (3) und (4) jeweils einzelne Variable. Deshalb entspricht der Eingangsvektor m(t) der Eingangsspannung vi(t) des Filters, wie unten ausgedrückt.
m(t) = vi (t) (5)
Der Ausgangsvektor kann ausgedrückt werden wie unten, weil er der Ausgangsspannung vo (t) entspricht.
y(t) = vo(t) (6)
Gleichungen (3) und (4) sind Gleichungen in der Zeitdomäne und sie werden ausgedrückt in s-Funktion, wie unten, wenn sie Laplacetransformiert werden.
sX(s) = A * X(s) + B * Vi(s) (7)
Vo(s) = D * X(s) + E * Vi(s) (8)
worin X(s), Vi(s) und Vo(s) jeweils Ausdrücke von x(t), vi(t) beziehungsweise vo(t) in der s-Domäne sind.
Die Zustandsgleichungen oben bestimmen die Zustandsübergangsgleichung, wenn das Abtastzeitintervall mit T wie unten bezeichnet ist.
x((k+1)T) = Φ(T)·(kT) +Ψ(T)vi(kT) (9)
k = 0, 1, 2, 3, 4, . . .
worin Φ und Ψ in der Gleichung (9) erhalten werden durch
worin L&supmin;¹ : die inverse Laplace-Transformation bedeutet
= &epsi; : die Einheitsmatrix.
Die Eingangsspannung vi, die dazu führen soll, daß die Ausgangsspannung des Filters die SOLL-Spannung Vb erreicht, kann, wie unten, erhalten werden.
vi(kT) = PoT * [Φ(T)&supmin;n * Vb - x(kT)] (12)
k = 0, 1, 2, 3, 4, . . .
PoT in der Gleichung (12) kann erhalten werden als ein Spaltenvektor, der die erste Zeile der Matrix P, wie unten, bildet
wenn die Matrix definiert wird mit
Mit der Annahme, daß PiT ein Zeilenvektor ist, der die i-te Zeile der Matrix P bildet.
Damit die Ausgangsspannung des Filters die abschließende SOLL-Spannung Vb innerhalb eines Minimums an Zeit erreicht, sollte die Eingangsspannung vi geändert werden in Übereinstimmung mit Gleichung (12). Der Datenaddierschaltkreis 203 in Fig. 28 berechnet die Addierdaten entsprechend vi nach den Gleichungen (9) und (12). Der digitale Addierkreis 204 addiert die Addierdaten zu den Frequenzsteuerspannungs- Ausgangsdaten von dem ROM 201 und überträgt das Resultat auf den D/A- Wandler 6. Dies erzeugt eine Spannung entsprechend vi im Ausgang vom Wandler 6. Im Ergebnis erreicht die Ausgangsspannung des Tiefpaßfilters 202 die Spannung Vb innerhalb minimaler Zeit selbst dann, wenn das Tiefpaßfilter 202 eingefügt wird, und die Frequenzumschaltung am VCO 4 kann mit hoher Geschwindigkeit ausgeführt werden.
Es erfolgt nun eine Beschreibung des Tiefpaßfilters erster Ordnung, das als Tiefpaßfilter in Fig. 28 verwendet wird. Fig. 30 zeigt ein Tiefpaßfilter erster Ordnung mit einem Widerstand 221 und einem Kondensator 222. Die Transferfunktion G(s), die das Verhältnis zwischen dem Eingang Vi(s) zu der Ausgangsspannung Vo(s) wiedergibt, wird unten ausgedrückt.
worin τ die Zeitkonstante (CR) repräsentiert, die aus dem Widerstandswert R des Widerstandes 21 und der Kapazität C des Kondensators 22 bestimmbar ist. Da die Transferfunktion erster Ordnung ist, kann die Anzahl der Zustandsvariablen eins sein. Die Zustandsvariable X wird angenommen als X = Vo. Demgemäß werden die Zustandsgleichung und die Ausgangsgleichung entsprechend den Gleichungen (7) und (8) wie unten wiedergegeben.
sX(s) = -(1/τ) X(s) + (1/τ) Vi(s) (14)
V (s) = X(s) (15)
Sie werden in der Zeitdomäne wie nachstehend ausgedrückt.
(t) = -(1/τ) x(t) + (1/τ) vi (16)
vo(t) = x(t) (17)
Die Zustandsübergangsgleichung wird wie unten bestimmt aus der Zustandsgleichung, der Ausgangsgleichung und der Gleichung (9).
x((k+1)T) = [exp(-T/τ)] ·(kT) + [1-exp(-T/τ)] vi(kT) k = 0, 1, 2, 3, 4, . . . (8)
Die Eingangsspannung vi(kT), welche die Spannung dazu bringt, die SOLL- Spannung Vb innerhalb minimaler Zeit zu erreichen, wird bestimmt durch die Gleichung (12) wie unten.
Spezifische numerische Werte werden in die Gleichungen (18) und (19) eingesetzt. Es wird angenommen, daß das Phasenrauschen im Ausgang von VCO 4, hervorgerufen durch Ausgangsrauschen vom D/A-Wandler 6, um 20 dB herabgesetzt wird mit einer Versatzfrequenz von 12,5 kHz. Wenn ein Tiefpaßfilter, wie in Fig. 30 gezeigt, verwendet wird, sollte die Zeitkonstante τ = C * R ca. 0,1 msek betragen. Wenn das Tiefpaßfilter dieses Typs zwischen dem D/A-Wandler 6 und dem VCO 4 eingesetzt wird, werden Reaktionscharakteristiken, wie in Fig. 31a gezeigt, erreicht. Die Graphik gibt die Charakteristiken wieder, wenn die Ausgangsspannung Vb des Tiefpaßfilters 202 mit 0 [V] bezeichnet wird vor dem Schalten, und die zu erreichende Ausgangsspannung Vb nach dem Umschalten mit 5 [v] bezeichnet wird, während auf der Vertikalachse die Fehlerspannung aufgetragen ist entsprechend der SOLL-Spannung Vb der Ausgangsspannung des Tiefpaßfilters 202. Wie in der Graphik wiedergegeben, erfordert der Stand der Technik Umschaltzeiten von mehr als 1 msek mit einer Zeitkonstante τ von 0,1 msek. Nach den Gleichungen (18) und (19) erreicht die Spannung V innerhalb einer Abtastzeit (0,1 msek), wenn die Eingangsspannung des Tiefpaßfilters verändert wird mit dem Abtastzeitintervall T = 0,1 msek. Um die Ausgangsspannung gemäß Fig. 31a zu erreichen, sollte die Spannung nach Fig. 31b dem Eingang des Tiefpaßfilters 202 zugeführt werden.
Wie vorstehend festgestellt, kann die Reaktionszeit verkürzt werden durch zeitweiliges Anlegen einer hohen Spannung an den Tiefpaßfiltereingang unmittelbar nach dem Schalten.
Fig. 31 zeigt den Fall, wo die Eingangsspannung des Tiefpaßfilters 202 5 [V] beträgt und 8 [V] unmittelbar nach dem Schalten erreicht. Die Frequenzumschaltzeit kann ferner reduziert werden, wenn das Abtastzeitintervall T in Gleichungen (18) und (19) weiter verkürzt wird. Wenn T jedoch reduziert wird, erhöht sich die Spannung unmittelbar nach dem Schalten noch mehr, und es wäre oft schwierig, eine so hohe Spannung in der Praxis einzustellen. Darüber hinaus kann, wenn uneinstellbare Spannung aus Gleichung (19) berechnet wird, da Fehler in vi der Gleichung (18) hervorgerufen werden, der Zustand nicht akkurat abgeschätzt werden. Dies verlängert die Reaktionszeit. Wenn demgemäß das vi, erhalten aus Gleichung (19), 6 [V] übersteigt, wird angenommen, daß die Maximalspannung (Sättigungsspannung), die aus dem D/A-Wandler 6 entnehmbar ist, mit 6 [V] angenommen, und der Wert von vi in Gleichung (18) wird mit 6 [V] substituiert. Die Reaktionscharakteristik für das Obige ist in Fig. 32a und 32b wiedergegeben. Der Ausgang vom D/A-Wandler 6 oder die Eingangsspannung des Tiefpaßfilters 202 ist begrenzt auf 6 [V], wie in Fig. 32b gezeigt, doch kann die Reaktionszeit begrenzt werden innerhalb zwei Abtastzeiten oder weniger (2 msek), wie in Fig. 32a gezeigt.
Fig. 33 ist ein Blockdiagramm zur Darstellung einer zweiten Ausführungsform eines VCO-Steuerschaltkreises, bei der die Ausgangsdaten des ROM 201 von digital auf analog umgesetzt werden durch den D/A- Wandler 6, und die Ausgangsspannung von diesem in einen Analogaddierkreis 206 eingegeben werden. Die Ausgangsspannung des Addierspannungsgeneratorschaltkreises 205 wird dem anderen Eingang des analogen Addierkreises 206 zugeführt. Die Schaltung 205 liefert die addierte Spannung, wenn die gewünschten Frequenzdaten eingegeben werden. Die Wirkung ähnlich der der ersten Ausführungsform kann mit der obigen Konstruktion erreicht werden.
Die Frequenz kann mit hoher Geschwindigkeit umgeschaltet werden selbst dann, wenn ein Tiefpaßfilter eingefügt wird, um Rauschen im Ausgang vom D/A-Wandler zu unterdrücken. Demgemäß kann durch Einfügen solcher VCO-Steuerschaltungen innerhalb der Steuerung nach Fig. 15 und 16 ein Frequenzsynthesegerät realisiert werden, das niedriges Rauschen aufweist und das in seiner Frequenz mit hoher Geschwindigkeit umschaltbar ist.
Fig. 34 und 35 zeigen
Frequenzumschaltcharakteristiken, wenn die Schwingfrequenz von 1440 GHz auf 1465 GHz umgeschaltet wird. Die Referenzfrequenz wird angenommen zu 6,25 kHz. Fig. 34 zeigt die Charakteristiken, die man mit konventionellen Frequenzsynthesegeräten nach Fig. 1 erreicht, während Fig. 35 die Charakteristiken darstellt, erhalten mit der Ausführungsform dieser Erfindung nach Fig. 10. Während die Frequenz sich über 250 msek nach dem Frequenzumschalten im Stand der Technik ändert, tritt beinahe keine Frequenzvariation auf in der Ausführungsform dieser Erfindung, um so hohe Frequenzumschaltgeschwindigkeiten unter 1 msek zu ermöglichen.

Claims

1. Ein Frequenzsynthesegerät, umfassend einen spannungsgesteuerten Oszillator (4), einen Teiler (2) variablen Teilungsverhältnisses, der auf den Ausgang von dem spannungsgesteuerten Oszillator (4) einwirkt, einen Phasendetektor (1), der die Ausgangsphase des Teilers (4) variablen Teilungsverhältnisses mit der Phase eines Referenzsignals vergleicht, ein Schleifenfilter (3), das den Ausgang des Phasendetektors (1) glättet und ihn dem spannungsgesteuerten Oszillator (4) zuführt, und ein Schwingfrequenzumschaltmittel (7), das die Schwingfrequenz des spannungsgesteuerten Oszillators (4) ändert durch Änderung des Teilungsverhältnisses des Teilers variablen Teilungsverhältnisses (2), wobei das Schwingfrequenzumschaltmittel (7) ein Spannungszufuhrmittel umfaßt, das eine frequenzeinstellende Steuerspannung dem spannungsgesteuerten Oszillator (4) über einen D/A-Wandler (6) synchron mit der Änderung des Teilungsverhältnisses des Teilers (2) variablen Teilungsverhältnisses zuführt, dadurch gekennzeichnet, daß der Teiler (2) variablen Teilungsverhältnisses ein Rücksetzmittel aufweist, und das Schwingfrequenzumschaltmittel (7) ein Mittel enthält, das den Teiler (2) variablen Teilungsverhältnisses umschaltet unter Verwendung des Referenzsignals zu dem Phasendetektor (1) als ein Trigger.

2. Ein Frequenzsynthesegerät nach Anspruch 1, bei dem ein Schleifenschalter (105) an einem Eingang das Schleifenfilters (3) vorgesehen ist, und das Schwingfrequenzumschaltmittel (7) ein Mittel umfaßt, das den Schleifenschalter (105) öffnet, bevor die Schwingfrequenz geschaltet wird, und den Schleifenschalter (105) schließt, nachdem der Teiler (2) variablen Teilungsverhältnisses rückgesetzt ist.

3. Ein Frequenzsynthesegerät nach Anspruch 1 oder Anspruch 2, bei dem eine Abtast- und Halteschaltung an einen Ausgang des D/A-Wandlers (6) angeschlossen ist, und das Synthesegerät mit einem Mittel versehen ist, das die Zufuhr von Leistung zu dem D/A-Wandler (6) abstoppt, nachdem ein Abtastwert der Steuerspannung in der Abtast- und Halteschaltung gehalten ist.

4. Ein Frequenzsynthesegerät nach Anspruch 3, bei dem die Abtast- und Halteschaltung einen Kondensator (19) umfaßt, der ein Komponentenelement des Schleifenfilters (3) ist.

5. Ein Frequenzsynthesegerät nach einem der Ansprüche 1 bis 4, bei dem ein Filter (102) variabler Bandbreite mit einem Ausgang des D/A- Wandlers (6) verbunden ist, und bei dem das Schwingfrequenzumschaltmittel (7) ein Bandbreitebegrenzungsmittel umfaßt, das die Bandbreite des Filters (102) variabler Bandbreite nach der Änderung der Schwingfrequenz herabsetzt.

6. Ein Frequenzsynthesegerät nach einem der Ansprüche 1 bis 4, bei dem ein Filter (102) variabler Bandbreite mit einem Eingang des spannungsgesteuerten Oszillators (4) verbunden ist, und das Schwingfrequenzumschaltmittel (7) ein Bandbreitebegrenzungsmittel umfaßt, das die Bandbreite des Filters variabler Bandbreite herabsetzt nach Änderung der Schwingfrequenz.

7. Ein Frequenzsynthesegerät nach einem der Ansprüche 1 bis 6, bei dem ein Tiefpassfilter (202) mit einem Ausgang des D/A-Wandlers (6) verbunden ist, und bei dem das Spannungsversorgungsmittel ein Mittel umfaßt, das den D/A-Wandler (6) veranlaßt, eine Mehrzahl von Spannungen zu erzeugen, die über und unter der Steuerspannung, welche der gewünschten Frequenz entspricht, alternieren, bevor die Steuerspannung entsprechend der gewünschten Frequenz bereitgestellt wird.

8. Ein Frequenzsynthesegerät nach einem der Ansprüche 1 bis 7, bei dem der spannungsgesteuerte Oszillator (4) eine Schwingfrequenz hat, welche nichtlinear der Eingangssteuerspannung entspricht, bei dem ein Spannungsmeßmittel vorgesehen ist für das Messen der von dem Schleifenfilter (3) gelieferten Spannung an den spannungsgesteuerten Oszillator (4), und bei dem das Spannungszufuhrmittel ein Steuerspannungskompensationsmittel umfaßt, das eine Korrektur an der dem spannungsgesteuerten Oszillator (4) zugeführten Steuerspannung vornimmt, wenn seine Frequenz geändert wird, um bezüglich der Nichtlinearität des spannungsgesteuerten Oszillators (4) eine Kompensation vorzunehmen, wobei die Korrektur an der Steuerspannung auf dem Wert basiert, der von dem Spannungsmeßmittel vor der Frequenzänderung gemessen wurde.

9. Ein Frequenzsynthesegerät nach Anspruch 8, bei dem das Steuerspannungskompensationsmittel eine Spannung erzeugt, die gleich ist [VS&sub2; - (ΔVS&sub2; - ΔVS&sub1;)], wenn die Oszillatorfrequenz f&sub2; ist, wobei ΔVS&sub1; die Spannung repräsentiert, die durch das Spannungsmeßmittel erhalten wird, wenn die Oszillatorfrequenz f&sub1; ist, VS&sub2; die frequenzeinstellende Steuerspannung repräsentiert, die erforderlich ist, um die Frequenz f&sub2; ohne Driftkompensation zu erzeugen, und ΔVS&sub2; die Spannung repräsentiert, die erforderlich ist, um eine Kompensation bezüglich der Drift des Oszillators bei der Frequenz f&sub2; vorzunehmen, wobei f&sub2; > f&sub1; ist.