JPH082020B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH082020B2 JPH082020B2 JP63218586A JP21858688A JPH082020B2 JP H082020 B2 JPH082020 B2 JP H082020B2 JP 63218586 A JP63218586 A JP 63218586A JP 21858688 A JP21858688 A JP 21858688A JP H082020 B2 JPH082020 B2 JP H082020B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- circuit
- output
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、マルチチャンネルアクセス方式の装置等
に用いられる周波数シンセサイザに関するものである。
に用いられる周波数シンセサイザに関するものである。
［従来の技術］ 近年、多数の通話要求を支障なく満たし、しかも周波
数使用効率を高めるため、多チャンネルによって回線を
構成し、この回線を多数の使用者に割り当て、使用者は
その内の空いているチャンネルを使用して通信を行うマ
ルチチャンネアクセスと称する方式が用いられている。
このためには多数の周波数を切り換えによって発生させ
る必要があり、このために周波数シンセサイザが用いら
れている。
数使用効率を高めるため、多チャンネルによって回線を
構成し、この回線を多数の使用者に割り当て、使用者は
その内の空いているチャンネルを使用して通信を行うマ
ルチチャンネアクセスと称する方式が用いられている。
このためには多数の周波数を切り換えによって発生させ
る必要があり、このために周波数シンセサイザが用いら
れている。
第11図は従来の周波数シンセサイザの構成を示すブロ
ック図であり、位相比較回路１、可変分周回路２、ルー
プフィルタ３、電圧制御発振器（以下VCOと称する）４
から構成される。各回路は位相同期ループ（PLL）を形
成し、定常状態においてVCOの出力位相は基準信号の位
相に同期する。基準信号の周波数をfr、VCOの出力周波
数をf0、可変分周回路２の分周数をＮとすると、位相同
期状態（定常状態）における出力周波数f0は、次式で表
される。
ック図であり、位相比較回路１、可変分周回路２、ルー
プフィルタ３、電圧制御発振器（以下VCOと称する）４
から構成される。各回路は位相同期ループ（PLL）を形
成し、定常状態においてVCOの出力位相は基準信号の位
相に同期する。基準信号の周波数をfr、VCOの出力周波
数をf0、可変分周回路２の分周数をＮとすると、位相同
期状態（定常状態）における出力周波数f0は、次式で表
される。
f0＝Ｎ・fr ……（１） 出力周波数をf01からf02に切り換えるときは分周数を
N1からN2に切り換えれば良い。したがって安定な基準信
号を供給すれば、分周回路に設定する分周数を切り換え
ることにより、複数の安定な周波数を得ることができ
る。例えば、基準信号frを12.5KHzとし、分周数Ｎを12
8,000から130,000に選べば、出力周波数を1.6GHzから1.
625GHzまで12.5KHzステップに設定することができる。
N1からN2に切り換えれば良い。したがって安定な基準信
号を供給すれば、分周回路に設定する分周数を切り換え
ることにより、複数の安定な周波数を得ることができ
る。例えば、基準信号frを12.5KHzとし、分周数Ｎを12
8,000から130,000に選べば、出力周波数を1.6GHzから1.
625GHzまで12.5KHzステップに設定することができる。
第12図はこのようなPLLシンセサイザの周波数切り換
え時の過渡応答特性の例で、時刻t0で可変分周回路２に
設定する分周数を切り換えたとき、出力周波数が目標の
周波数f02に達するまでには、一定の時間（周波数切り
換え時間）を必要とする。周波数切り換えの過渡状態に
おいて、第11図のループフィルタ３内のコンデンサ両端
電圧VCは第12図のようにVC1からVC2まで変化する。した
がって周波数切り換え時間は少なくてもこのコンデンサ
を充放電するための時間を必要とし、この例では50ms程
度を必要としていた。
え時の過渡応答特性の例で、時刻t0で可変分周回路２に
設定する分周数を切り換えたとき、出力周波数が目標の
周波数f02に達するまでには、一定の時間（周波数切り
換え時間）を必要とする。周波数切り換えの過渡状態に
おいて、第11図のループフィルタ３内のコンデンサ両端
電圧VCは第12図のようにVC1からVC2まで変化する。した
がって周波数切り換え時間は少なくてもこのコンデンサ
を充放電するための時間を必要とし、この例では50ms程
度を必要としていた。
周波数切り換え時間を短縮するために、第13図に示す
構成の周波数シンセサイザも提案されている。これが第
11図のものと異なるところは、D/A変換回路６と、加算
回路５が新たに加わていることである。加算回路５はD/
A変換回路出力電圧VDAと、ループフィルタ３の出力の和
をVCO4の制御電圧VSとして出力する。特定状態において
第13図中の抵抗R1,R2に電流は流れないため、コンデン
サの両端電圧VCとループフィルタ３の出力電圧は等し
い。したがってVCO4の制御電圧VSは次のようになる。
構成の周波数シンセサイザも提案されている。これが第
11図のものと異なるところは、D/A変換回路６と、加算
回路５が新たに加わていることである。加算回路５はD/
A変換回路出力電圧VDAと、ループフィルタ３の出力の和
をVCO4の制御電圧VSとして出力する。特定状態において
第13図中の抵抗R1,R2に電流は流れないため、コンデン
サの両端電圧VCとループフィルタ３の出力電圧は等し
い。したがってVCO4の制御電圧VSは次のようになる。
VS＝VC＋VDA ……（２） 現在の出力周波数をf01としそれに対応したVCO4の制
御電圧をVS1とする。今、VDA＝VS1とすれば、VC＝０で
ある。周波数をf01からf02に切り換えるためには、可変
分周回路２の分周数をN1からN2に切り換える。切り換え
後の定常状態において、周波数f02に対応するVCO制御電
圧をVS2とし、分周数の切り換えと同時に,VDA＝VS2とす
れば、VC＝０となり、コンデンサ両端電圧は零のままと
なる。これにより、ループフィルタ内のコンデンサの充
放電時間は短縮される。なお、電圧VDAを周波数切り換
えに係わらず零とすれば、過渡応答特性は第11図の構成
と同一となる。このように第13図の構成により、周波数
切り換え時間は第14図に示すように短縮できる。
御電圧をVS1とする。今、VDA＝VS1とすれば、VC＝０で
ある。周波数をf01からf02に切り換えるためには、可変
分周回路２の分周数をN1からN2に切り換える。切り換え
後の定常状態において、周波数f02に対応するVCO制御電
圧をVS2とし、分周数の切り換えと同時に,VDA＝VS2とす
れば、VC＝０となり、コンデンサ両端電圧は零のままと
なる。これにより、ループフィルタ内のコンデンサの充
放電時間は短縮される。なお、電圧VDAを周波数切り換
えに係わらず零とすれば、過渡応答特性は第11図の構成
と同一となる。このように第13図の構成により、周波数
切り換え時間は第14図に示すように短縮できる。
この動作を更に解析すると次のようになる。VCOは温
度変動等により出力周波数f0と制御電圧VSの関係が変動
する。この場合、周波数切り換え時の動作は第15図に示
す直線状制御電圧特性を有すると考えられる。VCOの周
波数変動は多くの場合、発振周波数に対して微小であ
り、周波数変化量Δf0は制御電圧VSにかかわらず一定と
して良い。第15図において、時刻ｔ＝t0で出力周波数f
01のとき、制御電圧VSはVS1である。時刻ｔ＝t1におい
てVCO出力周波数が周波数変化量Δf0だけ変動した場
合、出力周波数をf01に保つために通常のPLL動作によっ
て、制御電圧VSは補正電圧ΔVSだけ低下する。この結
果、ループフィルタ内のコンデンサの両端には周波数変
化量Δf0を打ち消すために必要な補正電圧電圧−ΔV
C（−ΔVS）を生ずる。次に、この状態で出力周波数をf
01からf02に切り換えるためには、補正電圧ΔVCを意識
することなく、D/A変換回路に制御電圧VS2を設定すれば
良い。この時のVCO制御電圧は希望周波数に対応した値
（VS2−ΔVS）となる。このようにすれば、周波数切り
換えた伴いコンデンサ両端電圧（−ΔVC）を変化させず
に周波数切り換えが可能となり、周波数切り換え時間の
短縮が図られる。
度変動等により出力周波数f0と制御電圧VSの関係が変動
する。この場合、周波数切り換え時の動作は第15図に示
す直線状制御電圧特性を有すると考えられる。VCOの周
波数変動は多くの場合、発振周波数に対して微小であ
り、周波数変化量Δf0は制御電圧VSにかかわらず一定と
して良い。第15図において、時刻ｔ＝t0で出力周波数f
01のとき、制御電圧VSはVS1である。時刻ｔ＝t1におい
てVCO出力周波数が周波数変化量Δf0だけ変動した場
合、出力周波数をf01に保つために通常のPLL動作によっ
て、制御電圧VSは補正電圧ΔVSだけ低下する。この結
果、ループフィルタ内のコンデンサの両端には周波数変
化量Δf0を打ち消すために必要な補正電圧電圧−ΔV
C（−ΔVS）を生ずる。次に、この状態で出力周波数をf
01からf02に切り換えるためには、補正電圧ΔVCを意識
することなく、D/A変換回路に制御電圧VS2を設定すれば
良い。この時のVCO制御電圧は希望周波数に対応した値
（VS2−ΔVS）となる。このようにすれば、周波数切り
換えた伴いコンデンサ両端電圧（−ΔVC）を変化させず
に周波数切り換えが可能となり、周波数切り換え時間の
短縮が図られる。
［発明が解決しようとする課題］ しかしながら周波数変化量が制御電圧に係わらず一定
であっても、すべてのVCOの制御電圧VSと出力周波数f0
の関係が第15図のように直線的な特性を有するものでは
なく、第16図のように非直線の場合もある。例えば、LC
発振回路においてコンデンサＣの値のバラクタダイオー
ドで可変とすることによりVCOを構成した場合等がこれ
に相当する。この場合、制御電圧は電圧VS1とVS2におけ
る周波数変化量Δf0に対する補正電圧ΔVSは第16図にΔ
VS1とΔVS2に示すように異なる。したがって周波数切り
換えのとき、制御電圧VS2をそのまま設定すると補正電
圧ΔVS1とΔVS2の差の分だけ誤差を生じることになり、
この差を打ち消すため、PLLの動作によりコンデンサの
充放電を生ずる。このため、周波数切り換え時間の短縮
効果を十分に得られなかった。さらに、D/A変換回路に
は制御電圧データを設定した直後に基準信号位相と可変
分周回路の出力位相は必ずしも一致しない。したがって
この位相誤差を打ち消すようにPLLが動作し、第14図に
示すように出力周波数にうねりを生じる。
であっても、すべてのVCOの制御電圧VSと出力周波数f0
の関係が第15図のように直線的な特性を有するものでは
なく、第16図のように非直線の場合もある。例えば、LC
発振回路においてコンデンサＣの値のバラクタダイオー
ドで可変とすることによりVCOを構成した場合等がこれ
に相当する。この場合、制御電圧は電圧VS1とVS2におけ
る周波数変化量Δf0に対する補正電圧ΔVSは第16図にΔ
VS1とΔVS2に示すように異なる。したがって周波数切り
換えのとき、制御電圧VS2をそのまま設定すると補正電
圧ΔVS1とΔVS2の差の分だけ誤差を生じることになり、
この差を打ち消すため、PLLの動作によりコンデンサの
充放電を生ずる。このため、周波数切り換え時間の短縮
効果を十分に得られなかった。さらに、D/A変換回路に
は制御電圧データを設定した直後に基準信号位相と可変
分周回路の出力位相は必ずしも一致しない。したがって
この位相誤差を打ち消すようにPLLが動作し、第14図に
示すように出力周波数にうねりを生じる。
これらの原因によって周波数切り換え時間短縮に限界
があった。
があった。
［課題を解決するための手段］ このような問題を解決するために第１の発明はループ
フィルタの出力電圧を一定としたときの制御電圧を発生
させるようにしたものである。
フィルタの出力電圧を一定としたときの制御電圧を発生
させるようにしたものである。
第２の発明はこのときの位相誤差を吸収するようにし
たものである。
たものである。
［作用］ 第１の発明によって周波数切り換え時間が短くなり、
第２の発明によって切り換え時の周波数変動が抑えられ
る。
第２の発明によって切り換え時の周波数変動が抑えられ
る。
［実施例］ 第１図は請求の範囲１に対応する第１の実施例であ
り、第13図と異なる点はコンデンサの両端電圧（VC＝
VS）をA/D変換回路６により取り出し、取り出したデー
タを設定回路７に供給している点である。この構成によ
って、従来例で説明した設定電圧の誤差をなくすことが
できる。例えば第16図のVCOのように制御電圧対出力周
波数特性が直線でない場合は、制御電圧VS1とVS2におけ
る周波数変化量Δf0に対する補正電圧ΔVSは、補正電圧
ΔVS1とΔVS2で示すように大きさが異なる。このため周
波数切り換え時には、予め補正電圧ΔVS1の値から周波
数変化量Δf0を求め、次に周波数変化量Δf0から補正電
圧ΔVS2の値を、VS2−（ΔVS2−ΔVS1）によって推定
し、それを2/A変換回路６に設定しなければならない。
り、第13図と異なる点はコンデンサの両端電圧（VC＝
VS）をA/D変換回路６により取り出し、取り出したデー
タを設定回路７に供給している点である。この構成によ
って、従来例で説明した設定電圧の誤差をなくすことが
できる。例えば第16図のVCOのように制御電圧対出力周
波数特性が直線でない場合は、制御電圧VS1とVS2におけ
る周波数変化量Δf0に対する補正電圧ΔVSは、補正電圧
ΔVS1とΔVS2で示すように大きさが異なる。このため周
波数切り換え時には、予め補正電圧ΔVS1の値から周波
数変化量Δf0を求め、次に周波数変化量Δf0から補正電
圧ΔVS2の値を、VS2−（ΔVS2−ΔVS1）によって推定
し、それを2/A変換回路６に設定しなければならない。
先ず、補正電圧ΔVS1は定常状態においてコンデンサ
の両端電圧に等しくなっているので、A/D変換回路８に
より、これを取り出す。周波数変化量Δf0は微小である
から、制御電圧VS1における制御電圧特性の傾斜量と補
正電圧ΔVS1により求められる。最後に、電圧変化量ΔV
S2は周波数変化量Δf0と制御電圧VS2における傾斜量か
ら推定することができる。
の両端電圧に等しくなっているので、A/D変換回路８に
より、これを取り出す。周波数変化量Δf0は微小である
から、制御電圧VS1における制御電圧特性の傾斜量と補
正電圧ΔVS1により求められる。最後に、電圧変化量ΔV
S2は周波数変化量Δf0と制御電圧VS2における傾斜量か
ら推定することができる。
以上のように出力周波数f02に対応する変換回路出力V
DAWCVS2−（ΔVS2−ΔVS1）とし、分周数の変更と同時
に、これを加算回路５に加えることにより、コンデンサ
の両端電圧を変化させることなく周波数を切り換えられ
る。
DAWCVS2−（ΔVS2−ΔVS1）とし、分周数の変更と同時
に、これを加算回路５に加えることにより、コンデンサ
の両端電圧を変化させることなく周波数を切り換えられ
る。
第９図はこのような動作を行う設定回路７の内部構成
を示すブロック図であり、テーブル回路71は第16図の実
線に示すVCO4の標準状態における制御電圧対出力周波数
特性を記憶し、希望周波数データが入力され、これに対
応した制御電圧データVSが出力される。ドリフト補償回
路70はD/A変換回路６に供給されているVDAデータとA/D
変換回路６の出力であるVCデータとから、前述した補正
電圧ΔVS1および周波数変化量Δf0を求めて記憶し、希
望周波数データがf01からf02に変化すると周波数変化量
Δf0の値とテーブルを参照して周波数f02に対応する電
圧変化量ΔVS2を求め、補正電圧ΔVS＝ΔVS2−ΔVS1を
出力するようになっている。減算回路72はテーブル回路
出力であるVS2からドリフト補償回路出力である補正電
圧ΔVSを減算したデータである設定電圧VS2−（ΔVS2−
ΔVS1）をD/Aデータラッチ回路73に供給する。分周数デ
ータ回路75は希望周波数データが入力されこれに対応し
た分周数データを分周数データラッチ回路74に供給す
る。希望周波数データをf01からf02に切り換えるときタ
イミング回路76は減算回路72の演算終了後にD/Aデータ
ラッチ回路73と分周数データラッチ回路74にそれぞれラ
ッチ信号を供給する。これによって、VDAデータと、分
周データが更新される。
を示すブロック図であり、テーブル回路71は第16図の実
線に示すVCO4の標準状態における制御電圧対出力周波数
特性を記憶し、希望周波数データが入力され、これに対
応した制御電圧データVSが出力される。ドリフト補償回
路70はD/A変換回路６に供給されているVDAデータとA/D
変換回路６の出力であるVCデータとから、前述した補正
電圧ΔVS1および周波数変化量Δf0を求めて記憶し、希
望周波数データがf01からf02に変化すると周波数変化量
Δf0の値とテーブルを参照して周波数f02に対応する電
圧変化量ΔVS2を求め、補正電圧ΔVS＝ΔVS2−ΔVS1を
出力するようになっている。減算回路72はテーブル回路
出力であるVS2からドリフト補償回路出力である補正電
圧ΔVSを減算したデータである設定電圧VS2−（ΔVS2−
ΔVS1）をD/Aデータラッチ回路73に供給する。分周数デ
ータ回路75は希望周波数データが入力されこれに対応し
た分周数データを分周数データラッチ回路74に供給す
る。希望周波数データをf01からf02に切り換えるときタ
イミング回路76は減算回路72の演算終了後にD/Aデータ
ラッチ回路73と分周数データラッチ回路74にそれぞれラ
ッチ信号を供給する。これによって、VDAデータと、分
周データが更新される。
これにより、VCOを特性が直線状の特性でなくても、
設定電圧に誤差を生じることがなく、周波数切り換え時
間が短縮できる。なお、第１図において、制御電圧VCを
取り出すため、A/D変換回路入力はコンデンサの一端ａ
点に接続されているが、定常時には抵抗R1,R2に電流が
流れないので、ａ点を代わりにｂ点、ｃ点、ｄ点の電圧
をA/D変換回路８から取り出しても同様の効果が得られ
る。ただし、Ｄ点から取り出したときは、取り出した値
から電圧VDAを減算して制御電圧VCを求める。
設定電圧に誤差を生じることがなく、周波数切り換え時
間が短縮できる。なお、第１図において、制御電圧VCを
取り出すため、A/D変換回路入力はコンデンサの一端ａ
点に接続されているが、定常時には抵抗R1,R2に電流が
流れないので、ａ点を代わりにｂ点、ｃ点、ｄ点の電圧
をA/D変換回路８から取り出しても同様の効果が得られ
る。ただし、Ｄ点から取り出したときは、取り出した値
から電圧VDAを減算して制御電圧VCを求める。
第２図は請求範囲の第１項に対応する第２の実施例で
ある。第１図の例と異なる点は、D/A変換回路６をルー
プフィルタ３の接地点に直列に接続し、加算回路を省略
している点である。VCOの制御電圧VSはコンデンサ両端
電圧をVC、D/A変換回路出力をVDAとすれば（２）式と同
様にVS＝VC＋VDAとなる。この例では、A/D変換回路８で
VC＋VDAを取り出し、これから電圧VDAを減算して補正電
圧ΔVS（＝VC）を算出する。その後に、第１の実施例と
同様の手法で周波数変化量Δf0を求め、次に設定する出
力周波数fo2に対して適当なD/A変換回路出力データを設
定するようにしている。これにより第１の実施例と同様
の効果が得られ、かつ回路が簡単になる。なお定常時は
抵抗R1,R2に電流が流れないので、ａ点の代わりにb,c点
の電圧をA/D変換回路を介して取り出しても同様の効果
が得られる。
ある。第１図の例と異なる点は、D/A変換回路６をルー
プフィルタ３の接地点に直列に接続し、加算回路を省略
している点である。VCOの制御電圧VSはコンデンサ両端
電圧をVC、D/A変換回路出力をVDAとすれば（２）式と同
様にVS＝VC＋VDAとなる。この例では、A/D変換回路８で
VC＋VDAを取り出し、これから電圧VDAを減算して補正電
圧ΔVS（＝VC）を算出する。その後に、第１の実施例と
同様の手法で周波数変化量Δf0を求め、次に設定する出
力周波数fo2に対して適当なD/A変換回路出力データを設
定するようにしている。これにより第１の実施例と同様
の効果が得られ、かつ回路が簡単になる。なお定常時は
抵抗R1,R2に電流が流れないので、ａ点の代わりにb,c点
の電圧をA/D変換回路を介して取り出しても同様の効果
が得られる。
第３図は請求範囲の第１項に対応する第３の実施例で
ある。第１図の例と異なる点は、演算増幅回路をループ
フィルタ９に使用していることと、D/A変換回路出力（V
DA）をループフィルタ９の信号接地点である演算増幅回
路の非反転入力に供給していること、A/D変換回路８を
ループフィルタ出力に接続していることである。
ある。第１図の例と異なる点は、演算増幅回路をループ
フィルタ９に使用していることと、D/A変換回路出力（V
DA）をループフィルタ９の信号接地点である演算増幅回
路の非反転入力に供給していること、A/D変換回路８を
ループフィルタ出力に接続していることである。
この回路でVCO4の制御電圧VSはコンデンサ両端電圧を
VC、D/A変換回路出力をVDAとれば（２）式と同様に、VS
＝VC＋VDAと表せる。定常状態において、抵抗R1,R2には
電流が流れないので、ループフィルタ出力からVC＋VDA
が求められる。したがって、VC＋VDAから電圧VDAを減算
してΔVS（＝VC）を算出すれば、第２の実施例である第
２図のものと同様の効果が得られる。なお、定常時には
抵抗R1,R2に電流が流れないので、ａ点の代わりにA/D変
換回路８によってｂ点あるいはｃ点の電圧を取り出して
も、同様の効果が得られる。
VC、D/A変換回路出力をVDAとれば（２）式と同様に、VS
＝VC＋VDAと表せる。定常状態において、抵抗R1,R2には
電流が流れないので、ループフィルタ出力からVC＋VDA
が求められる。したがって、VC＋VDAから電圧VDAを減算
してΔVS（＝VC）を算出すれば、第２の実施例である第
２図のものと同様の効果が得られる。なお、定常時には
抵抗R1,R2に電流が流れないので、ａ点の代わりにA/D変
換回路８によってｂ点あるいはｃ点の電圧を取り出して
も、同様の効果が得られる。
第４図は請求範囲の第２項に対応する第１の実施例で
ある。PLLの間欠動作時の位相誤差による周波数変動を
抑圧する方法として、特願昭61−305253が既にあり、こ
こではその原理を周波数切り換え動作に応用したもので
ある。第１図と異なる点は、設定回路７において基準信
号をトリガ信号として入力している点、可変分周回路２
にリセット信号を送出している点である。
ある。PLLの間欠動作時の位相誤差による周波数変動を
抑圧する方法として、特願昭61−305253が既にあり、こ
こではその原理を周波数切り換え動作に応用したもので
ある。第１図と異なる点は、設定回路７において基準信
号をトリガ信号として入力している点、可変分周回路２
にリセット信号を送出している点である。
第５図は周波数切り換え時のタイミングであり時刻t1
にループスイッチ10をオフとしてループを開放にする。
この後にD/A変換回路６の出力電圧をVDA1からVDA2に変
更する。この時点でVCO4の制御電圧は目標周波数に相当
する電圧に設定される。しかし、第５図のように基準信
号位相と可変分周回路出力の位相は異なっていることが
ある。このままループスイッチ10をオンにすると、この
位相誤差に起因する出力周波数のうねりを生じる。これ
を抑圧するために、時刻t3において可変分周回路２にリ
セット信号を送出する。この送出のタイミングは基準信
号をトリガにして行えば良い。これにより、基準信号の
位相と可変分周回路出力の位相は一致し、時刻t4にルー
プスイッチ10をオンにすれば位相誤差に伴う出力周波数
変動は生じない。またD/A変換回路６に設定する制御電
圧データは第１図のものと同様に算出される。これによ
り、周波数切り換え時における設定電圧の誤差と位相誤
差の両方を零にできるので周波数切り換え時間をさらに
短縮できる。なお、ループスイッチ10は周波数切り換え
時に急激な周波数変化が発生しないようにする保護であ
り、急激な周波数変化が生じないときは不要になる。
にループスイッチ10をオフとしてループを開放にする。
この後にD/A変換回路６の出力電圧をVDA1からVDA2に変
更する。この時点でVCO4の制御電圧は目標周波数に相当
する電圧に設定される。しかし、第５図のように基準信
号位相と可変分周回路出力の位相は異なっていることが
ある。このままループスイッチ10をオンにすると、この
位相誤差に起因する出力周波数のうねりを生じる。これ
を抑圧するために、時刻t3において可変分周回路２にリ
セット信号を送出する。この送出のタイミングは基準信
号をトリガにして行えば良い。これにより、基準信号の
位相と可変分周回路出力の位相は一致し、時刻t4にルー
プスイッチ10をオンにすれば位相誤差に伴う出力周波数
変動は生じない。またD/A変換回路６に設定する制御電
圧データは第１図のものと同様に算出される。これによ
り、周波数切り換え時における設定電圧の誤差と位相誤
差の両方を零にできるので周波数切り換え時間をさらに
短縮できる。なお、ループスイッチ10は周波数切り換え
時に急激な周波数変化が発生しないようにする保護であ
り、急激な周波数変化が生じないときは不要になる。
第10図はこのときの設定回路７の内部を示すブロック
図であり、第９図と異なる点はタイミング回路76であ
る。タイミング回路76は基準信号をトリガとして入力
し、前述したタイミングにしたがって可変分周回路２の
リセット信号とループスイッチ信号を出力している。こ
の信号は例えば、「希望周波数データ受信、起動、ルー
プスイッチオフ、リセット信号送出、ループスイッチオ
ン、停止」の手順で行われる。
図であり、第９図と異なる点はタイミング回路76であ
る。タイミング回路76は基準信号をトリガとして入力
し、前述したタイミングにしたがって可変分周回路２の
リセット信号とループスイッチ信号を出力している。こ
の信号は例えば、「希望周波数データ受信、起動、ルー
プスイッチオフ、リセット信号送出、ループスイッチオ
ン、停止」の手順で行われる。
第６図は請求範囲の第２項に対応する第２の実施例で
ある。これは第２図のものに可変分周回路２のリセット
機能を組み合わせたものである。これによって周波数切
り換え時における設定電圧の誤差と位相誤差の両方を零
にできるので、第３図のものと同様の効果が得られる。
ある。これは第２図のものに可変分周回路２のリセット
機能を組み合わせたものである。これによって周波数切
り換え時における設定電圧の誤差と位相誤差の両方を零
にできるので、第３図のものと同様の効果が得られる。
第７図は請求の範囲第２項に対応する第３の実施例で
ある。これは第３図のものに第１図で用いた可変分周回
路のリセット機能を組み合わせたものである。これによ
り、周波数切り換え時における設定電圧の誤差と位相誤
差の両方を零にできるので、第４図のものと同様の効果
が得られる。
ある。これは第３図のものに第１図で用いた可変分周回
路のリセット機能を組み合わせたものである。これによ
り、周波数切り換え時における設定電圧の誤差と位相誤
差の両方を零にできるので、第４図のものと同様の効果
が得られる。
第８図は請求範囲第２項におけるループスイッチ機能
を有する位相比較回路の実施例を示したもので、第８図
（ａ）はループスッチ機能を有する位相比較回路の基本
実施例であり、第４図〜第７図の実施例で使用してい
る。図中のループスイッチとしては高速切り換えの可能
なFETアナログスイッチ等が使用できる。第８図（ｂ）
はFETを用いたチャージポンプ回路と論理回路の組み合
わせになって位相同期ループの開閉を実現した例であ
る。この構成ではループ開閉信号「０」の入力によりデ
ジタル位相比較回路の論理出力にかかわらずオア回路の
出力は「１」となるため、オア回路の出力をゲート入力
とするＰチャンネルFETとアンド回路の出力をゲート入
力とするＮチャンネルFETはともに開放状態となり、位
相同期ループは「開」となる。次に、ループ開閉信号
「１」を入力すると、両FETのゲートはデジタル位相比
較回路の出力によってドライブされ、位相同期ループは
「閉」となる。第８図（ｃ）はデジタル位相比較回路の
リセットによってFETを開放状態にするループスイッチ
であって、リセット信号の入力時にＰチャンネルFETの
ゲート入力を「１」、ＮチャンネルFETのゲート入力を
「０」とするように、デジタル位相比較回路の論理出力
を保持することによって位相同期ループを「開」とする
ものである。第８図（ｄ）は位相比較回路の入力をオア
回路によって「１」に保持することによってデジタル位
相比較回路の論理出力が位相同期状態と同じ状態を示し
てFETが開放状態となり、位相同期ループを「開」とす
るものである。
を有する位相比較回路の実施例を示したもので、第８図
（ａ）はループスッチ機能を有する位相比較回路の基本
実施例であり、第４図〜第７図の実施例で使用してい
る。図中のループスイッチとしては高速切り換えの可能
なFETアナログスイッチ等が使用できる。第８図（ｂ）
はFETを用いたチャージポンプ回路と論理回路の組み合
わせになって位相同期ループの開閉を実現した例であ
る。この構成ではループ開閉信号「０」の入力によりデ
ジタル位相比較回路の論理出力にかかわらずオア回路の
出力は「１」となるため、オア回路の出力をゲート入力
とするＰチャンネルFETとアンド回路の出力をゲート入
力とするＮチャンネルFETはともに開放状態となり、位
相同期ループは「開」となる。次に、ループ開閉信号
「１」を入力すると、両FETのゲートはデジタル位相比
較回路の出力によってドライブされ、位相同期ループは
「閉」となる。第８図（ｃ）はデジタル位相比較回路の
リセットによってFETを開放状態にするループスイッチ
であって、リセット信号の入力時にＰチャンネルFETの
ゲート入力を「１」、ＮチャンネルFETのゲート入力を
「０」とするように、デジタル位相比較回路の論理出力
を保持することによって位相同期ループを「開」とする
ものである。第８図（ｄ）は位相比較回路の入力をオア
回路によって「１」に保持することによってデジタル位
相比較回路の論理出力が位相同期状態と同じ状態を示し
てFETが開放状態となり、位相同期ループを「開」とす
るものである。
［発明の効果］ 以上説明したようにこの発明は、第１の発明はループ
フィルタの出力電圧を変えなくて済む制御電圧を発生す
るようにしたので、周波数切り換え時間が短くなり、第
２の発明は周波数切り換え時に可変分周回路をリセット
するようにしたので、周波数切り換え時の位相誤差に伴
う、うねりが発生しないという効果を有する。
フィルタの出力電圧を変えなくて済む制御電圧を発生す
るようにしたので、周波数切り換え時間が短くなり、第
２の発明は周波数切り換え時に可変分周回路をリセット
するようにしたので、周波数切り換え時の位相誤差に伴
う、うねりが発生しないという効果を有する。
第１図はこの発明の一実施例を示すブロック図第２図、
第３図、第４図、第６図、第７図は他の実施例を示すブ
ロック図、第５図は第４図の回路動作を説明するための
波形図、第８図はループスイッチを使用した位相比較回
路の回路図、第９図は第１図、第２図、第３図、第４図
の回路に用いる設定回路の内部を示すブロック図、第10
図は第６図、第７図の回路に用いる設定回路の内部を示
すブロック図、第11図は従来の一例を示すブロック図、
第12図は第11図の回路の動作特性を示すグラフ、第13図
は従来の他の例を示すブロック図、第14図から第16図は
第13図の回路動作を説明するためのグラフである。 １……位相比較回路、２……可変分周回路、３……ルー
プフィルタ、４……電圧制御発振回路、５……加算回
路、６……D/A変換回路、７……設定回路、８……A/D変
換回路、10……ループスイッチ。
第３図、第４図、第６図、第７図は他の実施例を示すブ
ロック図、第５図は第４図の回路動作を説明するための
波形図、第８図はループスイッチを使用した位相比較回
路の回路図、第９図は第１図、第２図、第３図、第４図
の回路に用いる設定回路の内部を示すブロック図、第10
図は第６図、第７図の回路に用いる設定回路の内部を示
すブロック図、第11図は従来の一例を示すブロック図、
第12図は第11図の回路の動作特性を示すグラフ、第13図
は従来の他の例を示すブロック図、第14図から第16図は
第13図の回路動作を説明するためのグラフである。 １……位相比較回路、２……可変分周回路、３……ルー
プフィルタ、４……電圧制御発振回路、５……加算回
路、６……D/A変換回路、７……設定回路、８……A/D変
換回路、10……ループスイッチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野島 俊雄 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 審査官 彦田 克文 (56)参考文献 特開 昭57−14222（ＪＰ，Ａ) 特開 昭61−196619（ＪＰ，Ａ) 特公 昭58−18020（ＪＰ，Ｂ２)
Claims (2)
- 【請求項１】電圧制御発振回路の発生信号を可変分周器
で分周した分周信号と基準信号とで決まる発振周波数が
変動要因のため周波数変化するとき位相同期ループによ
る帰還作用によってループフィルタ出力に発生する電圧
に基づき電圧制御発振回路の発振周波数を設定周波数に
制御し、 周波数切り換え時には新たな周波数を設定するための設
定データに基ずく電圧と前記ループフィルタの出力電圧
を加算して制御電圧として電圧制御発振回路に供給する
ことによってループフィルタ出力電圧を一定値に保ちな
がら周波数切り換えを高速に行う周波数シンセサイザに
おいて、 ループフィルタ出力電圧を取り出す電圧抽出手段と、 電圧抽出手段の出力電圧と希望周波数を指定する設定デ
ータとから電圧制御発振回路に供給する制御電圧を発生
する設定回路とを備え、 この設定回路は 定常時はループフィルタ出力電圧と制御電圧特性の傾斜
とから変化した発振周波数を設定周波数に戻すための周
波数変化量を求めるとともに、 周波数切り換え時は新たな周波数を発生させるための制
御電圧に対応する制御電圧特性傾斜と，先に求めた周波
数変化量とから新たな周波数を発生させるための補正電
圧ΔVS2を求め、 新たな周波数を発生させるために必要な制御電圧をVS2,
切り換え前の補正委電圧をΔVS1とするときに、 VS2−（ΔVS2−ΔVS1） によって求められる制御電圧を加算手段に供給すること
を特徴とする周波数シンセサイザ。 - 【請求項２】請求項１において、 電圧制御発振回路に制御電圧が供給された後に基準信号
に同期したリセット信号を可変分周回路に供給して可変
分周回路をリセットするリセット信号発生手段を備えた
ことを特徴とする周波数シンセサイザ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218586A JPH082020B2 (ja) | 1988-09-02 | 1988-09-02 | 周波数シンセサイザ |
| US07/400,665 US4980652A (en) | 1988-09-02 | 1989-08-31 | Frequency synthesizer having compensation for nonlinearities |
| CA000609987A CA1325251C (en) | 1988-09-02 | 1989-08-31 | Frequency synthesizer |
| EP89308858A EP0360442B1 (en) | 1988-09-02 | 1989-09-01 | Frequency sythesizer |
| DE68916889T DE68916889T2 (de) | 1988-09-02 | 1989-09-01 | Frequenzsynthesierer. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218586A JPH082020B2 (ja) | 1988-09-02 | 1988-09-02 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0267822A JPH0267822A (ja) | 1990-03-07 |
| JPH082020B2 true JPH082020B2 (ja) | 1996-01-10 |
Family
ID=16722275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63218586A Expired - Fee Related JPH082020B2 (ja) | 1988-09-02 | 1988-09-02 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082020B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9320069D0 (en) * | 1993-09-29 | 1993-11-17 | Sgs Thomson Microelectronics | Frequency tuning for a phase locked loop |
| EP1698056A1 (en) * | 2003-12-19 | 2006-09-06 | Philips Intellectual Property & Standards GmbH | Method and arrangement for interference compensation in a voltage-controlled frequency generator |
| US8102215B2 (en) * | 2004-09-13 | 2012-01-24 | St-Ericsson Sa | Compensated high-speed PLL circuit |
| JP5034306B2 (ja) * | 2006-04-28 | 2012-09-26 | 富士通株式会社 | 周波数変調回路及びｆｍ−ｃｗレーダ装置並びに通信統合レーダ装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2483704A1 (fr) * | 1980-06-03 | 1981-12-04 | Thomson Csf | Dispositif de prepositionnement de frequence pour synthetiseur indirect de frequence et synthetiseur comportant un tel dispositif |
| JPS5818020A (ja) * | 1981-07-27 | 1983-02-02 | Sharp Corp | 燃焼制御安全装置 |
| JPS61196619A (ja) * | 1985-02-27 | 1986-08-30 | Hitachi Ltd | 位相引込回路 |
-
1988
- 1988-09-02 JP JP63218586A patent/JPH082020B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0267822A (ja) | 1990-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0360442B1 (en) | Frequency sythesizer | |
| US6744323B1 (en) | Method for phase locking in a phase lock loop | |
| US5831483A (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| US7479834B2 (en) | Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop | |
| US8306175B2 (en) | Clock and data recovery circuit | |
| US7202718B2 (en) | Error-compensated charge pump circuit, and method for producing an error-compensated output current from a charge pump circuit | |
| US7271619B2 (en) | Charge pump circuit reducing noise and charge error and PLL circuit using the same | |
| US6624706B2 (en) | Automatic bias adjustment circuit for use in PLL circuit | |
| EP0560525B1 (en) | Frequency synthesizer | |
| JPH0548450A (ja) | Ｐｌｌシンセサイザ回路 | |
| US5939947A (en) | Phase synchronous circuit | |
| US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| EP1811669A1 (en) | Phase locked loop architecture with partial cascode | |
| JP2001217712A (ja) | 周波数シンセサイザ | |
| US6456165B1 (en) | Phase error control for phase-locked loops | |
| EP0196868A2 (en) | Frequency synthesizer modulation response linearization | |
| JPH082020B2 (ja) | 周波数シンセサイザ | |
| US20210376838A1 (en) | Charge pump | |
| US6677789B1 (en) | Rail-to-rail linear charge pump | |
| JP3177025B2 (ja) | Ｐｌｌ回路 | |
| KR100370243B1 (ko) | 고속 주파수 락 제어회로를 구비하는 위상동기 루프 회로및 이의 주파수 락 시간 감소방법 | |
| JPH0267821A (ja) | 周波数シンセサイザ | |
| JPH1022824A (ja) | 位相同期回路 | |
| JPH06276090A (ja) | Ｐｌｌ回路 | |
| JP3901810B2 (ja) | 補正回路付き周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |