JPH0267822A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0267822A JPH0267822A JP63218586A JP21858688A JPH0267822A JP H0267822 A JPH0267822 A JP H0267822A JP 63218586 A JP63218586 A JP 63218586A JP 21858688 A JP21858688 A JP 21858688A JP H0267822 A JPH0267822 A JP H0267822A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- circuit
- control voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims 3
- 239000003990 capacitor Substances 0.000 abstract description 16
- 238000006243 chemical reaction Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、マルチチャンネルアクセス方式の装置等に
用いられる周波数シンセサイザに関するものである。
用いられる周波数シンセサイザに関するものである。
［従来の技術］
近年、多数の通話要求を支障なく満たし、しかも周波数
使用効率を高めるため、多チャンネルによって回線を構
成し、この回線を多数の使用者に割り当て、使用者はそ
の内の空いているチャンネルを使用して通信を行うマル
チチャンネアクセスと称する方式が用いられている。こ
のためには多数の周波数を切り換えによって発生させる
必要があり、このために周波数シンセサイザが用いられ
ている。
使用効率を高めるため、多チャンネルによって回線を構
成し、この回線を多数の使用者に割り当て、使用者はそ
の内の空いているチャンネルを使用して通信を行うマル
チチャンネアクセスと称する方式が用いられている。こ
のためには多数の周波数を切り換えによって発生させる
必要があり、このために周波数シンセサイザが用いられ
ている。
第１１図は従来の周波数シンセサイザの構成を示すブロ
ック図であり、位相比較回路１、可変分周回路２、ルー
プフィルタ３、電圧制御発信器く以下ＶＣＯと称する）
４から構成される。各回路は位相同期ルーフ（ＰＬＬ）
を形成し、定常状態においてＶＣＯの出力位相は基準信
号の位相に同期する。基準信号の周波数をｆｒ、ＶＣＯ
の出力周波数をｆ。、可変分周回路２の分周数をＮとす
ると、位相同期状Ｒ（定常状態）における出力周波数ｆ
、は、次式で表される。
ック図であり、位相比較回路１、可変分周回路２、ルー
プフィルタ３、電圧制御発信器く以下ＶＣＯと称する）
４から構成される。各回路は位相同期ルーフ（ＰＬＬ）
を形成し、定常状態においてＶＣＯの出力位相は基準信
号の位相に同期する。基準信号の周波数をｆｒ、ＶＣＯ
の出力周波数をｆ。、可変分周回路２の分周数をＮとす
ると、位相同期状Ｒ（定常状態）における出力周波数ｆ
、は、次式で表される。
ｆ、＝Ｎ−ｆ、・・・・・・・・・・・−・（１）出力
周波数をｆ。□からｆ。２に切り換えるときは分周数を
Ｎ１からＮ２に切り換えれば良い。したがって安定な基
準信号を供給すれば、分周回路に設定する分周数を切り
換えることにより、複数の安定な周波数を得ることがで
きる。例えば、基準信号ｆ、を１２．５ＫＨｚとし、分
周数Ｎを１２８，０００がら１３０．０００に選べば、
出力周波数を１ 、６ＧＨｚから１．６２５ ＧＨｚま
で１２．５ＫＨｚステツプに設定することができる。
周波数をｆ。□からｆ。２に切り換えるときは分周数を
Ｎ１からＮ２に切り換えれば良い。したがって安定な基
準信号を供給すれば、分周回路に設定する分周数を切り
換えることにより、複数の安定な周波数を得ることがで
きる。例えば、基準信号ｆ、を１２．５ＫＨｚとし、分
周数Ｎを１２８，０００がら１３０．０００に選べば、
出力周波数を１ 、６ＧＨｚから１．６２５ ＧＨｚま
で１２．５ＫＨｚステツプに設定することができる。
第１２図はこのようなＰ Ｌ Ｌシンセサイザの周波数
切り換え時の過渡応答特性の例で、時刻１゜で可変分周
回路２に設定する分周数を切り換えたとき、出力周波数
が目標の周波ｆ０２に達するまでには、一定の時間（周
波数切り換え時間）を必要とする。周波数切り換えの過
渡状態において、第１１図のループフィルタ３内のコン
デンサ両端電圧ＶＣは第１２図のようにｖｃｌからＶＣ
２まで変化する。したがって周波数切り換え時間は少な
くてもこのコンデンサを充放電するための時間を必要と
し、この例では５０＋ｓ程度を必要としていた。
切り換え時の過渡応答特性の例で、時刻１゜で可変分周
回路２に設定する分周数を切り換えたとき、出力周波数
が目標の周波ｆ０２に達するまでには、一定の時間（周
波数切り換え時間）を必要とする。周波数切り換えの過
渡状態において、第１１図のループフィルタ３内のコン
デンサ両端電圧ＶＣは第１２図のようにｖｃｌからＶＣ
２まで変化する。したがって周波数切り換え時間は少な
くてもこのコンデンサを充放電するための時間を必要と
し、この例では５０＋ｓ程度を必要としていた。
周波数切り換え時間を短縮するために、第１３図に示す
構成の周波数シンセサイザも提案されている。これが第
１１図のものと異なるところは、Ｄ／Ａ変換回路６と、
加算回路５が新たに加わっていることであ、る、加算回
路５はＤ／Ａ変換回路出力電圧ＶＤＡと、ループフィル
タ３の出力の和をＶＣＯ４の制御電圧Ｖｓとして出力す
る。定常状態において第１３図中の抵抗Ｒ１，Ｒ２に電
流は流れないため、コンデンサの両端電圧ｖｃとルプフ
ィルタ３の出力電圧は等しい、したがってＶＣＯ４の制
御電圧Ｖｓは次のようになる。
構成の周波数シンセサイザも提案されている。これが第
１１図のものと異なるところは、Ｄ／Ａ変換回路６と、
加算回路５が新たに加わっていることであ、る、加算回
路５はＤ／Ａ変換回路出力電圧ＶＤＡと、ループフィル
タ３の出力の和をＶＣＯ４の制御電圧Ｖｓとして出力す
る。定常状態において第１３図中の抵抗Ｒ１，Ｒ２に電
流は流れないため、コンデンサの両端電圧ｖｃとルプフ
ィルタ３の出力電圧は等しい、したがってＶＣＯ４の制
御電圧Ｖｓは次のようになる。
ｖｓ ＝Ｖｓ ＋Ｖ、＾・・・・・・・・・・・（２）
現在の出力周波数をｆｏｌとしそれに対応したＶＣＯ４
の制御電圧をＶｓ□とする。今、ｖＤＡ−Ｖｓｌとすれ
ば、ＶＣ−〇である。周波数をｒ。ｌからｆ。２に切り
換えるためには、可変分周回路２の分周数をＮ□からＮ
２に切り換える。切り換え後の定常状態において、周波
数ｆ。２に対応するＶＣＯ制御電圧をＶｓｌとし、分周
数の切り換えと同時に。
現在の出力周波数をｆｏｌとしそれに対応したＶＣＯ４
の制御電圧をＶｓ□とする。今、ｖＤＡ−Ｖｓｌとすれ
ば、ＶＣ−〇である。周波数をｒ。ｌからｆ。２に切り
換えるためには、可変分周回路２の分周数をＮ□からＮ
２に切り換える。切り換え後の定常状態において、周波
数ｆ。２に対応するＶＣＯ制御電圧をＶｓｌとし、分周
数の切り換えと同時に。
Ｖ ＤＡ ” Ｖ Ｓ□とすれば、Ｖｃ”Ｏとなり、コ
ンデンサ両端電圧は零のままとなる。これにより、ルー
プフィルタ内のコンデンサの充放電時間は短縮される９
なお、電圧ＶＤＡを周波数切り換えに係わらず零とすれ
ば、過渡応答特性は第１１図の構成と同一となる。この
ように第１３図の構成により、周波数切り換え時間は第
１４図に示すように短縮できる。
ンデンサ両端電圧は零のままとなる。これにより、ルー
プフィルタ内のコンデンサの充放電時間は短縮される９
なお、電圧ＶＤＡを周波数切り換えに係わらず零とすれ
ば、過渡応答特性は第１１図の構成と同一となる。この
ように第１３図の構成により、周波数切り換え時間は第
１４図に示すように短縮できる。
この動作を更に解析すると次のようになる。ＶＣＯは温
度変動等により出力周波数ｆ、と制御電圧ＶＳの関係が
変動する。この場合、周波数切り換え時の動作は第１５
図に示す直線状制御電圧特性を有すると考えられる。Ｖ
ＣＯの周波数変動は多くの場合、発振周波数に対して微
小であり、周波数変化量Δｆ、は制御電圧Ｖ５にかかわ
らず一定として良い。第１５図において、時刻１＝１０
で出力周波数ｆ、が周波数ｆ。１のとき、制御電圧Ｖｓ
はＶｓｌである。時刻１＝１１においてＶＣＯ出力周波
数が周波数変化量Δｆｏだけ変動した場合、出力周波数
をｆｉｌに保つために通常のＰＬＬ動作によって、制御
電圧ＶＳは補正電圧Δ■５だけ低下する。この結果、ル
ープフィルタ内のコンデンサの両端には周波数変化量Δ
ｆｏを打ち消すために必要な補正電圧電圧−ΔＶｃ（−
ΔＶｓ）を生ずる９次に、この状態で出力周波数をｆ。
度変動等により出力周波数ｆ、と制御電圧ＶＳの関係が
変動する。この場合、周波数切り換え時の動作は第１５
図に示す直線状制御電圧特性を有すると考えられる。Ｖ
ＣＯの周波数変動は多くの場合、発振周波数に対して微
小であり、周波数変化量Δｆ、は制御電圧Ｖ５にかかわ
らず一定として良い。第１５図において、時刻１＝１０
で出力周波数ｆ、が周波数ｆ。１のとき、制御電圧Ｖｓ
はＶｓｌである。時刻１＝１１においてＶＣＯ出力周波
数が周波数変化量Δｆｏだけ変動した場合、出力周波数
をｆｉｌに保つために通常のＰＬＬ動作によって、制御
電圧ＶＳは補正電圧Δ■５だけ低下する。この結果、ル
ープフィルタ内のコンデンサの両端には周波数変化量Δ
ｆｏを打ち消すために必要な補正電圧電圧−ΔＶｃ（−
ΔＶｓ）を生ずる９次に、この状態で出力周波数をｆ。
！からｆ。２に切り換えるためには、補正電圧Δｖｃを
意識することなく、Ｄ／Ａ変換回路に制ｒ１１電圧■５
□を設定すれば良い、この時のＶＣＯ制御電圧は希望周
波数に対応した値（Ｖ Ｓ□−ΔＶｓ）となる。このよ
うにすれば、周波数切り換えに伴いコンデンサ両端電圧
（−ΔＶ、）Ｏ変化させずに周波数切り換えが可能とな
り、周波数切り換え時間の短縮が図られる。
意識することなく、Ｄ／Ａ変換回路に制ｒ１１電圧■５
□を設定すれば良い、この時のＶＣＯ制御電圧は希望周
波数に対応した値（Ｖ Ｓ□−ΔＶｓ）となる。このよ
うにすれば、周波数切り換えに伴いコンデンサ両端電圧
（−ΔＶ、）Ｏ変化させずに周波数切り換えが可能とな
り、周波数切り換え時間の短縮が図られる。
［発明が解決しようとする課題１
しかしながら周波数変化量が制御電圧に係わらず一定で
あっても、すべてのＶＣＯの制御電圧■５と出力周波数
ｆ、の関係が第１５図のように直線的な特性を有するの
ではなく、第１６図のように非直線の場合もある０例え
ば、ＬＣ発振回路においてコンデンサＣの値をバラクタ
ダイオードで可変とすることによりＶＣＯを構成した場
合等がこれに相当する。この場合、制御電圧は電圧Ｖ５
、とＶＳ２における周波数変化量Δｆ、に対する補正電
圧Δ■５は第１６図にΔＶ ５１とΔＶ、に示すように
異なる。したがって周波数切り換えのとき、制御電圧Ｖ
ｓ２をそのまま設定すると補正電圧Δ■ｓ１とΔＶ５２
の差の分だけ誤差を生じることになり、この差を打ち消
すため、ＰＬＬの動作によりコンデンサの充放電を生ず
る。このため、周波数切り換え時間の短縮効果を十分に
得られなかった。さらに、Ｄ／Ａ変換回路には制御電圧
データを設定した直後に基準信号位相と可変分周回路の
出力位相は必ずしも一致しない。したがってこの位相誤
差を打ち消すようにＰＬＬが動作し、第１４図に示すよ
うに出力周波数にうねりを生じる。
あっても、すべてのＶＣＯの制御電圧■５と出力周波数
ｆ、の関係が第１５図のように直線的な特性を有するの
ではなく、第１６図のように非直線の場合もある０例え
ば、ＬＣ発振回路においてコンデンサＣの値をバラクタ
ダイオードで可変とすることによりＶＣＯを構成した場
合等がこれに相当する。この場合、制御電圧は電圧Ｖ５
、とＶＳ２における周波数変化量Δｆ、に対する補正電
圧Δ■５は第１６図にΔＶ ５１とΔＶ、に示すように
異なる。したがって周波数切り換えのとき、制御電圧Ｖ
ｓ２をそのまま設定すると補正電圧Δ■ｓ１とΔＶ５２
の差の分だけ誤差を生じることになり、この差を打ち消
すため、ＰＬＬの動作によりコンデンサの充放電を生ず
る。このため、周波数切り換え時間の短縮効果を十分に
得られなかった。さらに、Ｄ／Ａ変換回路には制御電圧
データを設定した直後に基準信号位相と可変分周回路の
出力位相は必ずしも一致しない。したがってこの位相誤
差を打ち消すようにＰＬＬが動作し、第１４図に示すよ
うに出力周波数にうねりを生じる。
これらの原因によって周波数切り換え時間短縮に限界が
あった。
あった。
［課題を解決するための手段］
このような問題を解決するために第１の発明はループフ
ィルタの出力電圧を一定としたときの制御電圧を発生さ
せるようにしたものである。
ィルタの出力電圧を一定としたときの制御電圧を発生さ
せるようにしたものである。
第２の発明はこのときの位相誤差を吸収するようにした
ものである。
ものである。
［作用］
第１の発明によって周波数切り換え時間が短くなり、第
２の発明によって切り換え時の周波数変動が抑えられる
。
２の発明によって切り換え時の周波数変動が抑えられる
。
［実施例］
第１図は請求の頻回１に対応する第１、の実施例であり
、第１３図と異なる点はコンデンサの両端電圧（ＶＣ−
ΔＶｓ）をＡ／Ｄ変換回路６により収り出し、取り出し
たデータを設定回路７に供給している点である。この構
成によって、従来例で説明した設定電圧の誤差をなくす
ことができる。
、第１３図と異なる点はコンデンサの両端電圧（ＶＣ−
ΔＶｓ）をＡ／Ｄ変換回路６により収り出し、取り出し
たデータを設定回路７に供給している点である。この構
成によって、従来例で説明した設定電圧の誤差をなくす
ことができる。
例えば第１６図のＶＣＯのように制御電圧対出力周波数
特性が直線でない場合は、制＃電圧Ｖｓ□とＶ５□にお
ける周波数変化量Δｆ、に対する補正電圧ΔＶＳは、補
正電圧Δｖ５１とΔＶＳ２で示すように大きさが異なる
。このため周波数切り換え時には、予め補正電圧ΔＶｓ
ｌの値から周波数変化量Δｆｏを求め、次に周波数変化
量Δｆ、から補正電圧ΔＶ５□の値を、ＶＳ２−（ΔＶ
Ｓ２−ΔＶＳｔ）によって推定し、それをＤ／Ａ変換回
路６に設定しなければならない。
特性が直線でない場合は、制＃電圧Ｖｓ□とＶ５□にお
ける周波数変化量Δｆ、に対する補正電圧ΔＶＳは、補
正電圧Δｖ５１とΔＶＳ２で示すように大きさが異なる
。このため周波数切り換え時には、予め補正電圧ΔＶｓ
ｌの値から周波数変化量Δｆｏを求め、次に周波数変化
量Δｆ、から補正電圧ΔＶ５□の値を、ＶＳ２−（ΔＶ
Ｓ２−ΔＶＳｔ）によって推定し、それをＤ／Ａ変換回
路６に設定しなければならない。
先ず、補正電圧ΔＶ ｓｌは定常状態においてコンデン
サの両端電圧に等しくなっているので、Ａ／Ｄ変換回路
８により、これを取り出す。周波数変化量Δｆｏは微小
であるから、制御電圧Ｖｓ１における制御電圧特性の傾
斜量と補正電圧ΔＶＳＩにより求められる。最後に、電
圧変化量ΔＶｓ２は周波数変化量Δｆ０と制御電圧■５
□における傾斜量から推定することができる。
サの両端電圧に等しくなっているので、Ａ／Ｄ変換回路
８により、これを取り出す。周波数変化量Δｆｏは微小
であるから、制御電圧Ｖｓ１における制御電圧特性の傾
斜量と補正電圧ΔＶＳＩにより求められる。最後に、電
圧変化量ΔＶｓ２は周波数変化量Δｆ０と制御電圧■５
□における傾斜量から推定することができる。
以上のように出力周波数ｆ。２に対応する変換回路出力
■ＤＡをｖｓ□−（Δｖｓ□−ΔＶＳ□）とし、分周数
の変更と同時に、これを加算回路５に加えることにより
、コンデンサの両端電圧を変化させることなく周波数を
切り換えられる。
■ＤＡをｖｓ□−（Δｖｓ□−ΔＶＳ□）とし、分周数
の変更と同時に、これを加算回路５に加えることにより
、コンデンサの両端電圧を変化させることなく周波数を
切り換えられる。
第９図はこのような動作を行う設定回路７の内部構成を
示すブロック図であり、テーブル回路７■は第１６図の
実線に示すＶＣＯ４の標準状態における制御電圧対出力
周波数特性を記憶し、希望周波数データが入力され、こ
れに対応した制御電圧データｖｓが出力される。ドリフ
ト補償回路７０はＤ／Ａ変換回路６に供給されているＶ
ＤＡデータとＡ／Ｄ変換回路６の出力であるＶＣデータ
とから、前述した補正電圧へＶｓ１および周波数変化量
Δｆｏを求めて記憶し、希望周波数データがｆ。ｌから
ｆ。２に変化すると周波数変化量Δｆ、の値とテーブル
を参照して周波数ｆ。２に対応する電圧変化量Δｖ５□
を求め、補正電圧ΔＶ５＝ΔＶ３２−Δ■ｓｌを出力す
るようになっている。減算回路７２はテーブル回路出力
であるｖ５□からドリフト補償回路出力である補正電圧
Δ■５を減算したデータである設定電圧Ｖｓｓ＝Ｖ、−
（ΔＶ５２−ΔＶｓｌ）をＤ／Ａデータラッチ回路７３
に供給する０分周数データ回路７５は希望周波数データ
が入力されこれに対応した分周数データを分周数データ
ラッチ回路７４に供給する。希望周波数データをｆ。１
からｆ０２に切り換えるときタイミング回路７６は減算
回路７２の演算終了後にＤ／Ａデータラッチ回路７３と
分周数データラッチ回路７４にそれぞれラッチ信号を供
給する。これによって、Ｖへデータと、分周データが更
新される。
示すブロック図であり、テーブル回路７■は第１６図の
実線に示すＶＣＯ４の標準状態における制御電圧対出力
周波数特性を記憶し、希望周波数データが入力され、こ
れに対応した制御電圧データｖｓが出力される。ドリフ
ト補償回路７０はＤ／Ａ変換回路６に供給されているＶ
ＤＡデータとＡ／Ｄ変換回路６の出力であるＶＣデータ
とから、前述した補正電圧へＶｓ１および周波数変化量
Δｆｏを求めて記憶し、希望周波数データがｆ。ｌから
ｆ。２に変化すると周波数変化量Δｆ、の値とテーブル
を参照して周波数ｆ。２に対応する電圧変化量Δｖ５□
を求め、補正電圧ΔＶ５＝ΔＶ３２−Δ■ｓｌを出力す
るようになっている。減算回路７２はテーブル回路出力
であるｖ５□からドリフト補償回路出力である補正電圧
Δ■５を減算したデータである設定電圧Ｖｓｓ＝Ｖ、−
（ΔＶ５２−ΔＶｓｌ）をＤ／Ａデータラッチ回路７３
に供給する０分周数データ回路７５は希望周波数データ
が入力されこれに対応した分周数データを分周数データ
ラッチ回路７４に供給する。希望周波数データをｆ。１
からｆ０２に切り換えるときタイミング回路７６は減算
回路７２の演算終了後にＤ／Ａデータラッチ回路７３と
分周数データラッチ回路７４にそれぞれラッチ信号を供
給する。これによって、Ｖへデータと、分周データが更
新される。
これにより、ＶＣＯを特性が直線状の特性でなくても、
設定電圧に誤差を生じることがなく、周波数切り換え時
間が短縮できる。なお、第１図において、制御電圧■ｃ
を取り出すため、Ａ／Ｄ変換回路入力はコンデンサの一
端ａ点に接続されているが、定常時には抵抗Ｒ，，Ｒ２
に電流が流れないので、ａ点を代わりにｂ点、０点、ｄ
点の電圧をＡ／Ｄ変換回路８から取り出しても同様の効
果が得られる。ただし、Ｄ点から取り出したときは、取
り出した値から電圧ＶＤＡを減算して制御電圧■ｃを求
める。
設定電圧に誤差を生じることがなく、周波数切り換え時
間が短縮できる。なお、第１図において、制御電圧■ｃ
を取り出すため、Ａ／Ｄ変換回路入力はコンデンサの一
端ａ点に接続されているが、定常時には抵抗Ｒ，，Ｒ２
に電流が流れないので、ａ点を代わりにｂ点、０点、ｄ
点の電圧をＡ／Ｄ変換回路８から取り出しても同様の効
果が得られる。ただし、Ｄ点から取り出したときは、取
り出した値から電圧ＶＤＡを減算して制御電圧■ｃを求
める。
第２図は請求範囲の第１項に対応する第２の実施例であ
る。第１図の例と異なる点は、Ｄ／Ａ変換回路６をルー
プフィルタ３の接地点に直列に接続し、加算回路を省略
している点である。ＶＣＯの制御電圧ＶＳはコンデンサ
両端電圧をＶＣ１Ｄ／Ａ変換回路出力をＣ８Ａとすれば
（２式と同様にＶｓ＝Ｖｃ＋ＶｏＡとなる。この例では
、Ａ／Ｄ変換回路８でＶｃ＋ＶｏＡを取り出し、これか
ら電圧ＶＤＡを減算して補正電圧ΔＶｓ （−Ｖｃ
）を算出する。その後に、第１の実施例と同様の手法で
周波数変化量Δｆｏを求め、次に設定する出力周波数ｆ
０２に対して適当なり／Ａ変換回路出力データを設定す
るようにしている。これにより第１の実施例と同様の効
果が得られ、かつ回路が簡単になる。なお定常時は抵抗
Ｒ１，Ｒ２に電流が流れないので、ａ点の代わりにす、
ｃ点の電圧をＡ／Ｄ変換回路を介して取り出しても同様
の効果が得られる。
る。第１図の例と異なる点は、Ｄ／Ａ変換回路６をルー
プフィルタ３の接地点に直列に接続し、加算回路を省略
している点である。ＶＣＯの制御電圧ＶＳはコンデンサ
両端電圧をＶＣ１Ｄ／Ａ変換回路出力をＣ８Ａとすれば
（２式と同様にＶｓ＝Ｖｃ＋ＶｏＡとなる。この例では
、Ａ／Ｄ変換回路８でＶｃ＋ＶｏＡを取り出し、これか
ら電圧ＶＤＡを減算して補正電圧ΔＶｓ （−Ｖｃ
）を算出する。その後に、第１の実施例と同様の手法で
周波数変化量Δｆｏを求め、次に設定する出力周波数ｆ
０２に対して適当なり／Ａ変換回路出力データを設定す
るようにしている。これにより第１の実施例と同様の効
果が得られ、かつ回路が簡単になる。なお定常時は抵抗
Ｒ１，Ｒ２に電流が流れないので、ａ点の代わりにす、
ｃ点の電圧をＡ／Ｄ変換回路を介して取り出しても同様
の効果が得られる。
第３図は請求範囲の第１項に対応する第３の実施例であ
る。第１図の例と異なる点は、演算増幅回路をループフ
ィルタ９に使用していることと、Ｄ／Ａ変換回路出力（
ＶＤＡ）をループフィルタ９の信号接地点である演算増
幅回路の非反転入力に供給していること、Ａ／Ｄ変換回
路８をループフィルタ出力に接続していることである。
る。第１図の例と異なる点は、演算増幅回路をループフ
ィルタ９に使用していることと、Ｄ／Ａ変換回路出力（
ＶＤＡ）をループフィルタ９の信号接地点である演算増
幅回路の非反転入力に供給していること、Ａ／Ｄ変換回
路８をループフィルタ出力に接続していることである。
この回路でＶＣＯ４の制御電圧■ｓはコンデンサ両端電
圧を■ｃ、Ｄ／Ａ変換回路出力を■ＤＡとすれば（２）
式と同様に、ｖｓ＝ｖｃ＋ｖＤＡと表せる。定常状態に
おいて、抵抗Ｒ１，Ｒ２には電流が流れないので、ルー
プフィルタ出力からＶ。＋Ｖｆ）Ａが求められる。した
がって、ＶＣ＋ＶＤＡから電圧ｖＤ＾を減算してΔＶｓ
（−Ｖ。）を算出すれば、第２の実施例である第２図の
ものと同様の効果が得られる。なお、定常時には抵抗Ｒ
１，Ｒ２に電流が流れないので、ａ点の代わりにＡ／Ｄ
変換回路８によってｂ点あるいは０点の電圧を取り出し
ても、同様の効果が得られる。
圧を■ｃ、Ｄ／Ａ変換回路出力を■ＤＡとすれば（２）
式と同様に、ｖｓ＝ｖｃ＋ｖＤＡと表せる。定常状態に
おいて、抵抗Ｒ１，Ｒ２には電流が流れないので、ルー
プフィルタ出力からＶ。＋Ｖｆ）Ａが求められる。した
がって、ＶＣ＋ＶＤＡから電圧ｖＤ＾を減算してΔＶｓ
（−Ｖ。）を算出すれば、第２の実施例である第２図の
ものと同様の効果が得られる。なお、定常時には抵抗Ｒ
１，Ｒ２に電流が流れないので、ａ点の代わりにＡ／Ｄ
変換回路８によってｂ点あるいは０点の電圧を取り出し
ても、同様の効果が得られる。
第４図はＰＬＬの間欠動作時の周波数変動を防止するも
ので、請求範囲の第２項に対応する第１の実施例である
。ＰＬＬの間欠動作時の位相誤差による周波数変動を抑
圧する方法として、特願昭６１−３０５２５３が既にあ
り、ここではその原理を周波数切り換え動作に応用した
ものである。
ので、請求範囲の第２項に対応する第１の実施例である
。ＰＬＬの間欠動作時の位相誤差による周波数変動を抑
圧する方法として、特願昭６１−３０５２５３が既にあ
り、ここではその原理を周波数切り換え動作に応用した
ものである。
第１図と異なる点は、設定回路７において基準信号をト
リガ信号として入力している点、可変分周回路２にリセ
ット信号を送出している点である。
リガ信号として入力している点、可変分周回路２にリセ
ット信号を送出している点である。
第５図は周波数切り換え時のタイミングであり時刻ｔ１
にループスイッチ１０をオフとしてループを開放にする
。この後にＤ／Ａ変換回路６の出力電圧をＶＤＡ□から
ＶＤＡ２に変更する。この時点でＶＣＯ４の制御電圧は
目標周波数に相当する電圧に設定される。しかし、第５
図のように基準信号位相と可変分周回路出力の位相は異
なっていることがある。このままループスイッチ１０を
オンにすると、この位相誤差に起因する出力周波数のう
ねりを生じる。これを抑圧するために、時刻ｔ３におい
て可変分周回路２にリセット信号を送出する。この送出
のタイミングは基準信号をトリガにして行えば良い。こ
れにより、基準信号の位相と可変分周回路出力の位相は
一致し、時刻ｔ４にループスイッチ】、０をオンにすれ
ば位相誤差に伴う出力周波数変動は生じない。またＤ／
Ａ変換回路６に設定する制御電圧データは第１図のもの
と同様に算出される。これにより、周波数切り換え時に
おける設定電圧の誤差と位相誤差の両方を零にできるの
で周波数切り換え時間をさらに短縮できる。
にループスイッチ１０をオフとしてループを開放にする
。この後にＤ／Ａ変換回路６の出力電圧をＶＤＡ□から
ＶＤＡ２に変更する。この時点でＶＣＯ４の制御電圧は
目標周波数に相当する電圧に設定される。しかし、第５
図のように基準信号位相と可変分周回路出力の位相は異
なっていることがある。このままループスイッチ１０を
オンにすると、この位相誤差に起因する出力周波数のう
ねりを生じる。これを抑圧するために、時刻ｔ３におい
て可変分周回路２にリセット信号を送出する。この送出
のタイミングは基準信号をトリガにして行えば良い。こ
れにより、基準信号の位相と可変分周回路出力の位相は
一致し、時刻ｔ４にループスイッチ】、０をオンにすれ
ば位相誤差に伴う出力周波数変動は生じない。またＤ／
Ａ変換回路６に設定する制御電圧データは第１図のもの
と同様に算出される。これにより、周波数切り換え時に
おける設定電圧の誤差と位相誤差の両方を零にできるの
で周波数切り換え時間をさらに短縮できる。
第１０図はこのときの設定回路７の内部を示すブロック
図であり、第９図と異なる点はタイミング回路７６であ
る。タイミング回路７６は基準信号をトリガとして入力
し、前述したタイミングにしたがって可変分周回路２の
リセット信号とループスイッチ信号を出力している。こ
の信号は例えば、「希望周波数データ受信、起動、ルー
プスイッチオフ、変調信号送出、Ｄ／Ａ変換回路および
分周回路にデータが設定される時間分遅延、リセット信
号送出、ループスイッチオン、停止」の手順で行われる
。
図であり、第９図と異なる点はタイミング回路７６であ
る。タイミング回路７６は基準信号をトリガとして入力
し、前述したタイミングにしたがって可変分周回路２の
リセット信号とループスイッチ信号を出力している。こ
の信号は例えば、「希望周波数データ受信、起動、ルー
プスイッチオフ、変調信号送出、Ｄ／Ａ変換回路および
分周回路にデータが設定される時間分遅延、リセット信
号送出、ループスイッチオン、停止」の手順で行われる
。
第６図は請求範囲の第２項に対応する第２の実施例であ
る。これは第２図のものに可変分周回路２のリセット機
能を組み合わせたものである。これによって周波数切り
換え時における設定電圧の誤差と位相誤差の両方を零に
できるので、第３図のものと同様の効果が得られる。
る。これは第２図のものに可変分周回路２のリセット機
能を組み合わせたものである。これによって周波数切り
換え時における設定電圧の誤差と位相誤差の両方を零に
できるので、第３図のものと同様の効果が得られる。
第７図は請求範囲第２項に対応する第３の実施例である
。これは第３図のものに第１図で用いた可変分周回路の
リセット機能を組み合わせたものである。これにより、
周波数切り換え時における設定電圧の誤差と位相誤差の
両方を零にできるので、第４図のものと同様の効果が得
られる。
。これは第３図のものに第１図で用いた可変分周回路の
リセット機能を組み合わせたものである。これにより、
周波数切り換え時における設定電圧の誤差と位相誤差の
両方を零にできるので、第４図のものと同様の効果が得
られる。
第８図は請求範囲第２項におけるループスイッチ機能を
有する位相比較回路の実施例を示したもので、第８図（
ａ）はループスイッチ機能を有する位相比較回路の基本
実施例であり、第４図〜第７図の実施例で使用している
。図中のループスイッチとしては高速切り換えの可能な
ＦＥＴアナログスイッチ等が使用できる。第８図（ｂ）
はＦＥＴを用いたチャージポンプ回路と論理回路の組み
合わせになって位相同期ループの開閉を実現した例であ
る。この構成ではループ開閉信号「０」の入力によりデ
ジタル位相比較回路の論理出力にかかわらずオア回路の
出力は「１」となるため、オア回路の出力をゲート入力
とするＰチャンネルＦＥＴとアンド回路の出力をゲート
入力とするＮチャンネルＦＥＴはともに開放状態となり
、位相同期ループは「開」となる。次に、ループ開閏信
号「１」を入力すると、両ＦＥＴのゲートはデジタル位
相比較回路の出力によってドライブされ、位相同期ルー
プは「閉」となる、第８図（Ｃ）はデジタル位相比較回
路のリセットによってＦＥＴを開放状態にするループス
イッチであって、リセット信号の入力時にＰチャンネル
ＦＥＴのゲート入力をｒｌＪ、ＮチャンネルＦＥＴのゲ
ート入力をｒ□Ｊとするように、デジタル位相比較回路
の論理出力を保持することによって位相同期ループを「
開」とするものである。第８図（ｄ）は位相比較回路の
入力をオア回路によって「１」に保持することによって
デジタル位相比較回路の論理出力が位相同期状態と同じ
状態を示してＦＥＴが開放状態となり、位相同期ループ
を「開」とするものである。
有する位相比較回路の実施例を示したもので、第８図（
ａ）はループスイッチ機能を有する位相比較回路の基本
実施例であり、第４図〜第７図の実施例で使用している
。図中のループスイッチとしては高速切り換えの可能な
ＦＥＴアナログスイッチ等が使用できる。第８図（ｂ）
はＦＥＴを用いたチャージポンプ回路と論理回路の組み
合わせになって位相同期ループの開閉を実現した例であ
る。この構成ではループ開閉信号「０」の入力によりデ
ジタル位相比較回路の論理出力にかかわらずオア回路の
出力は「１」となるため、オア回路の出力をゲート入力
とするＰチャンネルＦＥＴとアンド回路の出力をゲート
入力とするＮチャンネルＦＥＴはともに開放状態となり
、位相同期ループは「開」となる。次に、ループ開閏信
号「１」を入力すると、両ＦＥＴのゲートはデジタル位
相比較回路の出力によってドライブされ、位相同期ルー
プは「閉」となる、第８図（Ｃ）はデジタル位相比較回
路のリセットによってＦＥＴを開放状態にするループス
イッチであって、リセット信号の入力時にＰチャンネル
ＦＥＴのゲート入力をｒｌＪ、ＮチャンネルＦＥＴのゲ
ート入力をｒ□Ｊとするように、デジタル位相比較回路
の論理出力を保持することによって位相同期ループを「
開」とするものである。第８図（ｄ）は位相比較回路の
入力をオア回路によって「１」に保持することによって
デジタル位相比較回路の論理出力が位相同期状態と同じ
状態を示してＦＥＴが開放状態となり、位相同期ループ
を「開」とするものである。
［発明の効果］
以上説明したようにこの発明は、第１の発明はループフ
ィルタの出力電圧を変えなくて済む制御電圧を発生する
ようにしたので、周波数切り換え時間が短くなり、第２
の発明は周波数切り換え時に可変分周回路をリセットす
るようにしなので、周波数切り換え時の位相誤差に伴う
、うねりが発生しないという効果を有する。
ィルタの出力電圧を変えなくて済む制御電圧を発生する
ようにしたので、周波数切り換え時間が短くなり、第２
の発明は周波数切り換え時に可変分周回路をリセットす
るようにしなので、周波数切り換え時の位相誤差に伴う
、うねりが発生しないという効果を有する。
第１図はこの発明の一実施例を示すブロック図第２図、
第３図、第４図、第６図、第７図は他の実施例を示すブ
ロック図、第５図は第４図の回路動作を説明するための
波形図、第８図はループスイッチを使用した位相比較回
路の回路図、第９図は第１図、第２図、第３図、第４図
の回路に用いる設定回路の内部を示すブロック図、第１
０図は第６図、第７図の回路に用いる設定回路の内部を
示すブロック図、第１１図は従来の一例を示すブロック
図、第１２図は第１１図の回路の動作特性を示すグラフ
、第１３図は従来の他の例を示すブロック図、第１４図
から第１６図は第１３図の回路動作を説明するためのグ
ラフである。 １・・・・位相比較回路、２・・・・可変分周回路、３
・・・・ループフィルタ、４・・・・・電圧Ｍ御発信回
路、５・・・・加算回路、６・・・・Ｄ／Ａ変換回路、
７・・・・設定回路、８・・・Ａ／Ｄ変換回路、１０・
・・・ループスイッチ。
第３図、第４図、第６図、第７図は他の実施例を示すブ
ロック図、第５図は第４図の回路動作を説明するための
波形図、第８図はループスイッチを使用した位相比較回
路の回路図、第９図は第１図、第２図、第３図、第４図
の回路に用いる設定回路の内部を示すブロック図、第１
０図は第６図、第７図の回路に用いる設定回路の内部を
示すブロック図、第１１図は従来の一例を示すブロック
図、第１２図は第１１図の回路の動作特性を示すグラフ
、第１３図は従来の他の例を示すブロック図、第１４図
から第１６図は第１３図の回路動作を説明するためのグ
ラフである。 １・・・・位相比較回路、２・・・・可変分周回路、３
・・・・ループフィルタ、４・・・・・電圧Ｍ御発信回
路、５・・・・加算回路、６・・・・Ｄ／Ａ変換回路、
７・・・・設定回路、８・・・Ａ／Ｄ変換回路、１０・
・・・ループスイッチ。
Claims (2)
- （１）発振周波数が変動要因のため周波数変化するとき
位相同期ループによる帰還作用によってループフィルタ
出力に発生する電圧に基づき電圧制御発振回路の発振周
波数を設定周波数に制御し、周波数切り換え時には新た
な周波数を設定するための制御電圧と前記ループフィル
タの出力電圧を加算して電圧制御発信回路に供給するこ
とによってループフィルタ出力電圧を一定値に保ちなが
ら周波数切り換えを高速に行う周波数シンセサイザにお
いて、 ループフィルタ出力電圧を取り出す電圧抽出手段と、 電圧抽出手段の出力電圧と希望周波数を指定する設定デ
ータとから電圧制御発信回路に供給する制御電圧を発生
する設定回路とを備え、 この設定回路は 定常時はループフィルタ出力電圧と制御電圧特性の傾斜
とから変化した発振周波数を設定周波数に戻すための周
波数変化量を求めるとともに、周波数切り換え時は新た
な周波数を発生させるための制御電圧に対応する制御電
圧特性傾斜と、先に求めた周波数変化量とから新たな周
波数を発生させるための補正電圧ΔＶ＿Ｓ＿２を求め、
新たな周波数を発生させるために必要な制御電圧をＶ＿
Ｓ＿２、切り換え前の補正電圧をΔＶ＿Ｓ＿１とすると
きに、 Ｖ＿Ｓ＿２−（Δ＿Ｖ＿２−ΔＶ＿Ｓ＿１）によって求
められる制御電圧を加算手段に供給することを特徴とす
る周波数シンセサイザ。 - （２）設定周波数に対応する制御電圧が供給されること
によって発生している発振周波数が変動要因のため周波
数変化するとき 基準信号と発振信号を可変分周回路で分周した信号の位
相同期を行う位相同期ループによる帰還作用によってル
ープフィルタ出力に発生する補正電圧と制御電圧とを加
算して電圧制御発振回路に供給して発振周波数を設定周
波数に制御する周波数シンセサイザにおいて、 ループフィルタ出力電圧を取り出す電圧抽出手段と、 電圧抽出手段の出力電圧と希望周波数を指定する設定デ
ータとから電圧制御発信回路に供給する制御電圧を発生
する設定回路と、 周波数切り換え時にループフィルタ入力信号を遮断する
ループスイッチとを備え、 この設定回路は 周波数切り換え時は先ずループスイッチをオフとし、 新たな周波数を発生させるための制御電圧を求めてこれ
を加算手段に供給し、 その後にループスイッチをオンとすることを特徴とする
周波数シンセサイザ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218586A JPH082020B2 (ja) | 1988-09-02 | 1988-09-02 | 周波数シンセサイザ |
| US07/400,665 US4980652A (en) | 1988-09-02 | 1989-08-31 | Frequency synthesizer having compensation for nonlinearities |
| CA000609987A CA1325251C (en) | 1988-09-02 | 1989-08-31 | Frequency synthesizer |
| DE68916889T DE68916889T2 (de) | 1988-09-02 | 1989-09-01 | Frequenzsynthesierer. |
| EP89308858A EP0360442B1 (en) | 1988-09-02 | 1989-09-01 | Frequency sythesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218586A JPH082020B2 (ja) | 1988-09-02 | 1988-09-02 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0267822A true JPH0267822A (ja) | 1990-03-07 |
| JPH082020B2 JPH082020B2 (ja) | 1996-01-10 |
Family
ID=16722275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63218586A Expired - Fee Related JPH082020B2 (ja) | 1988-09-02 | 1988-09-02 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082020B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170176A (ja) * | 1993-09-29 | 1995-07-04 | Sgs Thomson Microelectron Ltd | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 |
| JP2007515120A (ja) * | 2003-12-19 | 2007-06-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧制御周波数発生器における妨害を補償する装置及び方法 |
| JP2007298317A (ja) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | 周波数変調回路及びｆｍ−ｃｗレーダ装置並びに通信統合レーダ装置 |
| JP2008512920A (ja) * | 2004-09-13 | 2008-04-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 補償された高速ｐｌｌ回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714222A (en) * | 1980-06-03 | 1982-01-25 | Thomson Csf | Indirect frequency synthesizer frequency prepositioning device and synthesizer with same device |
| JPS5818020A (ja) * | 1981-07-27 | 1983-02-02 | Sharp Corp | 燃焼制御安全装置 |
| JPS61196619A (ja) * | 1985-02-27 | 1986-08-30 | Hitachi Ltd | 位相引込回路 |
-
1988
- 1988-09-02 JP JP63218586A patent/JPH082020B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714222A (en) * | 1980-06-03 | 1982-01-25 | Thomson Csf | Indirect frequency synthesizer frequency prepositioning device and synthesizer with same device |
| JPS5818020A (ja) * | 1981-07-27 | 1983-02-02 | Sharp Corp | 燃焼制御安全装置 |
| JPS61196619A (ja) * | 1985-02-27 | 1986-08-30 | Hitachi Ltd | 位相引込回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170176A (ja) * | 1993-09-29 | 1995-07-04 | Sgs Thomson Microelectron Ltd | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 |
| JP2007515120A (ja) * | 2003-12-19 | 2007-06-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧制御周波数発生器における妨害を補償する装置及び方法 |
| JP2008512920A (ja) * | 2004-09-13 | 2008-04-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 補償された高速ｐｌｌ回路 |
| JP4815572B2 (ja) * | 2004-09-13 | 2011-11-16 | エスティー‐エリクソン、ソシエテ、アノニム | 補償された高速ｐｌｌ回路 |
| JP2007298317A (ja) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | 周波数変調回路及びｆｍ−ｃｗレーダ装置並びに通信統合レーダ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH082020B2 (ja) | 1996-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7902929B2 (en) | Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop | |
| EP0360442A1 (en) | Frequency sythesizer | |
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| US5841324A (en) | Charge-based frequency locked loop and method | |
| US6140882A (en) | Phase lock loop enabling smooth loop bandwidth switching | |
| US6900675B2 (en) | All digital PLL trimming circuit | |
| US20050237091A1 (en) | Error-compensated charge pump circuit, and method for producing an error-compensated output current from a charge pump circuit | |
| JPH03198524A (ja) | 補償されるフェーズロックループ回路 | |
| JPH11163696A (ja) | 周波数比較器及びこれを用いたクロック再生回路 | |
| SE516224C2 (sv) | Automatisk frekvensstyranordning | |
| EP1223676B1 (en) | Automatic bias adjustment circuit for use in PLL circuit | |
| JP4282792B2 (ja) | 出力段、チャージポンプ、復調器及び無線電話デバイス | |
| US6593783B2 (en) | Compensation circuit for fractional-N frequency PLL synthesizer | |
| US6529084B1 (en) | Interleaved feedforward VCO and PLL | |
| US8344812B2 (en) | Loop filter and voltage controlled oscillator for a phase-locked loop | |
| US6614318B1 (en) | Voltage controlled oscillator with jitter correction | |
| JPH0267822A (ja) | 周波数シンセサイザ | |
| US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| US6677789B1 (en) | Rail-to-rail linear charge pump | |
| JP3196409B2 (ja) | Ｐｌｌ回路 | |
| JPH0267821A (ja) | 周波数シンセサイザ | |
| JP3901810B2 (ja) | 補正回路付き周波数シンセサイザ | |
| JP2001085996A (ja) | 高速ロックアップ回路 | |
| JP2885662B2 (ja) | Ｐｌｌ回路 | |
| JPH1022824A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |