JP4282792B2 - 出力段、チャージポンプ、復調器及び無線電話デバイス - Google Patents

出力段、チャージポンプ、復調器及び無線電話デバイス Download PDF

Info

Publication number
JP4282792B2
JP4282792B2 JP24221498A JP24221498A JP4282792B2 JP 4282792 B2 JP4282792 B2 JP 4282792B2 JP 24221498 A JP24221498 A JP 24221498A JP 24221498 A JP24221498 A JP 24221498A JP 4282792 B2 JP4282792 B2 JP 4282792B2
Authority
JP
Japan
Prior art keywords
output
terminal
transistor
charge pump
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24221498A
Other languages
English (en)
Other versions
JPH11163636A (ja
Inventor
エリック、デボネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JPH11163636A publication Critical patent/JPH11163636A/ja
Application granted granted Critical
Publication of JP4282792B2 publication Critical patent/JP4282792B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/06Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators
    • H03D3/14Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators by means of semiconductor devices having more than two electrodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/22Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of active elements with more than two electrodes to which two signals are applied derived from the signal to be demodulated and having a phase difference related to the frequency deviation, e.g. phase detector
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H03D3/241Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0896Details of the current generators the current generators being controlled by differential up-down pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001Circuit elements of demodulators
    • H03D2200/0033Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、チャージポンプタイプ(charge pump type)の回路用の出力段(output stage)、チャージポンプ、復調器及び無線電話デバイス(radio telephony device)に関する。より詳細には、このチャージポンプタイプの回路は、制御入力を受信する制御入力と、出力とを持つ。そして、この出力段は、入力端子と出力端子と基準端子とを持つ電流ミラー(current mirror)を含み、この電流ミラーは、入力トランジスタと、出力トランジスタとを含む。各トランジスタは、バイアス端子と呼ばれる端子と、基準端子と呼ばれる端子と、伝達端子と呼ばれる端子とを含む。前記基準端子は相互接続され、これによって前記電流ミラーの基準端子が形成され、前記バイアス端子は一緒に前記入力トランジスタの前記伝達端子に接続され、前記入力トランジスタと出力トランジスタの伝達端子によって、それぞれ、前記電流ミラーの入力端子と出力端子が形成され、トランジスタの基準端子と伝達端子との間の接合によって主電流路が形成される。前記電流ミラーの入力端子は電流源に接続され、前記電流ミラーの基準端子は供給端子に接続され、前記電流ミラーの出力端子はスイッチを介してこの出力段の出力に接続され、このスイッチは、この出力段の制御入力を形成する制御入力を持つ。
【0002】
【従来の技術】
現在、上記のような出力段が、チャージポンプ内で発振器を制御するために、特に、位相固定ループ復調器(phase-locked loop demodulator)に用いられている。例えば欧州特許第0 398 254 B1号において開示されているこのような公知の復調器は、周波数変調された信号を受信するための信号入力と、復調された信号を供給するための出力を持つ。この復調器は、従来は、発振器の出力上に存在する信号と変調された入力信号との間に存在する位相シフトを評価し、この位相差を表すチャージポンプ制御信号を供給するための位相検出器を含む。チャージポンプはループフィルタ(loop filter)に接続された出力上に電流をチャージポンプ制御信号によって定められる時間期間だけ供給するために用いられる。抵抗性要素(resistive element)とこれに直列に接続された容量性要素(capacitive element)によって形成されるループフィルタの端子上に存在する電圧によって調節電圧が構成され、この調節電圧によってこの発振器の出力信号の周波数が決定される。この電圧はさらに復調された信号を構成する。
【0003】
これら復調器は、主にビデオ信号受信分野において用いられる。ビデオ信号の受信の場合は、変調された信号は、百メガヘルツのオーダの周波数を持ち、このために、ループフィルタに、復調器全体を含む集積回路にて容易に実現することが可能なコンデンサを用いることが可能である。ループフィルタの機能の一つは、その端子上に、変調された信号の周波数よりかなり低い周波数を持つ前記変調された信号のDC成分に等しい可変電圧成分を供給することにある。変調された信号の周波数がビデオ信号の場合のように大きな値を持つ場合は、抵抗性要素の値と容量性要素の値の積として定義されるループフィルタの時定数は、比較的低く選択でき、このため、数百ピコファラド以下の値を持つコンデンサを用いることが許される。
【0004】
位相固定ループ復調器は、無線電話においても用いることが考えられる。ただし、無線電話の場合は、変調された信号の周波数は、上述のビデオ信号の場合よりかなり低く、例えば、AMPSあるいはCT0標準を満たすデバイスに用いられる従来のダブルヘテロダインタイプのアーキテクチャの場合は、数百キロヘルツのオーダの周波数を持つ。このために、ループフィルタは、上述の場合よりかなり高い値のコンデンサを用いることが必要となる。現在の技術レベルでは、数百ピコファラドを超えるコンデンサを安価に集積形式にて実現することは不可能である。他方で、復調器全体を集積形式にて実現することが要望されている。事実、外部要素は、それ自身のコストが高くなることに加えて、復調器の残りの部分を含むハウジング上に追加の余分なピンが必要となる他、無線電話機の製造の際の組立における工程数の増加を招く。加えて、無線電話機を形成する要素の数とかさを縮小することは、無線電話機のサイズの縮小と重量の軽量化にも結びつき、これは、ユーザにとって便利であるというより、むしろ不可避である。
【0005】
ループフィルタに用いるコンデンサの値は、復調器によって形成される回路アセンブリの安定性と利得、チャージポンプによって生成される出力電流と呼ばれる電流の値等の様々なパラメータに依存し、チャージポンプの出力電流が10マイクロアンペアより低い公称値をもつようにした場合は、10ピコアァラドの値のコンデンサを用いることが可能となる。
【0006】
【発明が解決しようとする課題】
ただし、現在の殆どのチャージポンプは、1ミリアンペアのオーダの公称値を持つ出力電流を供給する。そして、復調器を完全に集積化するために、上記のように出力電流の公称値を低くするには、追加の問題を解決することが必要となる。つまり、チャージポンプの出力段を形成するトランジスタは生来的な寄生キャパシタンスを持ち、スイッチが開閉される際に、これらキャパシタンスが充電あるいは放電し、このためにチャージポンプの出力上にチャージポンプの出力電流の公称値より10〜100倍も高い振幅を持つ寄生電流が生成され、寄生キャパシタンスのこの充電/放電現象によって、復調器の動作が大きな妨害を受ける。
【0007】
【課題を解決するための手段】
本発明の一つの目的は、無線電話用途に対する位相固定ループ復調器を完全に集積化された形式にて実現することにあり、このためのチャージポンプに対する出力段が提唱される。この出力段を用いることで、寄生キャパシタの充電/放電現象がチャージポンプの出力電流に与える影響が最小限に押さえられる。
【0008】
本発明によると、冒頭で述べられた出力段は、改善点として、容量性補償要素を持ち、この補償要素は、前記電流ミラーの出力端子とこの出力段の出力との間の接合に接続された制御端子と呼ばれる第一の端子と、前記制御信号と同相の信号を受信するためのバイアス端子と呼ばれる端子を含む。
【0009】
本発明による出力段は、この出力段が用いられる対象の構成によって、電流を出力段の出力に向って導通させるため、あるいは、電流を出力段の出力から内側に向わせるためにに用いられる。電流ミラーの基準端子が正の供給端子に接続された場合は、電流ミラーの出力トランジスタの寄生キャパシタンスは、スイッチが公称電流を出力段に出力に向って導通するためにスイッチングされるまで充電され、スイッチが導通状態になった時点で、寄生キャパシタンスは容量性補償要素に向けて放電される。こうして、この補償要素は、この補償要素が存在しない場合は出力段に向う電荷をこの補償要素のバイアス端子に向ける。逆に、電流ミラーの基準端子が負の供給端子、例えば、この回路の接地端子に接続された場合は、電流ミラーの出力トランジスタの寄生キャパシタンスは、スイッチが出力段から電流を内側に向わせるように導通状態にされた際に充電される。この容量性補償要素が存在しない場合は、この寄生キャパシタンスを充電するために必要な電荷は出力段の出力から引かれることとなるが、この補償要素のために、この電荷は補償要素のバイアス端子から引かれることとなり、こうして、寄生キャパシタンスの充電/放電現象が出力電流に与える影響が大幅に低減される。
【0010】
スイッチ自身も妨害現象を起し得る。事実、このスイッチがトランジスタの形式にて実現された場合、これは、スイッチトランジスタと呼ばれるが、このトランジスタも生来的な寄生キャパシタンスを持ち、このために、このスイッチのスイッチング動作によって、出力段の出力上に大きな振幅を持つ寄生電流が生成される。本発明の代替の実施形態においては、この点を考慮し、前記スイッチがトランジスタによって形成され、このトランジスタのベース端子が前記制御入力を形成し、この主電流路が前記電流ミラーの前記出力端子とこの出力段の前記出力との間に形成され、この出力段がさらに、容量性補償要素を含み、この補償要素が、前記電流ミラーの前記出力端子とこの出力段の出力との間の接合部に接続された接続端子と、前記制御信号と位相が反対の信号を受信するバイアス端子とを持つチャージポンプタイプの回路用の出力段が提供される。
【0011】
この出力段においては、スイッチトランジスタと関連する容量性補償要素は、バイアス端子上に、このスイッチトランジスタの寄生キャパシタンスに電荷を流す原因となった電圧と反対の電圧を受信する。容量性補償要素は、こうして、スイッチトランジスタの寄生キャパシタンスに発生するのと同一であるが、方向が逆の電荷の伝達を行なう。理論上は、これら2つの電荷の伝達は、スイッチトランジスタの寄生キャパシタンスの値と、容量性補償要素のキャパシタンスの値が同一である場合は完全に補償される。補償要素が用いられた場合、電荷は、出力段には流入せず、補償要素を介して、補償要素のバイアス端子へと流れ、こうして、出力段の出力は、もはやスイッチトランジスタの寄生キャパシタンスの充電/放電現象に対して要求される電荷を運ぶことはなくなる。
【0012】
本発明の一つの特に好ましい実施形態においては、各容量性補償要素は補償トランジスタと呼ばれるトランジスタによって形成され、このトランジスタの基準端子と伝達端子は互いに接続され、これによってこの容量性補償要素の接続端子が形成され、この補償トランジスタのバイアス端子によって、この補償容量性要素のバイアス端子が形成される。
【0013】
この実施形態では、トランジスタの寄生キャパシタンスと、これと関連する容量性補償要素との間の最適なペアを提供することが可能である。実際、補償要素の補償キャパシタンスも、妨害の原因となる充電/放電現象を発生させたのと同一の値を持つ生来的な寄生キャパシタンスによって形成され、これら全てのトランジスタは、同一の製造プロセスによって得ることが可能である。このペアは製造が簡単であるという長所に加え、上記妨害現象の優れた補償を可能にする。
【0014】
チャージポンプを実現するために相補的な二つの出力段を用いると便利である。本発明は、従って、それぞれ、第一と第二の制御信号を受信する第一と第二の制御入力と、出力とを持つチャージポンプを開示する。改善点として、このチャージポンプは、第一と第二の供給端子との間に直列に接続され前述の第一と第二の出力段を持ち、これら出力段の出力は互いに接続され、これによってこのチャージポンプの出力が形成される。前記第一と第二の出力段は互いに反対の導電タイプを持つトランジスタによって形成され、前記第一と第二の出力段の制御入力によって、それぞれ、このチャージポンプの第一と第二の制御入力が形成され、前記第一と第二の出力段の電流ミラーの基準端子は、それぞれ、前記第一と第二の供給端子に接続される。
【0015】
このような相補構造が、ループフィルタのキャパシタンスの充電あるいは放電を制御するために用いられる。第一の出力段は、公称電流をチャージポンプの出力に向けて導通するために充電を提供するために用いられ、第二の出力段は、同一の値を持つ電流をチャージポンプの出力から内側に流すために放電を提供するために用いられる。
【0016】
本発明によるチャージポンプは、前述のように、特に、集積型の復調器への用途に適する。本発明は、従って、請求項5に記載するような復調器にも関する。
最後に、無線信号復調器を完全に集積化することが可能な本発明は、携帯無線電話デバイスに用いると便利である。本発明は、このため請求項6に記載するような無線電話デバイスにも関する。
【0017】
本発明のこれらおよびその他の特徴が後に説明される本発明の実施形態を図面を参照しながら読むことで明らかになるものである。
【0018】
【発明の実施の形態】
図1は、本発明の特に好ましい実施形態によるチャージポンプ(charge pump)CPを示す。チャージポンプは、第一の制御信号UPと第二の制御信号DWNをそれぞれ受信する第一の制御入力と第二の制御入力と、電流Ioutを供給する一つの出力を持つ。チャージポンプは、それぞれ、第一と第二の供給端子VCCとGNDとの間に直列に接続された第一と第二の出力段を持つ。第一の出力段はPMOSタイプのトランジスタによって形成され、第二の出力段はNMOSタイプのトランジスタによって形成される。
【0019】
第一と第二の出力段は、それぞれ、制御信号UPと制御信号DWNを受信する制御入力と、チャージポンプCPの出力に接続された出力を持つ。第一と第二の出力段は、それぞれ、第一の電流ミラーM1と第二の電流ミラーM2を含み、各電流ミラーは、入力端子と、出力端子と、基準端子を含む。各電流ミラーM1、M2は、それぞれ、入力トランジスタPM1、NM1と、出力トランジスタPM2、NM2を持つ。電流ミラーの各トランジスタは、ここでは、MOSタイプとされ、この場合は、トランジスタのゲートによって形成されるバイアス端子と呼ばれる一つの端子と、トランジスタのソースによって形成される基準端子と呼ばれる一つの端子と、トランジスタのドレインによって形成される伝達端子と呼ばれる一つの端子を含む。
【0020】
トランジスタのペアPM1とPM2と、NM1とNM2のソースは互いに接続され、これぞれ、第一と第二の電流ミラーM1とM2の基準端子を形成する。トランジスタPM1とPM2のゲートと、トランジスタNM1とNM2のゲートは、互いに、それぞれ、トランジスタPM1とPM2のドレインに接続される。入力トランジスタPM1、NM1と、出力トランジスタPM2、NM2のドレインは、それぞれ、第一と第二の電流ミラーの入力端子と出力端子を形成する。トランジスタの主電流路は、ソースとドレインとの間の接合によって形成される。第一の電流ミラーM1の入力端子は、電流源に接続されるが、これは、公称値Irefの基準電流を供給する。第一の電流ミラーは中間PMOSトランジスタPMiを含む。
【0021】
この中間トランジスタは、出力トランジスタPM2と並列に接続され、基準電流Irefのコピーを生成する。第二の電流ミラーM2の入力端子は、この中間トランジスタPMiのドレインに接続され、このために、これも公称値Irefの電流を受信する。この電流のコピーをより完全なものにするために、上述の電流ミラーと電流源との間に、当業者においては周知のカスケード型の構造を導入することも考えられる。第一と第二の電流ミラーM1とM2の基準端子は、それぞれ、第一と第二の供給端子VCCとGNDに接続される。
【0022】
第一と第二の電流ミラーM1、M2の出力端子は、それぞれ、第一と第二の出力段の出力に、それぞれ、MOSタイプのトランジスタPM3とNM3によって形成されるスイッチを介して接続される。ここで、これらのゲートが、第一と第二の出力段の制御入力を形成し、これらの主電流路は、それぞれ、第一と第二の電流ミラーM1、M2の出力端子とチャージポンプCPとの間に形成される。第一と第二の出力段は、それぞれ、PMOSタイプの補償トランジスタPM4と呼ばれる第一のトランジスタと、NMOSタイプの第二の補償トランジスタNM4を含む。ここで、各トランジスタのソースとドレインは一緒に接続され、補償トランジスタPM4、NM4の接続端子と呼ばれる端子を形成し、ゲートはバイアス端子を形成する。
【0023】
第一と第二の補償トランジスタPM4とNM4の接続端子は、それぞれ、スイッチトランジスタPM3とNM3のドレインに接続され、これらのバイアス端子は、それぞれ、第一と第二の制御信号UPとDWNと同位相の信号VP4とVN4を受信する。第一と第二の出力段は、それぞれ、PMOSタイプの第三の補償トランジスタPM5と、NMOSタイプの第四の補償トランジスタNM5を含む。ここで、各トランジスタのソースとドレインは互いに接続され、補償トランジスタPM5、NM5の接続端子と呼ばれる端子を形成し、ゲートはバイアス端子を形成する。第三と第四の補償トランジスタPM5とNM5の接続端子は、それぞれ、第一と第二の電流ミラーの出力トランジスタのドレインに接続され、一方、バイアス端子は、それぞれ、第一と第二の制御信号UPとDWNと反対の位相を持つ信号VP5とVN5を受信する。
【0024】
第一と第二の出力段は、この実施形態においては、それぞれ、第一と第二の隔離(isolation)トランジスタPM6とNM6を含む。これらトランジスタの機能は、各出力段内の対称性(symmetry)を確保し、同時に、チャージポンプCPの出力をスイッチトランジスタMP3、NM3から隔離することで、スイッチトランジスタPM3、NM3のスイッチング動作の際に、電荷がスイッチトランジスタから直接にチャージポンプCPの出力に流入するのを防ぐことにある。これら隔離トランジスタPM6、NM6は、好ましくは、図面には示さないが、当業者において周知であり、チャージポンプCPの出力において最大の電圧レンジを得ることを可能にする「Vt補償付きカスケード電流ミラー」と呼ばれる構造の最終要素とされる。第一と第二の隔離トランジスタPM6とNM6は、おのおののゲート上に、それぞれ、これらをターンオンするのに十分な電圧Vb1とVb2を受信する。ここに示す補償トランジスタとスイッチトランジスタの配列方法は、単に一例として示すものであり、チャージポンプCPの動作に影響を与えることなく、他の配列を用いることも可能である。
【0025】
図2は、上述のチャージポンプCPを駆動する制御信号の展開を示すセットのタイミング図である。瞬間t1において、信号UPは下降エッジを示し、PMOSスイッチトランジスタPM3は導通状態となるように指令される。チャージポンプCPの出力電流Ioutは、こうして、零近傍の値からIrefと呼ばれる正の公称値にスイッチする。同時に、信号VP4は、所定の電位V0から零近傍の電位にスイッチし、このために、第一の補償トランジスタPM4によって形成されるキャパシタンスへの電荷の注入が指令される。他方、信号VP5は上昇エッジを示し、このため、第三の補償トランジスタPM5によって形成されるキャパシタンスへの電荷の注入が指令される。
【0026】
瞬間t2において、信号UPは上昇エッジを示し、このため、PMOSトランジスタPM3は導通をスイッチングオフするように指令される。結果として、チャージポンプCPの出力電流Ioutは、正の公称値Irefから零近傍の値にスイッチする。同時に、信号VP4は、零近傍の電位から所定の電位V0にスイッチし、信号VP5は下降エッジを持つ。
【0027】
瞬間t3において、信号DWNは、上昇エッジを持ち、このため、NMOSスイッチトランジスタNM3が導通を指令される。結果として、チャージポンプCPの出力電流Ioutは、零近傍の値から−Irefと呼ばれる負の公称値にスイッチする。同時に、信号VN4は、零近傍の電位から所定の電位V0’にスイッチし、このために、第二の補償トランジスタNM4によって形成されるキャパシタンスに電荷を注入することを指令する。一方、信号VN5は、下降エッジを持ち、第四の補償トランジスタNM5によって形成されるキャパシタンスに電荷を注入することを指令する。
【0028】
瞬間4において、信号DWNは、下降エッジを持ち、NMOSスイッチトランジスタNM3に対して導通をスイッチングオフすることを指令する。結果として、チャージポンプCPの出力電流Ioutは、負の公称値−Irefから零近傍の値にスイッチする。信号VN4は、所定の電位V0’から零近傍の電位にスイッチし、信号VN5は、上昇エッジを持つ。ここで、図示される不規則性OVSとUDSは、補償トランジスタが存在しない場合に、チャージポンプCPの出力電流Ioutに影響を及ぼす寄生キャパシタンスの充電/放電現象を表す。
【0029】
第一の電流ミラーM1の出力トランジスタPM2は、PMOSスイッチトランジスタPM3が遮断されるとき、つまり、瞬間t1の前に、充電された寄生キャパシタンスを持つ。瞬間1において起こるスイッチングによって、この寄生キャパシタンスが放電される。このため、第一の補償トランジスタPM4が存在しない場合は、電荷がチャージポンプCPの出力に向って伝達される。
【0030】
この放電は、id1=C・ΔV/Δtという規則に従って、寄生電流id1を生成する。ここで、Cは数百フェムトファラッドであり、ΔVは第一の出力段の中間接合の電位の変動を表し、数百ミリボルトであり、Δtはスイッチング時間を表し、ナノ秒のオーダを持つ。こうして、第一のオーバーシュート(overshoot)OVSの形式で現われる100のオーダの減衰係数を持つ寄生電流id1が生成される。第一の補償トランジスタPM4が存在しない場合は、数百マイクロアンペアの規模のピークを持つこの寄生電流が正の公称値Irefに追加されることとなる。第一の補償トランジスタPM4は、第一の電流ミラーM1の出力トランジスタPM2の寄生キャパシタンスの放電に由来するこの電荷をチャージポンプCPの出力以外の別の所に逸らす機能を持つ。
【0031】
第二の電流ミラーM2の出力トランジスタNM2は、NMOSスイッチトランジスタNM3が遮断されるときに、つまり、瞬間t3の前に、本質的に放電されている寄生キャパシタンスを持つ。そして、瞬間t3において起こるスイッチングによってこのキャパシタンスの充電が発生し、この結果、第二の補償トランジスタNM4が存在しない場合は、これに電荷がチャージポンプCPの出力から注入されることとなる。この電荷は、前述の寄生電流id1と同一のオーダの規模を持つ寄生電流id2を生成する。
【0032】
瞬間t3においてアンダーシュート(undershoot)UDSとして現われるこの寄生電流id2は、数百マイクロアンペアの規模のピークを持ち、これが、出力電流Ioutの負の公称値−Irefから引かれることとなる。第二の補償トランジスタNM4は、第二の電流ミラーM2の出力トランジスタNM2の寄生キャパシタンスを充電するのに必要な電荷をチャージポンプCPの出力以外の端子からこれに注入する働きを持つ。
【0033】
以下に説明するスイッチトランジスタのスイッチングに起因する追加の充電/放電現象が上述の充電/放電現象に重ねられる。
【0034】
図3は、寄生キャパシタンスの充電/放電現象を補償する動作をより良く理解する目的で、チャージポンプCPの第二の出力段についてより詳細に示す。第二の電流ミラーM2の出力トランジスタNM2は、Cgd2として示される寄生ゲート−ドレインキャパシタンスを持つ。第二のスイッチトランジスタNM3、第二の補償トランジスタNM4、第四の補償トランジスタNM5は、それぞれ、C3、C4、C5として示される寄生キャパシタンスを持つが、これらは、並列に接続したときのこれらのゲート−ソースとゲート−ドレインキャパシタンスに等しい。これら等価寄生キャパシタンスC3、C4、C5は、図面において破線にて示される。
【0035】
瞬間t3の前は、キャパシタンスCgd2は放電されている。スイッチトランジスタNM3が、瞬間t3において導通すると、第二の出力段の接合の所に電位の変動が発生する。以下では、説明の都合上、第四の補償トランジスタNM5のドレインは、電位Vd5を持つものと想定される。すると、キャパシタンスCgd2は、電位変動ΔVd5に、時間Δtの期間だけ曝されることとなり、このため、電流i2=Cgd2・ΔVd5/Δtだけ充電される。同時に、キャパシタンスC4は、時間Δtの期間だけ電位変動ΔV=V0’に曝され、電流i4=Cgs4・V0’/Δtだけ充電される。こうして、C4・V0’=Cgd2・ΔVd5となるように選択することにより、第二の電流ミラーM2の出力トランジスタNM2の寄生キャパシタンスを充電するのに必要とされる電流i2が、電流i4によって完全に補償され、Cgd2の充電がチャージポンプCPの出力電流Ioutに悪影響を与えるのが回避される。
【0036】
もし、図1の場合のように、第二の出力段が隔離トランジスタNM6を持つ場合は、このトランジスタのCgs6と呼ばれるゲート−ソース寄生キャパシタンスを考慮に入れる必要がある。つまり、これは、Cgs6・ΔVd5/Δtに等しい追加の電流を生成する。従って、この場合は、トランジスタNM2と隔離トランジスタNM6の寄生キャパシタンスによって生成される電流を補償するためには、C4・V0’=C(Cgd2+Cgs6)・ΔVd5を選択することが必要となる。
【0037】
第二のスイッチトランジスタNM3は、寄生電流i3がその等価寄生キャパシタンスC3に流れるようにし、トランジスタNM3のゲートは正の電位に曝される。第四の補償トランジスタNM5は、この電流を補償するために用いられる。実際、これは、第二のスイッチトランジスタNM3と同一であり、従って、第二のスイッチトランジスタNM3の等価寄生キャパシタンスC3と非常に近い値の等価寄生キャパシタンスC5を持つ。第四の補償トランジスタNM5のゲートの電位は、第二のスイッチトランジスタNM3のゲートの電位と反対にされ、キャパシタンスC5には、寄生電流i3と実質的に等しい電流i5が流れる。つまり、第二のスイッチトランジスタNM3のスイッチングの際に第二の出力段内に注入される電荷は、第四の補償トランジスタNM5によって直ちに第二の出力段の外に逸らされ、チャージポンプCPの出力電流Ioutへの影響が回避される。
【0038】
第二の出力段の動作についての上の説明から第一の出力段の動作も容易に理解できるものである。
【0039】
図4は、本発明によるチャージポンプCPを用いる復調器DEMを機能図にて示す。この復調器は、周波数変調された信号Vinを受信する信号入力と、復調された信号Voutを供給する出力とを持つ位相固定ループ復調器であり、この復調器は:
−この復調器DEMの信号入力を構成する第一と第二の信号入力上に受信される信号間に存在する位相差を評価し、第一と第二の制御出力上に、それぞれ、前記位相差を表す信号UPとDWNを供給する位相検出器PDと、
−それぞれ、前記位相検出器PDの第一と第二の制御出力に接続された第一と第二の制御入力と、抵抗性要素Rfとこれに直列に接続された容量性要素Cfとによって形成されるループフィルタに接続された出力を持つ上述のチャージポンプCPと、
−前記チャージポンプCPの出力に接続され、前記ループフィルタの端子上に存在する電圧Voutを受信するチューニング入力と、このチューニング入力上に受信される電圧の値に依存する周波数を持つ信号を供給する出力とを持つこの復調器DEMの出力を形成する電圧制御発振器VOCを含み、この出力は、前記位相検出器PDの第二の信号入力に接続される。
【0040】
図5は、前記のような復調器DEMを用いる無線電話デバイスを示す。このデバイスは:
−周波数変調された無線信号を受信するためのアンテナ/フィルタシステムAFと、
−少なくとも一つの発振器OSCと一つのミキサーMXによって形成される前記無線信号を選択し、この周波数を、中間周波数に変換するための選択モジュールと、
−変調された信号に基づいて復調された音声信号を回復するための前記復調器DEMを含む。
【図面の簡単な説明】
【図1】本発明の一つの好ましい実施形態によるチャージポンプを示す電気回路図である。
【図2】このようなチャージポンプ内に存在する信号の進展を示す幾つかのタイミング図である。
【図3】本発明の出力段をより詳細に示す電気回路図である。
【図4】本発明によるチャージポンプが集積された復調器を示す機能図である。
【図5】このような復調器が集積された無線電話デバイスを示す機能図である。
【符号の説明】
CP チャージポンプ
M1 第一の電流ミラー
M2 第二の電流ミラー
PM1、NM1 入力トランジスタ
PM2、NM2 出力トランジスタ
PMi 中間PMOSトランジスタ
VCC 第一の供給端子
GND 第二の供給端子
UP 第一の制御信号
DWN 第二の制御信号
PN4 第一の補償トランジスタ
NM4 第二の補償トランジスタ
PM5 第三の補償トランジスタ
NM5 第四の補償トランジスタ
PM6 第一の隔離トランジスタ
NM6 第二の隔離トランジスタ

Claims (6)

  1. 制御信号を受信する制御入力と、出力とを有するチャージポンプタイプの回路用の出力段であって、
    入力端子と、出力端子と、電流ミラーの基準端子とを有する電流ミラーを備え、
    前記電流ミラーは、入力トランジスタと、出力トランジスタとを含み、各トランジスタは、バイアス端子と呼ばれる端子と、トランジスタの基準端子と呼ばれる端子と、伝達端子と呼ばれる端子とを有し、
    前記トランジスタのそれぞれの前記基準端子は相互接続され、これによって前記電流ミラーの基準端子が形成され、それぞれの前記バイアス端子は一緒に前記入力トランジスタの前記伝達端子に接続され、
    前記入力トランジスタの伝達端子と前記出力トランジスタの前記伝達端子によって、前記電流ミラーの入力端子と前記出力端子がそれぞれ形成され、前記トランジスタの前記基準端子と前記伝達端子との間の接合によって主電流路が形成され、
    前記電流ミラーの前記入力端子は電流源に接続され、
    前記電流ミラーの前記基準端子は供給端子に接続され、前記電流ミラーの前記出力端子はスイッチを介してこの出力段の出力に接続され、前記スイッチは、この出力段の制御入力を形成する制御入力を持つ出力段において、
    この出力段は、容量性補償要素を含み、この容量性補償要素のドレイン及びソースが相互に接続されて、前記スイッチ及び前記出力段に接続された接続端子と呼ばれる第一の端子を形成し、さらに前記制御信号と同相の信号を受信するためのバイアス端子と呼ばれる端子を含むことを特徴とするチャージポンプタイプの回路用の出力段。
  2. 前記スイッチがトランジスタによって形成され、このトランジスタのベース端子が前記制御入力を形成し、このトランジスタの主電流路が前記電流ミラーの前記出力端子とこの出力段の前記出力との間に形成され、
    この出力段は、さらなる容量性補償要素を含み、この補償要素が、前記電流ミラーの前記出力端子とこの出力段の出力との間の接合部に接続された接続端子と、前記制御信号と位相が反対の信号を受信するバイアス端子とを持つことを特徴とする請求項1に記載のチャージポンプタイプの回路用の出力段。
  3. 前記容量性補償要素が補償トランジスタと呼ばれるトランジスタによって形成され、このトランジスタの基準端子と伝達端子とが互いに接続され、これによってこの容量性補償要素の接続端子が形成され、この補償トランジスタのバイアス端子によってこの容量性補償要素のバイアス端子が形成されていることを特徴とする請求項記載のチャージポンプタイプの回路用の出力段。
  4. 第一と第二の制御信号をそれぞれ受信する第一と第二の制御入力と、出力とを持つチャージポンプであって、
    このチャージポンプは、第一と第二の供給端子との間に直列に接続された請求項1から3のいずれかに記載の第一と第二の出力段を持ち、これら出力段の出力が互いに接続され、これによってこのチャージポンプの出力が形成され、前記第一と第二の出力段とが互いに反対の導電タイプを持つトランジスタによって形成され、前記第一と第二の出力段の制御入力によって、それぞれ、このチャージポンプの第一と第二の制御入力が形成され、前記第一と第二の出力段の電流ミラーの基準端子が、それぞれ、前記第一と第二の供給端子に接続されていることを特徴とするチャージポンプ。
  5. 周波数変調された信号を受信する信号入力と、復調された信号を供給する出力とを持つ位相固定ループ復調器であって、この復調器が:
    −第一の信号入力と第二の信号入力とに受信される信号の間に存在する位相差を評価し、第一と第二の制御出力上に、それぞれ、前記位相差を表す信号を供給する位相検出器であって、前記第1の信号入力がこの復調器の信号入力を構成するものである位相検出器と、
    −前記位相検出器の前記第一と第二の制御出力にそれぞれ接続された第一と第二の制御入力と、抵抗性要素とこれに直列に接続された容量性要素とによって形成されるループフィルタに接続された出力とを持つチャージポンプと、
    −この復調器の出力を形成する電圧制御発振器であって、前記チャージポンプの出力に接続され前記ループフィルタの端子上に存在する電圧を受信するチューニング入力と、このチューニング入力上に受信される電圧の値に依存する周波数を有する信号を供給する出力とを有し、前記出力が前記位相検出器の前記第二の信号入力に接続されたものである、電圧制御発振器と、
    を備え、
    前記チャージポンプが請求項4に記載のチャージポンプであることを特徴とする復調器。
  6. −周波数変調された無線信号を受信するためのアンテナ及びフィルタシステムと、
    −少なくとも一つの発振器と一つのミキサーとによって形成され、前記無線信号を選択し、その周波数を中間周波数に変換するための選択モジュールと、
    −変調された信号に基づいて音声信号を復調するための復調器と、
    を備え、
    前記復調器は、請求項5に記載の復調器であることを特徴とする無線電話デバイス。
JP24221498A 1997-08-27 1998-08-27 出力段、チャージポンプ、復調器及び無線電話デバイス Expired - Lifetime JP4282792B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9710687A FR2767977A1 (fr) 1997-08-27 1997-08-27 Etage de sortie pour pompe de charge faible courant et demodulateur integrant une telle pompe de charge
FR9710687 1997-08-27

Publications (2)

Publication Number Publication Date
JPH11163636A JPH11163636A (ja) 1999-06-18
JP4282792B2 true JP4282792B2 (ja) 2009-06-24

Family

ID=9510524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24221498A Expired - Lifetime JP4282792B2 (ja) 1997-08-27 1998-08-27 出力段、チャージポンプ、復調器及び無線電話デバイス

Country Status (8)

Country Link
US (1) US6052015A (ja)
EP (1) EP0905908B1 (ja)
JP (1) JP4282792B2 (ja)
KR (1) KR100546944B1 (ja)
CN (1) CN1146108C (ja)
CA (1) CA2245739C (ja)
DE (1) DE69819440T2 (ja)
FR (1) FR2767977A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160432A (en) * 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output
KR100374631B1 (ko) 2000-06-09 2003-03-04 삼성전자주식회사 전하펌프 회로
US6483358B2 (en) * 2001-02-02 2002-11-19 Broadcom Corporation Low power, charge injection compensated charge pump
EP1229657A1 (en) * 2001-02-02 2002-08-07 Alcatel Charge pump
DE60239124D1 (de) * 2001-02-12 2011-03-24 Symbol Technologies Inc Architektur zur radiofrequenzidentifizierung
US6891411B2 (en) * 2001-03-29 2005-05-10 Micron Technology, Inc. Low injection charge pump
GB2374217B (en) * 2001-03-30 2005-01-05 Micron Technology Inc Low injection charge pump
KR100794695B1 (ko) * 2001-12-29 2008-01-14 매그나칩 반도체 유한회사 차지 펌프 회로
US6794923B2 (en) * 2002-03-20 2004-09-21 Texas Instruments Incorporated Low ripple charge pump for charging parasitic capacitances
ITMI20022268A1 (it) 2002-10-25 2004-04-26 Atmel Corp Circuito pompa di cariche variabile con carico dinamico
EP1661250A1 (en) 2003-08-29 2006-05-31 Koninklijke Philips Electronics N.V. Differentuial charge pump with common mode control
US7005896B2 (en) * 2003-09-29 2006-02-28 Via Technologies, Inc. High-speed low-noise charge pump
US7915933B2 (en) 2006-11-30 2011-03-29 Mosaid Technologies Incorporated Circuit for clamping current in a charge pump
US9246436B2 (en) * 2012-07-16 2016-01-26 Linear Technology Corporation Low power radio receiver
US9397557B2 (en) * 2014-05-15 2016-07-19 Mediatek Inc. Charge pump with wide operating range
EP3242482A1 (en) * 2016-05-04 2017-11-08 Thomson Licensing Method and apparatus for encoding/decoding a high dynamic range picture into a coded bitstream
US9923500B1 (en) * 2016-09-13 2018-03-20 Infineon Technologies Ag Gate-driver circuit with improved common-mode transient immunity
US10193560B2 (en) 2016-12-28 2019-01-29 Analog Bits Inc. Method and circuits for charge pump devices of phase-locked loops
US10236895B1 (en) 2017-12-19 2019-03-19 Analog Bits Inc. Method and circuits for fine-controlled phase/frequency offsets in phase-locked loops

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8329511D0 (en) * 1983-11-04 1983-12-07 Inmos Ltd Timing apparatus
JPH0770925B2 (ja) * 1989-05-16 1995-07-31 三洋電機株式会社 Fm復調回路
US5144156A (en) * 1990-06-15 1992-09-01 Seiko Epson Corporation Phase synchronizing circuit with feedback to control charge pump
US5646563A (en) * 1994-07-15 1997-07-08 National Semiconductor Corporation Charge pump with near zero offset current
US5473283A (en) * 1994-11-07 1995-12-05 National Semiconductor Corporation Cascode switched charge pump circuit
JP2877196B2 (ja) * 1996-03-28 1999-03-31 日本電気株式会社 チャージポンプ回路およびそれを備えた位相同期回路
US5699020A (en) * 1996-04-11 1997-12-16 Altera Corporation Phase latched differential charge pump circuit and method

Also Published As

Publication number Publication date
EP0905908A1 (fr) 1999-03-31
DE69819440T2 (de) 2004-09-09
CN1146108C (zh) 2004-04-14
CA2245739C (en) 2007-07-03
CN1212505A (zh) 1999-03-31
JPH11163636A (ja) 1999-06-18
KR19990023916A (ko) 1999-03-25
DE69819440D1 (de) 2003-12-11
EP0905908B1 (fr) 2003-11-05
KR100546944B1 (ko) 2006-05-23
FR2767977A1 (fr) 1999-02-26
CA2245739A1 (en) 1999-02-27
US6052015A (en) 2000-04-18

Similar Documents

Publication Publication Date Title
JP4282792B2 (ja) 出力段、チャージポンプ、復調器及び無線電話デバイス
US4987387A (en) Phase locked loop circuit with digital control
EP1511174B1 (en) Charge pump phase locked loop with improved power supply rejection
US5576647A (en) Charge pump for phase lock loop
US6911857B1 (en) Current controlled delay circuit
US6392494B2 (en) Frequency comparator and clock regenerating device using the same
US4912433A (en) VCO controlled by separate phase locked loop
US5825640A (en) Charge pump circuit and method
US20050280453A1 (en) Phase locked loop circuit
US6255872B1 (en) Charge pump circuit for PLL
JPH03198524A (ja) 補償されるフェーズロックループ回路
Yang et al. A low jitter 0.3-165 MHz CMOS PLL frequency synthesizer for 3 V/5 V operation
US6873214B2 (en) Use of configurable capacitors to tune a self biased phase locked loop
US10623005B2 (en) PLL circuit and CDR apparatus
US9444468B2 (en) Oscillator devices and methods
EP0945986B1 (en) Charge pump circuit for PLL
CN110784177A (zh) 电压控制振荡器、pll电路和cdr装置
US20080191778A1 (en) Gm/c tuning circuit and filter using the same
US20070018699A1 (en) Partial cascode phase locked loop architecture
US7271645B2 (en) Smart charge-pump circuit for phase-locked loops
EP1351396B1 (en) Charge pump phase locked loop
US6717446B1 (en) High speed programmable charge-pump with low charge injection
US7132865B1 (en) Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop
US7990225B1 (en) Low-jitter phase-locked loop
US7187243B2 (en) Delay circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050825

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081030

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term