KR19990023916A - 저전류 전하 펌프용의 출력단 및 이러한 펌프를 일체화시킨 복조기 - Google Patents
저전류 전하 펌프용의 출력단 및 이러한 펌프를 일체화시킨 복조기 Download PDFInfo
- Publication number
- KR19990023916A KR19990023916A KR1019980034770A KR19980034770A KR19990023916A KR 19990023916 A KR19990023916 A KR 19990023916A KR 1019980034770 A KR1019980034770 A KR 1019980034770A KR 19980034770 A KR19980034770 A KR 19980034770A KR 19990023916 A KR19990023916 A KR 19990023916A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- output
- signal
- charge pump
- transistor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000005236 sound signal Effects 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 41
- 239000013256 coordination polymer Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- IRLPACMLTUPBCL-KQYNXXCUSA-N 5'-adenylyl sulfate Chemical compound C1=NC=2C(N)=NC=NC=2N1[C@@H]1O[C@H](COP(O)(=O)OS(O)(=O)=O)[C@@H](O)[C@H]1O IRLPACMLTUPBCL-KQYNXXCUSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/06—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators
- H03D3/14—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/22—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of active elements with more than two electrodes to which two signals are applied derived from the signal to be demodulated and having a phase difference related to the frequency deviation, e.g. phase detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 주로 트랜지스터들, 예를 들어, MOS 형 트랜지스터들에 의해 형성된 전하 펌프용의 출력단에 관한 것이다. 이 출력단은 트랜지스터들의 본질적인 기생 캐패시턴스 충전/방전 현상을 보상하기 위한 용량성 소자를 구비한다. 이러한 출력단을 포함하는 전하 펌프는 이로써 낮은 공칭값의 전류를 형성하고 위상 고정 루프 복조기를 완전히 일체화할 수 있다.
Description
발명의 분야
본 발명은 제어 신호를 수신하기 위한 제어 입력과, 출력을 갖추는 전하 펌프형 회로용의 출력단에 관한 것이며, 상기 전하 펌프형 회로용의 출력단은 입력 단자를 갖춘 전류 미러, 출력 단자, 및 기준 단자로 구성되며, 상기 전류 미러는 입력 트랜지스터 및 출력트랜지스터로 구성되고, 각각의 트랜지스터는 바이어스 단자로 불리는 단자, 기준 단자로 불리는 단자, 및 전송 단자로 불리는 단자를 갖추고, 상기 기준 단자는 상호 접속되어 전류 미러의 기준 단자를 형성하고, 상기 바이어스 단자는 상기 입력 트랜지스터의 전송 단자에 함께 접속되고, 상기 입력 트랜지스터 및 상기 출력 트랜지스터의 전송 단자는 각각 전류 미러의 입력 단자 및 출력 단자를 형성하며, 트랜지스터의 기준 단자와 전송 단자간의 접합은 그 주 전류 경로를 전송하며, 전류 미러의 입력 단자는 전류원에 접속되며, 전류 미러의 기준 단자는 공급 단자에 접속되고, 전류 미러의 출력 단자는 출력단의 제어 입력을 형성하는 제어 입력을 가진 스위치를 통해 출력단의 출력에 접속된다.
발명의 배경
이러한 출력단은 현재 위상 고정 루프 복조기내의 제어 발진기를 위해 전하 펌프내에서 사용된다. 예를 들어, 유럽 특허 번호 제 0 398 254 B1호로부터 공지된 이러한 복조기는 주파수 변조된 신호를 수신하기 위한 신호 입력 및 복조된 신호를 공급하기 위한 출력을 갖는다. 이 복조기는 발진기의 출력상에 존재하는 신호와 변조 입력 신호간에 존재하는 위상차를 평가하고 이 위상차를 나타내는 제어 신호들을 전하 펌프에 제공하기 위한 위상 검출기를 전형적으로 구비한다. 전하 펌프는 제어 신호에 의해 정의된 시간 간격동안 루프 필터에 접속된 출력상에 전류를 공급하기 위한 것이다. 용량성 소자와 직렬 접속된 저항성 소자에 의해 형성된 루프 필터의 단자상에 존재하는 전압은, 발진기의 출력 신호의 주파수를 결정하는 조정 전압을 구성하며, 상기 전압은 또한 복조 신호를 구성한다.
이들 복조기는 흔히 변조 신호가 백 메가헤르쯔 정도의 주파수를 갖는 비디오 신호 수신 분야에서 사용되는데, 이는 전체 복조기를 포함하는 집적 회로내에 용이하게 실현될 수 있는 캐패시터를 루프 필터용으로 사용가능하게 한다. 사실, 루프 필터의 기능들중의 한 기능은 변조 신호의 주파수보다 상당히 낮은 주파수를 갖는 가변 전압 성분을 그 단자상에 공급하며, 상기 성분은 그때 상기 신호의 DC 성분과 등가이다. 만일, 비디오 신호에서와 같이, 변조 신호의 주파수가 큰 값을 갖는다면, 저항성 및 용량성 소자의 값의 곱으로 정의된 루프 필터의 시상수는 비교적 낮게 선택되며, 이것은 수 피코패러드보다 낮은 값을 갖는 캐패시터의 사용을 허용한다.
위상 고정 루프 변조기는, 변조 신호의 주파수가 예를 들어, AMPS 또는 CT0 표준방식을 만족시키는 장치에서 사용된, 종래의 이중 헤테로다인형의 아키텍쳐에 대해 백 킬로헤르쯔 정도로 낮은 경우를 제외하고는 무선 전화에서 사용될 수 있다. 이것은 루프 필터용의 상당히 높은 값의 캐패시터를 사용하는 것을 필수적으로 한다. 기술 설명에서, 수백 피코패러드이상의 일체화된 형태의 저렴한 캐패시터로 구현될 수 없다. 그러나, 전체 복조기를 일체화된 형태로 구현하는 것이 바람직하다. 사실, 임의의 외부 소자는 그 자체가 고가이며, 복조기의 리셋을 포함하는 하우징상에 과다한 핀들의 추가를 요구하며, 상기 외부 소자가 집적 회로에 접속될 동안, 무선 전화의 제조시에 추가의 조합 단계를 발생시킨다. 또한, 무선 전화를 형성하는 큰 부피의 소자들의 감소는 이러한 무선 전화의 크기 및 무게를 감소시킬 수 있으며, 이는 사용자에 장점을 제공하며 이로써 필수 사항이 된다.
루프 필터용으로 사용된 캐패시터의 값은 복조기에 의해 형성된 회로 조립체의 안정성과 이득간의 여러 파라미터 뿐만아니라, 전하 펌프에 의해 형성된 출력 전류로 불리는 전류값에 달려있다. 이와같이, 전하 펌프의 출력 전류가 10 마이크로암페어보다 낮은 공칭값을 갖는다면, 10 피코패러드인 값을 갖는 캐패시터를 사용할 수 있다.
상기 기술의 설명에서, 전하 펌프는 1 밀리암페어 정도의 공칭값을 갖는 출력 전류를 공급하는데 거의 사용된다. 복조기의 완전한 일체화가 가능하도록 상기 경우에 요구된 낮은 공칭값은 또다른 문제점의 원인이 된다. 사실, 전하 펌프의 출력단을 형성하는 트랜지스터들은 내인성 기생 캐패시턴스를 갖는다. 스위치가 절환할 때, 캐패시턴스들은 충전 또는 방전되며 이로써, 전하 펌프의 출력상에 전하 펌프의 출력 전류의 공칭값보다 10 내지 100 배 높은 진폭을 갖는 기생 전류를 발생한다. 기생 캐패시턴스의 이러한 충전/방전 현상은 복조기의 동작을 상당히 방해할 것이다.
본 발명의 목적은 무선 전화 응용의 완전히 일체화된 형태의 위상 고정 루프 복조기내에, 전하 펌프의 출력 전류에 대한 기생 캐패시터의 충전/방전 현강의 영향이 최소화된 전하 펌프용의 출력단을 전치시킴으로써 구현가능하게 하는 것이다.
발명의 개요
사실, 본 발명에 따라, 서두에서 정의된 출력단은, 전류 미러의 출력 단자와 출력단간의 접합부에 접속된 접속 단자로 불리는 제 1 단자, 및 제어 신호와 동상인 신호를 수신하기 위한 바이어스 단자로 불리는 단자를 갖춘 보상 용량성 소자를 구비하는 것을 특징으로 한다.
본 발명에 따른 출력단은 출력단의 출력쪽으로 전류의 도통을 설정하거나, 사용된 상기 출력단내의 구성에 따라 출력단으로부터의 침입 전류를 발생하는데 사용된다. 만일, 전류 미러의 기준 단자가 포지티브 전원 단자에 접속된다면, 전류 미러의 출력 트랜지스터의 기생 캐패시턴스는, 출력단의 출력쪽으로 공칭 전류가 도통되도록 설정하기 위해 스위치가 절환할때까지 충전된다. 스위치가 도통되었을 때, 기생 캐패시턴스는 이 보상 소자의, 만일, 상기 보상 소자가 없는 경우에는 더 이상 출력단이 아닌, 바이어스 단자에 전기 전하를 흐르게 하는 보상 용량성 소자를 통해 방전된다. 역으로, 전류 미러의 기준 단자가 네가티브 전원 단자, 예를 들어, 회로의 접지 단자에 접속된다면, 전류 미러의 출력 트랜지스터의 기생 캐패시턴스는 출력단으로부터 침입 전류를 야기하기 위해 스위치가 도통될 때 충전할 것이다. 기생 캐패시턴스를 충전하는데 필수적인 전기 전하는, 보상 용량성 소자가 없는 경우에 출력단의 출력으로부터 더 이상 유도되지 않고, 상기 보상 소자의 바이어스 단자로부터 유도된다. 출력 전류에 대핸 기생 캐패시턴스의 충전/방전 현상의 영향은 이로써 상당히 감소된다.
스위치 자체는 발생할 방해 현상들을 야기할 수도 있다. 사실, 스위치는 트랜지스터의 형태로 실현되는데, 이 트랜지스터는 스위치 트랜지스터로 불리고 내인성 기생 캐패시턴스를 갖는다. 이러한 스위치의 절환은 출력단상에 큰 진폭을 갖는 기생 전류를 발생할 것이다. 이로써 본 발명의 변형안은 전하 펌프형의 회로를 위한 출력단을 제공하며, 스위치는, 그 바이어스 단자가 제어 입력을 형성하고 그 주 전류 경로가 전류 미러의 출력 단자와 출력단사이에 배열된 트랜지스터로 형성되는 반면에, 이 출력단은 상기 전류 미러의 출력 단자와 출력단간의 접합에 접속된 접속 단자 및, 제어 신호에 상반된 위상으로 신호를 수신하기 위한 바이어스 단자를 갖춘 또다른 보상 용량성 소자를 포함하는 것을 특징으로 한다.
이러한 출력단에서, 스위치 트랜지스터에 관련된 보상 용량성 소자는 그 바이어스 단자상에, 스위치 트랜지스터의 기생 캐패시턴스를 통해 흐르는 전기 전하의 영향권하의 전압에 상반된 전압을 수신한다. 보상 용량성 소자는 이와같이 반대 방향으로, 스위치 트랜지스터의 기생 캐패시턴스에서 발생하는 전하 전송과 동일한 전하 전송에 영향받는다. 이론상으로, 두 전하 전송은 스위치 트랜지스터의 기생 캐패시턴스의 값과 보상 용량성 소자의 캐패시턴스의 값과 동일하다면 완전히 보상된다. 이로써, 전하는 더 이상 출력단의 출력을 통해 흐르지 않고 보상 소자를 통해 후자 경우의 바이어스 단자를 흐른다. 이렇게 출력단은 스위치 트랜지스터의 기생 캐패시턴스의 충전/방전 현상에 필요한 전하를 더 이상 운반하지 않는다.
특히 유리한 본 발명의 실시예에서, 각각의 보상 용량성 소자는 그 기준 단자와 전송 단자가 상호 접속되어 보상 용량성 소자의 접속 단자를 형성하는, 보상 트랜지스터로 불리는 트랜지스터로 형성되고, 보상 트랜지스터의 바이어스 단자는 보상 용량성 소자의 바이어스 단자를 형성한다.
상기 실시예는 트랜지스터들의 기생 캐패시턴스와 그 관련된 보상 용량성 소자들간에 최상의 짝결합(pairing)을 제공할 수 있다. 사실, 후자는 방해 충전/방전 현상을 야기하는 값과 유사한 값을 갖는 내인성 기생 캐패시턴스에 의해 형성되는데, 모든 트랜지스터들은 동일한 제조 공정에 의해 얻어진다. 매우 간단하게 얻어지는 장점을 제공하는 이 짝결합은 상기 방해 현상의 우수한 보상을 허용한다.
두 상보적 출력단은 전하 펌프를 실현하는데 유리하다. 본 발명에 따른 전하 펌프는 제 1 및 제 2 제어 신호를 각각 수신하기 위한 제 1 및 제 2 제어 입력, 및 출력을 갖추며, 상기 전하 펌프는 제 1 및 제 2 전원 단자간에 직렬 접속된, 상기 설명에 일치하는, 제 1 및 제 2 출력단을 구비하며, 상기 제 1 및 제 2 출력단의 출력은 상호 접속되어 전하 펌프의 출력을 형성하며, 상기 제 1 출력단은 제 2 출력단을 형성하는 트랜지스터들에 상반된 도전형을 갖는 트랜지스터들에 의해 형성되며, 상기 제 1 및 제 2 출력단의 제어 입력은 각각 전하 펌프의 제 1 및 제 2 제어 입력을 형성하며, 상기 제 1 및 제 2 출력단의 전류 미러의 기준 단자들은 각각 제 1 및 제 2 전원 단자에 접속되는 것을 특징으로 한다.
이러한 상보적 구조는 루프 필터의 캐패시턴스의 충전 또는 방전을 제어할 수 있게 하며, 한 단은 전하 펌프의 출력쪽으로 공칭 전류의 도전을 설정함으로써 방전을 제공하기 위한 것이고, 다른 한 단은 전하 펌프의 출력으로부터 흐르는 동일값을 갖는 침입 전류를 야기함으로써 방전을 제공하기 위한 것이다.
상기 설명된 대로, 본 발명에 따른 전하 펌프는 특히 일체화된 변조기에서의 응용예 적합하다. 이와같이, 본 발명은 청구항 5항에 정의된 대로 복조기에 관한 것이다.
마지막으로, 무선 신호 복조기의 완전한 일체화를 허용하는 발명은 휴대형 무선 전화 장치에서 사용하기에 유리하다. 이와같이, 본 발명은 청구항 6항에 설명된 무선 전화 장치에 관한 것이다.
도 1은 본 발명의 유리한 실시예 따른 전하 펌프를 설명하는 전기 회로도.
도 2는 이러한 전하 펌프내에 존재하는 신호의 발생을 설명하기 위한 타이밍도.
도 3은 본 발명에 따른 출력단을 보다 정확하게 설명하는 전기 회로도.
도 4는 본 발명에 따른 전하 펌프를 일체화시킨 복조기를 설명하는 기능도.
도 5는 이러한 복조기를 일체화시킨 무선 전화 장치를 설명하는 기능도.
도면의 주요 부분에 대한 상세한 설명
M1 : 제 1 전류 미러 CP : 전하 펌프
M2 : 제 2 전류 미러 PD : 위상 검출기
양호한 실시예의 설명
도 1은 본 발명의 특히 유리한 실시예에 따른 전하 펌프 CP를 도시한 것이다. 이 전하 펌프 CP는 제 1 및 제 2 제어 신호 UP 및 DWN를 각각 수신하기 위한 제 1 및 제 2 제어 입력, 및 전류 Iout를 공급하기 위한 출력을 갖는다. 이 전하 펌프는 제 1 전원 단자(VCC)와 제 2 전원 단자(GND)간에 직력로 접속된 제 1 및 제 2 출력단을 포함한다. 제 1 출력단은 PMOS형 트랜지스터들로 형성되고, 제 2 출력단은 NMOS형 트랜지스터들로 형성된다. 제 1 및 제 2 출력단은 제어 신호 UP 및 DWN를 각각 수신하기 위한 제어 입력들 및, 전하 펌프 CP의 출력에 접속된 출력들을 갖는다. 제 1 및 제 2 출력단은 각각 제 1 및 제 2 전류 미러 M1, M2를 포함하며, 각각 입력 단자, 출력 단자, 및 기준 단자를 갖는다. 각각의 전류 미러 M1,M2는 입력 트랜지스터 PM1,NM1 및 출력 트랜지스터 PM2,NM2를 구비한다. 각각의 트랜지스터는 여기서는 MOS형 트랜지스터이며, 이러한 경우, 트랜지스터의 게이트에 의해 형성된 바이어스 단자로 불리는 한 단자와, 트랜지스터의 소스에 의해 형성된 기준 단자로 불리는 한 단자, 및 트랜지스터의 드레인에 의해 형성된 전송 단자로 불리는 한 단자를 갖는다. 트랜지스터쌍 PM1,PM2 및 NM1,NM2의 소스들은 상호 접속되어, 각각 제1 및 제 2 전류 미러 M1,M2의 기준 단자를 형성한다. 트랜지스터들 PM1,PM2의 게이트들과 NM1,NM2의 게이트들은 함께 트랜지스터 PM1,NM1의 드레인들에 각각 접속된다. 입력 트랜지스트 PM1,NM1 및 출력 트랜지스트 PM2,NM2의 드레인들은 각각 제 1 및 제 2 전류 미러의 입력 단자 및 출력 단자를 형성한다. 트랜지스터의 소스와 드레인간의 접합은 그 주 전류 경로를 정의한다. 제 1 전류 미러 M1의 입력 단자는 그 공칭 값이 Iref인 기준 전류를 공급하는 전류 소스에 접속된다. 제 1 전류 미러는 상기 기준 전류 Iref를 카피하는 출력 트랜지스터 PM2와 병렬로 접속된 중간 PMOS 트랜지스터 PMi를 구비한다. 제 2 전류 미러 M2의 입력 단자는 이 중간 트랜지스터 PMi의 드레인에 접속되며, 이로써, 그 공칭 값이 Iref인 전류를 수신한다. 전류의 더욱 우수한 카피를 위해, 당업자들에게 캐소드형 구조가 상술된 전류 미러와 전류원사이에 도입될 수 있다. 제 1 및 제 2 전류 미러 M1,M2의 기준 단자는 각각 제 1 및 제 2 전원 단자에 접속된다. 제 1 및 제 2 전류 미러 M1,M2의 출력 단자는 MOS형 트랜지스터 PM3, NM3에 의해 형성된 스위치들을 통해, 각각 제 1 및 제 2 단의 출력에 접속되는데, 이 MOS형 트랜지스터 PM3, NM3는 각각 그 게이트가 제 1 및 제 2단의 제어 입력을 형성하고 주 전류 경로는 각각 제 1 및 제 2 전류 미러 M1,M2의 출력 단자와 전하 펌프 CP의 출력 단자사이에 배열된다. 제 1 및 제 2 출력단은 각각 PMOS형의 보상 트랜지스터로 불리는 제 1 트랜지스터PM4 및 NMOS형의 제 2 보상 트랜지스터 NM4를 구비하며, 각각 함께 접속된 그 소스 및 드레인을 가지고, 이로써, 그 게이트가 바이어스 단자를 형성하는 보상 트랜지스터 PM4 또는 NM4의 접속 단자로 불리는 단자를 형성한다. 제 1 및 제 2 보상 트랜지스터 PM4, NM4의 접속 단자는 각각 스위치 트랜지스터 PM3,NM3의 드레인에 접속되는 반면에, 그 바이어스 단자들은 각각 제 1 및 제 2 제어 신호 UP, DWN와 동상인 신호 VP4,VN4를 수신하기 위한 것이다. 제 1 및 제 2 출력단은 PMOS형의 제 3 보상 트랜지스터 PM5 및 NMOS형의 제 4 보상 트랜지스터 NM5를 구비하는데, 그 각각은 상호 접속된 소스 및 드레인을 가지고, 이로써, 그 게이트가 바이어스 단자를 형성하는 보상 트랜지스터 PM5,NM5의 접속 단자로 불리는 단자를 형성한다. 제 3 및 제 4 보상 트랜지스터 PM5,NM5의 접속 단자는 각각 제 1 및 제 2 전류 미러의 출력 트랜지스터들의 드레인에 접속되는 반면에, 바이어스 단자들은 각각 제 1 및 제 2 제어 신호 UP, DWN에 반대인 위상의 신호 VP5,VN5를 수신하기 위한 것이다. 제 1 및 제 2 출력단은 상기 실시예에서 각각 제 1 및 제 2 분리 트랜지스터 PM6,NM6를 구비하며, 이 제 1 및 제 2 분리 트랜지스터 PM6,NM6의 기능은 각각의 출력단에 대칭성을 보장하고 스위치 트랜지스터 PM3,NM3에 관련하여 전하 펌프 CP의 출력을 분리하여, 스위치 트랜지스터 PM3,NM3의 스위칭 동작동안에 전하가 스위치 트랜지스터로부터 전하 펌프 CP의 출력에 직접적으로 흐르지 않게 보장한다. 이들 분리 트랜지스터들 PM6,NM6는 유리하게도, 전하 펌프 CP의 출력상에 최대의 전압 범위를 얻게하는, 당업자들에게 Vt 보상을 갖는 캐스코드된 전류 미러(도면에 도시않됨)로 불리는 구조물의 최종 요소일 것이다. 제 1 및 제 2 분리 트랜지스터 PM6, NM6는 턴온되기에 충분한 전압 Vb1,Vb2을 그 각각의 게이트상으로 수신한다. 보상 트랜지스터 및 스위치 트랜지스터들이 본 실시예에서 배열된 순서는 임의적인 것이며 전하 펌프 CP의 동작에 영향주지 않는다.
도 2는 상기 설명된 전하 펌프 CP를 구동하는 제어 신호의 전개를 설명하는 한 세트의 타이밍도이다. t1에서, 신호 UP는 PMOS 스위치 트랜지스터 PM3의 도전을 명령하기 위한 상승 에지의 특징을 갖는다. 이로써, 전하 펌프 CP의 출력 전류 Iout는 제로 부근의 값에서 Iref의 포지티브 공칭값으로 스위칭한다. 동시에, 신호 VP4는 미리 정의된 전위 V0로부터 제로 부근의 전위로 스위칭되어, 제 1 보상 트랜지스터 PM4에 의해 형성된 캐패시턴스로 전하의 주입을 명령한다. 반면에, 신호 VP5는 제 3 보상 트랜지스터 PM5에 의해 형성된 캐패시턴스로 전하의 주입을 명령하는 상승 에지의 특성을 갖는다. t2에서, 신호 UP는 PMOS 스위치 트랜지스터 PM3의 도전을 스위칭-오프하는 명령을 하기 위한 상승 에지를 갖는다. 이로써, 전하 펌프 CP의 출력 전류 Iout는 Iref의 포지티브 공칭값으로부터 제로 부근의 값에 스위칭한다. 동시에, 신호 VP4는 제로 부근의 전위로부터 미리 정의된 전위 V0로 스위칭되는 반면에, 신호 VP5는 하강 에지의 특성을 갖는다. t3에서, 신호 DWN는 NMOS 스위치 트랜지스터 NM3의 도전을 명령하기 위해 상승 에지를 나타낸다. 이와같이, 전하 펌프 CP의 출력 전류 Iout는 제로 부근 값으로부터 -Iref로 나타낸 네가티브 공칭값으로 스위칭한다. 동시에, 신호 VN4는 제 2 보상 트랜지스터 NM4에 의해 형성된 캐패시턴스에 전하를 주입하는 명령을 하기 위해, 제로 부근 전위로부터 미리 정의된 전위 V0'로 스위칭한다. 반면에, 신호 VN5는 제 4 보상 트랜지스터 NM5에 의해 형성된 캐패시턴스에 전하를 주입하는 명령을 하기 위해, 하강 에지를 나타낸다. t4에서, 신호 DWN는 NMOS 스위치 트랜지스터 NM3의 도전을 스위칭-오프하는 명령을 하기 위해 하강 에지를 나타낸다. 이와같이, 전하 펌프 CP의 출력 전류 Iout는 네가티브 공칭값 -Iref로부터 제로 부근 값으로 스위칭한다. 동시에, 신호 VN4는 미리 정의된 전위 V0'로부터 제로 부근 전위로 스위칭하는 반면에, 신호 VN5는 상승 에지를 나타낸다. 비정규의 OVS, UDS는 보상 트랜지스터들이 없는 경우, 기생 캐패시턴스의 충전/방전 현상이 전하 펌프 CP의 출력 전류 Iout에 대해 갖는 영향을 축소된 형태로 나타낸 것이다. 제 1 전류 미러 M1의 출력 트랜지스터 PM2는 PMOS 스위치 트랜지스터 PM3가 컷오프될 때, 즉, t1전에, 충전되는 기생 캐패시턴스를 갖는다. t1에서 발생하는 스위칭은 이 캐패시턴스의 방전을 야기하며, 이로써, 제 1 보상 트랜지스터 PM4가 없다면 전하 펌프 CP의 출력쪽으로 전하의 이동을 야기한다. 이 방전은 id1=C·ΔV/Δt의 법칙에 영향받기 때문에, 기생 전류 id1을 발생한다. 여기서, C는 수백 펜토패러드(fentofarad)이고, 제 1 출력단의 임의의 중간 접합의 전위의 변화량 ΔV는 수백 밀리볼트인 반면에, 스위칭 시간 Δt는 1 나노초 정도이다. 이와같이 발생되고 제 1 오버슈트 OVS 형태로 100 정도의 감쇄 요인을 갖는 기생 전류 id1는 포지티브 공칭 값 Iref에 부가될 수백 마이크로암페어를 피크로서 갖는다. 제 1 보상 트랜지스터 PM4는 전하 펌프 CP의 출력쪽보다는 다른 쪽으로 제 1 전류 미러 M1의 출력 트랜지스터 PM2의 기생 캐패시턴스의 방전으로 발생하는 전기 전하를 배설하게 할 수 있다. 제 2 전류 미러 M2의 출력 트랜지스터 NM2는 NMOS 스위치 트랜지스터 NM3가 컷오프될 때, 즉, t3순간전에, 반드시 방전되는 기생 캐패시턴스를 갖는다. t3에서 발생하는 스위칭은 그 캐패시턴스가 충전되도록 야기하며, 이것은 제 1 보상 트랜지스터 NM4가 없는 경우, 전하 펌프 CP의 출력으로부터 전기 전하의 주입을 초래한다. 상기 전하는 상술된 기생 전류 id1과 동일한 크기의 기생 전류 id2를 발생한다. t3에서 언더슈트 UDS의 형태로 도시된 상기 기생 전류 id2는 출력 전류 Iout의 네가티브 공칭값 -Iref으로부터 감산되는 수백 마이크로암페어를 피크로서 갖는다. 제 2 보상 트랜지스터 NM4는 전하 펌프 CP의 출력이외의 다른 단자로부터 제 2 전류 미러 M2의 출력 트랜지스터 NM2의 기생 캐패시턴스를 충전시키는데 필수적인 전하를 주입시킬 수 있다.
후술될 스위치 트랜지스터의 스위칭에 의해 야기된 추가의 충전/방전 현상은 상술된 현상에 중첩된다.
도 3은 기생 캐패시턴스의 충전/방전 현상의 보상 동작을 보다 잘 이해하도록 하기 위해, 전하 펌프 CP의 제 2 출력단을 보다 정확하게 설명한다. 제 2 전류 미러 M2의 출력 트랜지스터 NM2는 Cgd2로 표시된 기생 게이트-드레인 캐패시턴스를 갖는다. 제 2 스위치 트랜지스터 NM3, 제 2 보상 트랜지스터 NM4, 및 제 4 보상 트랜지스터 NM5는 각각 C3,C4,C5로 표시된 기생 캐패시턴스를 가지며, 이는 병렬 접속된 게이트-소스 및 게이트-드레인 기생 캐패시턴스와 등가이다. 이 등가의 기생 캐패시턴스 C3,C4,C5는 도면세서 점선으로 표시된다. t3전에, 캐패시턴스 Cgd2는 방전된다. 스위치 트랜지스터 NM3가 t3에서 도전을 시작한다는 사실은 제 2 출력단의 접합의 전위에서 변화가 발생되게 한다. 트랜지스터 NM5의 드레인의 전위 Vd5는 다음의 설명을 위해 임의로 선택된 것이다. 캐패시턴스 Cgd2가 신간 주기 Δt동안 전위 변화 ΔVd5에 종속될 때, 전류 i2 = Cgd2·ΔVd5/Δt에 의해 충전된다. 동시에, 캐패시턴스 C4는 시간 주기 Δt동안 전위 변화 ΔV=V0'에 종속되고 전류 i4 = Cgd4·V0'/Δt에 의해 충전된다. 이와같이, C4·V0' = Cgd2·ΔVd5를 선택함으로써, 제 2 전류 미러 M2의 출력 트랜지스터 NM2의 기생 캐패시턴스를 충전시키는데 필수적인 전류 i2는 전류 i4에 의해 완전히 보상되고 Cgd2의 전하는 전하 펌프 CP의 출력 전류 Iout에 대해 방해 효과를 야기하지 않는다. 만일, 도 1의 경우처럼, 제 2 출력단이 분리 트랜지스터 NM6를 구비한다면, 기생 게이트-소스 캐패시턴스 Cgs6가 고려되어 Cgs6·ΔVd5/Δt와 동일한 추가 전류를 발생한 것이다. 최종적인 선택은 이와같이 C4·V0' = C(Cgd2+Cgs6)ΔVd5가 되어, 트랜지스터 NM2 및NM6의 기생 캐패시턴스에 의해 발생된 전류를 보상한다.
제 2 스위치 트랜지스터 NM3의 스위칭은 기생 전류 i3가 그 등가의 기생 캐패시턴스 C3를 흐르게 하고, 트랜지스터 NM3의 게이트는 포지티브 전위에 종속된다. 제 4 보상 트랜지스터 NM5는 이 전류의 보상을 가능하게 한다. 사실, 이것은 스위치 트랜지스터 NM3와 동일하고, 이로써 그 값이 스위치 트랜지스터 NM3의 등가의 기생 캐패시턴스 C3에 매우 근접하는 등가의 기생 캐패시턴스 C5를 갖는다. 보상 트랜지스터 NM5의 게이트에는 스위치 트랜지스터 NM3의 게이트 전위의 상반된 전위가 입력되며, 캐패시턴스 C5에는 기생 전류 i3와 실질적으로 동일한 전류 i5가 흐르게 된다. 이와같이 스위치 트랜지스터 NM3의 스위칭동안에 제 2 단으로의 전하 주입은 보상 트랜지스터 NM5에 의해 단외측으로 즉시 전환되고 전하 펌프 CP의 출력 전류 Iout에 대해 아무 영향을 주지 않는다.
상기 제 2 출력단의 동작 설명은 제 1 출력단에 용이하게 교체된다.
도 4는 본 발명에 따른 전하 펌프 CP를 일체화시킨 복조기 DEM을 설명하는 기능 도면이다. 이것은 주파수 변조된 신호 Vin를 수신하기 위한 신호 입력 및 복조 신호 Vout를 공급하기 위한 출력을 갖춘 위상 고정 루프 복조기로서, 다음의 장치를 구비한다.
- 제 1 및 제 2 신호 입력상에 수신된 신호들간에 존재하는 위상차를 평가하고, 상기 위상차를 나타내는 신호 UP, DWN를 제 1 및 제 2 제어 출력에 공급하며, 상기 제 1 신호 입력은 복조기 DEM의 신호 입력을 형성하는 위상 검출기 PD와,
- 상기 위상 검출기 PD의 제 1 및 제 2 제어 출력에 각각 접속된 제 1 및 제 2 제어 입력, 및 용량성 소자 Cf와 직렬 접속된 저항성 소자 Rf에 의해 형성된 루프 필터에 접속된 출력을 갖춘, 상기 설명에 따른 전하 펌프 CP 및,
- 전하 펌프 CP의 출력에 접속되고 상기 루프 필터의 단자상에 존재하는 전압 Vout을 수신하며 복조기 DEM의 출력을 형성하는 튜닝 입력과, 그 주파수가 상기 튜닝 입력상에 수신된 전압값에 종속되는 신호를 공급하고 위상 검출기 PD의 제 2 신호 입력에 접속되는 출력을 갖춘 전압 제어 발진기 VCO.
도 5는 이러한 복조기 DEM을 일체화시틴 무선 전화 장치를 설명하는 기능도이다. 이 장치는
- 주파수 변조된 무선 신호를 수신하기 위한 안테나 및 필터 시스템 AF,
- 상기 무선 신호를 선택하고 그 주파수를 중간 주파수로 변환하기 위해 최소한 한 개의 발진기 OSC와 한 개의 믹서 MX에 의해 형성된 선택 모듈,
- 변조 신호에 기초하여 복조 오디오 신호를 복구하기 위한 상기 복조기 DEM
을 구비한다.
상술된 대로, 본원에 따른 전하 펌프는 특히 일체화된 변조기에서의 응영에 적합하다. 또한, 본 발명은 청구항 제 5항에 정의된 복조기에 관한 것이다.
마지막으로, 무선 신호 복조기의 완전한 일체화를 허용하는 발명은 휴대형 무선 전화 장치에서 사용하기에 유리하다. 이와같이, 본 발명은 청구항 6항에 설명된 무선 전화 장치에 관한 것이다.
Claims (6)
- 제어 신호를 수신하기 위한 제어 입력과, 출력을 갖추는 전하 펌프형 회로용의 출력단이며, 상기 전하 펌프형 회로용의 출력단은 입력 단자를 갖춘 전류 미러, 출력 단자, 및 기준 단자로 구성되며, 상기 전류 미러는 입력 트랜지스터 및 출력트랜지스터로 구성되고, 각각의 트랜지스터는 바이어스 단자로 불리는 단자, 기준 단자로 불리는 단자, 및 전송 단자로 불리는 단자를 갖추고, 상기 기준 단자는 상호 접속되어 전류 미러의 기준 단자를 형성하고, 상기 바이어스 단자는 상기 입력 트랜지스터의 전송 단자에 함께 접속되고, 상기 입력 트랜지스터 및 상기 출력 트랜지스터의 전송 단자는 각각 전류 미러의 입력 단자 및 출력 단자를 형성하며, 트랜지스터의 기준 단자와 전송 단자간의 접합은 그 주 전류 경로를 전송하며, 전류 미러의 입력 단자는 전류원에 접속되며, 전류 미러의 기준 단자는 공급 단자에 접속되고, 전류 미러의 출력 단자는 출력단의 제어 입력을 형성하는 제어 입력을 가진 스위치를 통해 출력단의 출력에 접속되는, 전하 펌프형 회로용의 출력단에 있어서,전류 미러의 출력 단자와 출력단간의 접합에 접속된 접속 단자로 불리는 제 1 단자, 및 제어 신호와 동상인 신호를 수신하기 위한 바이어스 단자로 불리는 단자를 갖춘 보상 용량성 소자를 구비하는 것을 특징으로 하는 전하 펌프형 회로용의 출력단.
- 제 1항에 있어서, 스위치는, 그 바이어스 단자가 제어 입력을 형성하고 그 주 전류 경로가 전류 미러의 출력 단자와 출력단사이에 배열된 트랜지스터로 형성되는 반면에, 이 출력단은 상기 전류 미러의 출력 단자와 출력단간의 접합에 접속된 접속 단자 및, 제어 신호에 상반된 위상으로 신호를 수신하기 위한 바이어스 단자를 갖춘 또다른 보상 용량성 소자를 포함하는 것을 특징으로 하는 전하 펌프형 회로용의 출력단.
- 제 1항 또는 2항에 있어서, 각각의 보상 용량성 소자는, 그 기준 및 전송 단자가 상호 접속되어 보상 용량성 소자의 접속 단자를 형성하는 보상 트랜지스터로 불리는 트랜지스터에 의해 형성되며, 보상 트랜지스터의 바이어스 단자는 보상 용량성 소자의 바이어스 단자를 형성하는 것을 특징으로 하는 전하 펌프형 회로용의 출력단.
- 제 1 및 제 2 제어 신호를 각각 수신하기 위한 제 1 및 제 2 제어 입력, 및 출력을 갖춘 전하 펌프에 있어서,상기 전하 펌프는 제 1 및 제 2 전원 단자간에 직렬 접속된, 청구항 제 1항 내지 3항중의 어느 한 항에 따른, 제 1 및 제 2 출력단을 구비하며, 상기 제 1 및 제 2 출력단의 출력은 상호 접속되어 전하 펌프의 출력을 형성하며, 상기 제 1 출력단은 제 2 출력단을 형성하는 트랜지스터들에 상반된 도전형을 갖는 트랜지스터들에 의해 형성되며, 상기 제 1 및 제 2 출력단의 제어 입력은 각각 전하 펌프의 제 1 및 제 2 제어 입력을 형성하며, 상기 제 1 및 제 2 출력단의 전류 미러의 기준 단자들은 각각 제 1 및 제 2 전원 단자에 접속되는 것을 특징으로 하는 전하 펌프.
- 제 1 및 제 2 신호 입력상에 수신된 신호들간에 존재하는 위상차를 평가하고, 상기 위상차를 나타내는 신호들을 제 1 및 제 2 제어 출력상에 공급하며, 상기 제 1 신호 입력은 복조기의 신호 입력을 형성하는 위상 검출기;상기 위상 검출기의 제 1 및 제 2 제어 출력에 각각 접속된 제 1 및 제 2 제어 입력, 및 용량성 소자와 직렬 접속된 저항성 소자에 의해 형성된 루프 필터에 접속된 출력을 갖춘 전하 펌프; 및전하 펌프의 출력에 접속되고 상기 루프 필터의 단자상에 존재하는 전압을 수신하며 복조기의 출력을 형성하는 튜닝 입력과, 그 주파수가 상기 튜닝 입력상에 수신된 전압값에 종속되는 신호를 공급하고 위상 검출기의 제 2 신호 입력에 접속되는 출력을 갖춘 전압 제어 발진기를 구비하며,주파수 변조된 신호를 수신하기 위한 신호 입력 및 복조 신호를 공급하기 위한 출력을 갖춘 위상 고정 루프 복조기에 있어서,전하 펌프는 청구항 제 4항에 따르는 것을 특징으로 하는 위상 고정 루프.
- 주파수 변조된 무선 신호를 수신하기 위한 안테나 및 필터 시스템;상기 무선 신호를 선택하고 그 주파수를 중간 주파수로 변환하기 위해 최소한 한 개의 발진기와 한 개의 믹서에 의해 형성된 선택 모듈; 및변조 신호에 기초하여 복조 오디오 신호를 복구하기 위한 복조기를 구비하는 무선 전화 장치에 있어서,상기 복조기는 청구항 5항에 따르는 것을 특징으로 하는 무선 전화 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9710687 | 1997-08-27 | ||
| FR9710687A FR2767977A1 (fr) | 1997-08-27 | 1997-08-27 | Etage de sortie pour pompe de charge faible courant et demodulateur integrant une telle pompe de charge |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990023916A true KR19990023916A (ko) | 1999-03-25 |
| KR100546944B1 KR100546944B1 (ko) | 2006-05-23 |
Family
ID=9510524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980034770A KR100546944B1 (ko) | 1997-08-27 | 1998-08-27 | 저전류전하펌프용의출력단및이러한펌프를일체화시킨복조기 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6052015A (ko) |
| EP (1) | EP0905908B1 (ko) |
| JP (1) | JP4282792B2 (ko) |
| KR (1) | KR100546944B1 (ko) |
| CN (1) | CN1146108C (ko) |
| CA (1) | CA2245739C (ko) |
| DE (1) | DE69819440T2 (ko) |
| FR (1) | FR2767977A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535051B2 (en) | 2000-06-09 | 2003-03-18 | Samsung Electronics Co., Ltd. | Charge pump circuit |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160432A (en) * | 1999-04-30 | 2000-12-12 | Conexant Systems, Inc. | Source-switched or gate-switched charge pump having cascoded output |
| US6483358B2 (en) * | 2001-02-02 | 2002-11-19 | Broadcom Corporation | Low power, charge injection compensated charge pump |
| EP1229657A1 (en) * | 2001-02-02 | 2002-08-07 | Alcatel | Charge pump |
| CA2437888A1 (en) * | 2001-02-12 | 2002-08-22 | Matrics, Inc. | Radio frequency identification architecture |
| US6891411B2 (en) * | 2001-03-29 | 2005-05-10 | Micron Technology, Inc. | Low injection charge pump |
| GB2374217B (en) * | 2001-03-30 | 2005-01-05 | Micron Technology Inc | Low injection charge pump |
| KR100794695B1 (ko) * | 2001-12-29 | 2008-01-14 | 매그나칩 반도체 유한회사 | 차지 펌프 회로 |
| US6794923B2 (en) * | 2002-03-20 | 2004-09-21 | Texas Instruments Incorporated | Low ripple charge pump for charging parasitic capacitances |
| ITMI20022268A1 (it) | 2002-10-25 | 2004-04-26 | Atmel Corp | Circuito pompa di cariche variabile con carico dinamico |
| EP1661250A1 (en) | 2003-08-29 | 2006-05-31 | Koninklijke Philips Electronics N.V. | Differentuial charge pump with common mode control |
| US7005896B2 (en) * | 2003-09-29 | 2006-02-28 | Via Technologies, Inc. | High-speed low-noise charge pump |
| US7915933B2 (en) * | 2006-11-30 | 2011-03-29 | Mosaid Technologies Incorporated | Circuit for clamping current in a charge pump |
| US9246436B2 (en) * | 2012-07-16 | 2016-01-26 | Linear Technology Corporation | Low power radio receiver |
| US9397557B2 (en) * | 2014-05-15 | 2016-07-19 | Mediatek Inc. | Charge pump with wide operating range |
| EP3242482A1 (en) * | 2016-05-04 | 2017-11-08 | Thomson Licensing | Method and apparatus for encoding/decoding a high dynamic range picture into a coded bitstream |
| US9923500B1 (en) * | 2016-09-13 | 2018-03-20 | Infineon Technologies Ag | Gate-driver circuit with improved common-mode transient immunity |
| US10193560B2 (en) | 2016-12-28 | 2019-01-29 | Analog Bits Inc. | Method and circuits for charge pump devices of phase-locked loops |
| US10236895B1 (en) | 2017-12-19 | 2019-03-19 | Analog Bits Inc. | Method and circuits for fine-controlled phase/frequency offsets in phase-locked loops |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8329511D0 (en) * | 1983-11-04 | 1983-12-07 | Inmos Ltd | Timing apparatus |
| JPH0770925B2 (ja) * | 1989-05-16 | 1995-07-31 | 三洋電機株式会社 | Ｆｍ復調回路 |
| US5144156A (en) * | 1990-06-15 | 1992-09-01 | Seiko Epson Corporation | Phase synchronizing circuit with feedback to control charge pump |
| US5646563A (en) * | 1994-07-15 | 1997-07-08 | National Semiconductor Corporation | Charge pump with near zero offset current |
| US5473283A (en) * | 1994-11-07 | 1995-12-05 | National Semiconductor Corporation | Cascode switched charge pump circuit |
| JP2877196B2 (ja) * | 1996-03-28 | 1999-03-31 | 日本電気株式会社 | チャージポンプ回路およびそれを備えた位相同期回路 |
| US5699020A (en) * | 1996-04-11 | 1997-12-16 | Altera Corporation | Phase latched differential charge pump circuit and method |
-
1997
- 1997-08-27 FR FR9710687A patent/FR2767977A1/fr not_active Withdrawn
-
1998
- 1998-07-09 US US09/112,607 patent/US6052015A/en not_active Expired - Lifetime
- 1998-08-24 DE DE69819440T patent/DE69819440T2/de not_active Expired - Lifetime
- 1998-08-24 EP EP98202822A patent/EP0905908B1/fr not_active Expired - Lifetime
- 1998-08-26 CA CA002245739A patent/CA2245739C/en not_active Expired - Lifetime
- 1998-08-27 KR KR1019980034770A patent/KR100546944B1/ko not_active IP Right Cessation
- 1998-08-27 JP JP24221498A patent/JP4282792B2/ja not_active Expired - Lifetime
- 1998-08-27 CN CNB98118779XA patent/CN1146108C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535051B2 (en) | 2000-06-09 | 2003-03-18 | Samsung Electronics Co., Ltd. | Charge pump circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69819440D1 (de) | 2003-12-11 |
| CN1212505A (zh) | 1999-03-31 |
| CA2245739A1 (en) | 1999-02-27 |
| KR100546944B1 (ko) | 2006-05-23 |
| DE69819440T2 (de) | 2004-09-09 |
| JPH11163636A (ja) | 1999-06-18 |
| CA2245739C (en) | 2007-07-03 |
| EP0905908A1 (fr) | 1999-03-31 |
| JP4282792B2 (ja) | 2009-06-24 |
| EP0905908B1 (fr) | 2003-11-05 |
| FR2767977A1 (fr) | 1999-02-26 |
| US6052015A (en) | 2000-04-18 |
| CN1146108C (zh) | 2004-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546944B1 (ko) | 저전류전하펌프용의출력단및이러한펌프를일체화시킨복조기 | |
| EP1037366B1 (en) | Charge pump circuit having switching circuits for reducing leakage currents | |
| EP1511174B1 (en) | Charge pump phase locked loop with improved power supply rejection | |
| US4970472A (en) | Compensated phase locked loop circuit | |
| US6255872B1 (en) | Charge pump circuit for PLL | |
| US7199673B2 (en) | Precharge circuit | |
| US9444468B2 (en) | Oscillator devices and methods | |
| US5764300A (en) | Control system having reduced response time | |
| US11984849B2 (en) | Switchover schemes for transition of oscillator from internal-resistor to external-resistor mode | |
| EP0945986B1 (en) | Charge pump circuit for PLL | |
| US20070052489A1 (en) | Phase locked loop system having locking and tracking modes of operation | |
| KR100396880B1 (ko) | 가변 반송 주파수를 가지는 저잡음 주파수 변조기 | |
| US7132865B1 (en) | Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop | |
| US6724273B1 (en) | Filter circuitry for voltage controlled oscillator | |
| US8525598B2 (en) | Digital to analog converter for phase locked loop | |
| US6995604B2 (en) | Current source circuit for generating a low-noise current and method of operating the current source circuit | |
| US20040124910A1 (en) | Automatic adjustment system for source current and sink current mismatch | |
| US6677789B1 (en) | Rail-to-rail linear charge pump | |
| US7764093B2 (en) | Voltage shift control circuit for PLL | |
| US6269388B1 (en) | Circuit for generating a trapezoidal signal with controlled wavefronts, particularly for a converter of satellite receiver | |
| CN117294303B (zh) | 一种直流稳压器的频率调整电路 | |
| JP2005079897A (ja) | 電圧制御発振回路、ｐｌｌ回路及びチューナ | |
| EP0844739A1 (en) | Phase-locked loop circuit, particularly for a transmitter-receiver system | |
| KR19990079930A (ko) | 위상 동기 루프 회로의 전압 제어 발진기 | |
| JPS62242408A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130121 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180110 Year of fee payment: 13 |
|
| EXPY | Expiration of term |