FI93286C - Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka - Google Patents
Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka Download PDFInfo
- Publication number
- FI93286C FI93286C FI931019A FI931019A FI93286C FI 93286 C FI93286 C FI 93286C FI 931019 A FI931019 A FI 931019A FI 931019 A FI931019 A FI 931019A FI 93286 C FI93286 C FI 93286C
- Authority
- FI
- Finland
- Prior art keywords
- digital
- loop
- phase
- synchronization
- oscillator
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000008859 change Effects 0.000 claims description 20
- 230000004044 response Effects 0.000 claims description 7
- 230000008014 freezing Effects 0.000 claims description 5
- 238000007710 freezing Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 description 5
- 238000001914 filtration Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
93286
Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka 5 Keksinnön kohteena on oheisen patenttivaatimuksen 1 johdanto-osan mukainen menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja oheisen patenttivaatimuksen 5 johdanto-osan mukainen vaihelukittu silmukka. Keksinnön mukaisen menetelmän ja vaihelukitun silmukan 10 ensisijainen käyttöalue on digitaalisten tietoliikennejär jestelmien slave-oskillaattorit eli oskillaattorit, jotka on tarkoitettu lukittumaan järjestelmän masterkellosignaa-liin.
Nykyisissä digitaalisissa siirtojärjestelmissä 15 voidaan synkronointi suorittaa joko erillisten synk-ronointiyhteyksien avulla tai käyttämällä hyväksi järjestelmän solmujen (laitteiden) välisiä normaaleja datayhteyksiä. Erillisiä synkronointiyhteyksiä käytetään vain yksittäisissä tapauksissa ja erittäin harvoin koko verkon 20 synkronoinnissa. Käytettäessä datayhteyksiä synkronointiin pitää linjakoodin olla sellainen, että solmut pystyvät erottamaan.sisääntulevasta datasignaalista myös kellotaajuuden. Näistä kellotaajuuksista voidaan verkon solmujen synkronointi saavuttaa kahdella eri perusmenetelmällä: 25 keskinäissynkroninnilla ja alistuvalla synkronoinnilla.
: Keskinäissynkronoinnissa muodostaa jokainen solmu oman kellotaajuutensa sisääntulevien signaalien taajuuksien ja oman senhetkisen kellotaajuuden keskiarvosta. Näin verkon kaikki solmut ajautuvat kohti yhteistä keskiarvotaajuutta 30 ja stabiilissa tilassa ovat saavuttaneet sen. Keskinäis- synkronointia käyttävää verkkoa ei kuitenkaan saada synk-*... ronoitumaan haluttuun lähteeseen, jolloin esim. eri verkkojen kytkeminen toisiinsa on ongelmallista, koska tällöin ei pystytä ennalta tarkasti määräämään koko verkon 35 toimintataajuutta. Alistuvassa synkronoinnissa kaikki 2 93286 verkon solmut synkronoituvat sen sijaan yhden solmun, ns. pääsolmun, kellotaajuuteen. Kukin solmu valitsee yhden tulevan signaalin taajuuden oman kellotaajuutensa lähteeksi. Solmu pyrkii valitsemaan sellaisen signaalin, 5 jolla on verkon pääsolmun kellotaajuus.
Itsenäisessä alistuvassa synkronoinnissa tekee jokainen solmu itse päätöksensä synkronoitumisestaan saamatta ulkopuolelta mitään päätöksentekoa tukevaa tietoa. Solmujen tehdessä päätöksensä synkronoitumisesta itsenäi-10 sesti joudutaan jokaiseen solmuun tekemään määritykset, mihin solmuun se synkronoituu. Nämä määritykset tehdään usein prioriteettilistan muodossa, jolloin solmu valitsee synkronointinsa lähteeksi kelvollisista sisääntulevista signaaleista sen, jolla on korkein prioriteetti. Jos tämä 15 signaali katkeaa tai sen laatu heikkenee niin, että sitä ei voida enää kelpuuttaa synkronoinnin lähteeksi, valitsee solmu listalta sen signaalin, jolla on seuraavaksi korkein prioriteetti. Prioriteettilista on valittava siten, että kaikki sillä olevat solmut ovat kyseisen solmun ja pääsol-20 mun välissä, jolloin synkronointi leviää pääsolmusta alemmille tasoille.
Alistuva itsenäinen synkronointi aiheuttaa kuitenkin rajoituksia synkronoinnille: silmukkaverkossa kaikkia yhteyksiä ei voida käyttää synkronointiin, jolloin verkon 25 dynaaminen mukautuvuus eri tilanteissa on rajoittunut.
.* Solmujen välille on tuotava kommunikointia, jotta yksit täisen solmun omaama tietomäärä riittäisi kaikissa tilanteissa päätöksentekoon ilman, että joudutaan voimakkaasti rajoittamaan synkronointiin käytettävien yhteyksien mää-30 rää, jolloin vikatilanteissa pääsolmun kellotaajuutta ei pystytä yhtä hyvin levittämään verkon solmuille.
Yksinkertaisin menetelmä laajentaa itsenäistä alistuvaa synkronointia kommunikoivaksi on ns. LP-synkronointi (loop protected). LP-synkronointi pyrkii estämään ajastuk-35 sen sekoamisen silmukkaverkoissa käyttämällä edellä mai-
II
3 93286 nittujen prioriteettilistojen apuna kahta tilabittiä mcb ja lcb, joita välitetään verkon solmujen välillä. Ensimmäinen tilabitti mcb (master control bit) kertoo sen, onko verkon synkronointi peräisin verkon pääsolmusta. Verkolle 5 määritelty pääsolmu lähettää tämän bitin loogisena nollana lähtevissä signaaleissaan ja muut solmut välittävät sen eteenpäin, mikäli ovat synkronoituneet signaaliin, jossa mcb-bitin arvo on nolla. Toinen tilabitti lcb (loop control bit) kertoo sen, onko synkronoinnissa silmukka. Verkon 10 jokainen solmu lähettää tämän bitin loogisena ykkösenä siihen suuntaan, johon on itse synkronoitunut, ja loogisena nollana muihin suuntiin.
Kukin solmu käyttää omaa prioriteettilistaansa valitessaan synkronointilähdettään, mutta tarkastaa sig-15 naalin tilan lisäksi myös mcb- ja lcb-bitit ennen kuin tekee valinnan. Solmu pyrkii ensisijaisesti löytämään sellaisen yhteyden, jonka kellotaajuus on peräisin verkon pääsolmusta (mcb=0). Mikäli tällaista yhteyttä ei löydy (vikatilanteen takia), valitsee solmu tavalliseen tapaan 20 prioriteetiltaan korkeimman toimivan yhteyden. Valitulta yhteydeltä (ajastuksen lähteeltä) edellytetään kuitenkin aina, että sen ajastus ei ole silmukassa (lcb=0), vaikka itse signaali olisikin muuten kelvollinen synkronointiin.
Jotta vältyttäisiin LP-synkronoinnin raskailta 25 määrittelyiltä (joita joudutaan vielä yleensä muuttamaan : : lisättäessä tai poistettaessa verkosta solmuja), on solmu jen välistä kommunikointia laajennettava kahdesta tilabi-tistä sanomiin. Tällaisessa sanomapohjaisessa alistuvassa synkronoinnissa solmu pystyy tekemään päätöksen omasta 30 synkronoitumisestaan sisääntulevien signaalien sisältämien synkronointisanomien avulla. Tällöin ei siis tarvita prioriteettilistaa ja verkon kaikkia yhteyksiä voidaan käyttää synkronointiin. Synkronointisanoma sisältää kaiken sen tiedon, minkä solmu tarvitsee synkronoitumiseen. Solmun on 35 tiedettävä, mistä synkronointisanoman sisältävän signaalin 4 93286 synkronointi on peräisin, jotta se synkronoituisi verkon pääsolmusta lähtöisin olevaan kellotaajuuteen. Sanomien on sisällettävä myös riittävästi muuta tietoa, jotta solmu osaisi valita tarjolla olevista vaihtoehdoista parhaan ja 5 jotta synkronointiin ei tulisi silmukoita. Eräs tunnettu sanomapohjainen synkronointimenetelmä on ns. SOMS-menetel-mä (Self-Organizing Master-Slave synchronization), jota kuvataan tarkemmin esim. suomalaisissa patenttihakemuksissa 925070-925074. Sanomapohjaisia synkronointimenetelmiä 10 on lisäksi kuvattu esim. US-patenteissa 2,986,723 ja 4,837,850.
Esillä olevan keksinnön mukainen menetelmä ja vaihe-lukittu silmukka on tarkoitettu käytettäväksi tietoliikenneverkoissa, joissa käytetään edellä kuvatun kaltaisia 15 synkronointimenetelmiä, joissa verkon solmu joutuu synkronoitumaan verkon masterkellosignaaliin.
Ongelmana näissä verkoissa on se, että synkronointi-lähteen muutoksien yhteydessä verkon eri laitteiden (solmujen) kellotaajuuksien välille syntyy eroja. Tällaisia 20 muutoksia voivat olla esim. masterkellolähteen vikaantuminen tai verkon joidenkin osien välisten yhteyksien katkeaminen. Verkon osien toimiessa eri kellotaajuuksilla syntyy näiden osien välille bittivirheryöppyjä. Ryöppyjen määrä on sitä suurempi, mitä suurempi on kellotaajuuksien 25 ero.
C I c : Perinteisesti on digitaalisten siirtojärjestelmien oskillaattorit ohjattu vapaalle värähtelylle tulevan mas-terkellon puuttuessa. Tällöin verkon ajastuksessa tapahtuva muutos aiheuttaa kaksi oskillaattorin synkronointiläh-30 teen muutosta ja niiden väliin ajanjakson, jolloin oskil laattori ei ole lukittu mihinkään ulkopuoliseen ajastus-lähteeseen. Vapaa värähtely on pyritty valmistusvaiheessa säätämään nimelliselle keskitaajuudelle. Tällä menetelmällä ei kuitenkaan voida yleensä päästä kovin hyviin tulok-35 siin, sillä (i) oskillaattorin ominaisuudet saattavat n 5 93286 muuttua ajan kuluessa, (ii) keskitaajuuden säätöä ei yleensä tehdä kovin tarkasti, (iii) masterkellotaajuus saattaa erota nimellistaajuudesta, ja (iv) oskillaattorin muuttaessa vapaan värähtelyn tilasta lukittuun tilaan, tai 5 päinvastoin, saattaa taajuudessa esiintyä voimakkaita hetkellisiä muutoksia.
Esillä olevan keksinnön tarkoituksena onkin päästä eroon edellä kuvatuista epäkohdista ja saada aikaan menetelmä, jonka avulla digitaalisen siirtojärjestelmän lait-10 teet (solmut) pystyvät seuraamaan verkon masterkellotaa-juuden muutoksia joustavasti. Tämä saavutetaan keksinnön mukaisella menetelmällä ja vaihelukitulla silmukalla, joista menetelmälle on tunnusomaista se, mitä kuvataan oheisen patenttivaatimuksen 1 tunnusmerkkiosassa ja vai-15 helukitulle silmukalle puolestaan se, mitä kuvataan oheisen patenttivaatimuksen 5 tunnusmerkkiosassa.
Keksinnön mukaisen ratkaisun ansiosta pystytään toisaalta estämään tarpeettomia kellotaajuuden muutoksia ja toisaalta nopeuttamaan tarpeellisia muutoksia synkro-20 noinnissa tapahtuvien muutosten, esim. verkon synkronoin-tilähteen tai -reitin muutosten yhteydessä.
Seuraavassa keksintöä kuvataan tarkemmin esimerkinomaisesti viitaten oheisen piirustuksen kuvioon 1, joka esittää lohkokaaviona keksinnön mukaisessa menetelmässä 25 käytettävän vaihelukitun silmukan rakennetta.
Kuviossa 1 esitetty vaihelukittu silmukka käsittää sinänsä tunnetusti vaihevertailijan 101, alipäästötyyppi-sen silmukkasuodattimen 102, jonka sisäänmenoon on kytketty vaihevertailijan ulostulosignaali, sekä jänniteohjatun 30 oskillaattorin 105, jonka ulostulosignaali on kytketty vaihevertailijan toiseen vertailusisäänmenoon. Vaihevertailijan toiseen vertailusisäänmenoon on puolestaan kytketty synkronointilähteestä (verkon pääsolmusta) peräisin oleva masterkellosignaali MCLK, joka saadaan solmun linja-35 liitäntäpiireiltä 114. Vaihevertailija 101 vertaa sisään- 6 93286 menoissaan esiintyvien signaalien vaihetta ja synnyttää näiden vaihe-eroon verrannollisen ohjaussignaalin Vei. Tämä ohjaussignaali alipäästösuodatetaan silmukkasuodatti-mella 102 ohjaussignaaliksi Vc2. Laitteen (solmun) kello-5 signaali CLK saadaan jänniteohjatun oskillaattorin 105 ulostulosta, ja kuten on hyvin tunnettua, pyrkii vaihelukittu silmukka ohjaamaan oskillaattorin ulostulosignaalin sellaiseksi, että vaihe-vertaili jän vertailusisäänmenoissa esiintyvien signaalien välillä ei ole vaihe-eroa, toisin 10 sanoen oskillaattorin ulostulosignaali lukittuu masterkel-losignaalin taajuuteen.
Keksinnön mukaisesti on vaihelukitun silmukan osaksi sijoitettu prosessorilla toteutettu digitaalinen suodatinlohko 106 toisaalta sovittamalla silmukkasuodatti-15 men 102 perään analogia/digitaali-muunnin 103, jonka ulostulosignaali syötetään suodatinlohkolle ja toisaalta kytkemällä suodatinlohkon ulostulosignaali digitaali/analo-giamuuntimen 104 kautta jänniteohjatun oskillaattorin 105 sisäänmenoon oskillaattorin taajuutta ohjaavaksi jännit-20 teeksi Vc3.
Suodatin- tai prosessorilohko 106 käsittää ensinnäkin digitaalisen alipäästösuodattimen 107, jonka sisäänmenoon on kytketty analogia/digitaali-muuntimen 103 ulostulosignaali, ja joka suorittaa lisäsuodatuksen jo ker-25 taalleen alipäästösuodatetulle ohjaussignaalille Vc2. Li-: - säksi lohko käsittää valvontayksikön 108 ja ohjausyksikön 109, jota valvontayksikkö ohjaa sekä valitsimen 110, jota ohjausyksikkö 109 ohjaa. Lisäksi suodatinlohkoon voi liittyä erillinen ohjausjännitemuisti 111, johon talletetaan 30 suodattimelta 107 saatava ohjausjännitteen arvo digitaa lisena määräajoin.
Käytännössä koko suodatinlohko 106 voi olla toteutettu jollakin tehokkaalla tietoliikenneprosessorilla, jolloin valvonta- ja ohjausyksiköt voidaan toteuttaa täy-35 sin ohjelmallisesti. Prosessori voi olla esim. tyyppiä
II
7 93286 68HC302 tai jokin muu vastaavan tasoinen yleisprosessori. Suodatinlohkoa 106 ei sen sijaan kannata toteuttaa signaaliprosessorilla, koska suodatuskuorma on kevyt tyypillisessä käytössä. (Nykykäsityksen mukaan pidetään sangen 5 hyvänä esim. ratkaisua, jossa etusuodattimen 102 kaistanleveys on noin 100 Hz ja kaistanleveyttä pienennetään 10 Hz:iin, eikä tarvita suurempaa jyrkkyyttä kuin 20dB/deka-di. Suodatuksen vaatimaa prosessoritehoa lisäisivät leveämpi etusuodatin tai suurempi jyrkkyys.) 10 Analogia/digitaali-muuntimelta 103 digitaalimuodossa saatava ohjaussignaali Vc2 on kytketty, paitsi digitaalisen suodattimen 107 sisäänmenoon, myös suoraan valitsimen 110 yhteen sisäänmenoon. Valitsimen toiseen sisäänmenoon on kytketty digitaalisen suodattimen 107 ulostulosignaali 15 ja valitsimen kolmanteen sisäänmenoon muistin lii ulostulosignaali. Valitsimen ulostulo on kytketty digitaali/ana-logia-muuntimelle 104.
Laitteen (solmun) linjaliitäntäpiireiltä 114 on lisäksi kytketty tila- tai hälytystiedot valvontayksikön 20 108 sisäänmenoon.
Mainittakoon vielä, että vaihelukitussa silmukassa (oskillaattorin ja vaihevertailijän välissä) tyypillisesti olevaa jakajaa ei ole esitetty kuviossa, koska sillä ei ole merkitystä esillä olevan keksinnön kannalta.
25 Keksinnön mukaisen vaihelukitun silmukan toiminta on : : seuraavanlainen.
Normaalitilanteessa, jossa kellosignaali CLK on lukittuneena synkronointilähteestä peräisin olevaan mas-terkellosignaaliin MCLK, alipäästösuodatetaan vaihevertai-30 lijalta 101 tuleva ohjaussignaali Vei silmukkasuodattimes- sa 102 ja syötetään suodatettu ohjaussignaali Vc2 analo-gia/digitaali-muuntimen 103 kautta digitaaliselle alipääs-tösuodattimelle 107, jolta se lisää suodatettuna syötetään digitaali/analogia-muuntimen 104 kautta oskillaattorin 105 35 taajuutta ohjaavaksi jännitteeksi Vc3. Tässä tilanteessa 93286 δ on siis ohjausyksikkö 109 ohjannut valitsimen 110 asentoon, jossa valitsimen ulostuloon kytketään se sisäänmeno, johon on kytketty digitaalisen alipäästösuodattimen 107 ulostulosignaali.
5 Kun valvontayksikkö 108 saa laitteen (solmun) linja- liitäntäpiireiltä 114 tiedon, ettei lukituslähteeksi kel-paavaa masterkellosignaalia enää ole, suodatinlohko (prosessori) estää ohjausjännitteen Vc3 muutokset niin kauan kuin lukittuminen masterkellotaajuuteen ei ole mahdollista 10 synkronointilähteen tai -reitin muutoksen ollessa vielä kesken. Estotarpeen havaitseminen perustuu linjaliitäntä-piireiltä 114 saataviin tila- tai hälytystietoihin, joita voivat olla esim. seuraavat tiedot: - hälytystieto siitä, että signaali puuttuu siitä 15 laitteen (solmun) tuloliitännästä, josta ajastus (master- kellosignaali) on otettu, tai hälytystieto siitä, että kyseisen tuloliitännän signaali on heikentynyt niin, ettei sitä voida enää käyttää synkronointiin, - LP-ajastusbittien tilan muuttuminen niin, että 20 ajastuslähteen vaihtaminen on tarpeen, tai - SOMS-ajastussanoman tilan muuttuminen niin, että ajastuslähteen vaihtaminen on tarpeen.
Valvontayksikkö 108 antaa näiden tila- tai hälytys-tietojen perusteella ohjausyksikölle 109 tiedon muutosvai-25 heesta, ja ohjausyksikkö ohjaa tämän tiedon perusteella : digitaali/analogia-muunninta 104 tai valitsinta 110. Os killaattorin ohjausjännitteen Vc3 muutos estetään jäädyttämällä digitaali/analogia-muuntimen 104 lähtöjännite siihen arvoon, jossa se oli estotarpeen havaitsemishetkel-30 lä. Tämä voidaan tehdä esim. antamalla ohjausyksiköltä ohjelmallisesti jäädytyskäsky CTRL digitaali/analogia-muuntimelle 104. Mikäli linjaliitäntäpiirien, valvontayksikön ja ohjausyksikön muodostaman valvontajärjestelmän viiveet ovat edellä kuvatuissa toiminnoissa niin suuria, 35 ettei pelkkä digitaali/analogia-muuntimen ulostulosignaa- 9 93286
Iin jäädytys ehdi estää aiheettomia taajuuden muutoksia, voidaan vaihelukitun silmukan toimintaa parantaa tallettamalla määräajoin muistiin 111 digitaaliselta alipääs-tösuodattimelta 107 saatava ohjausjännitteen arvo digitaa-5 lisena. Peräkkäisten talletusten välisen ajan määrää edellä mainittu valvontajärjestelmän viive. Aika on valittava siten, että palaaminen kunnossaolevan masterkellosignaalin aikaiseen ohjausjännitteeseen on mahdollista. Tässä tapauksessa suoritetaan digitaali/analogia-muuntimen 104 10 lähtöjännitteen jäädytys siten, että ohjausyksikkö 109 ohjaa valitsimen 110 sellaiseen asentoon, että muistissa 111 oleva signaaliarvo kytkeytyy valitsimen 110 ulostulon kautta suoraan digitaali/analogiamuuntimelle 104.
Suurin hyöty ohjaussignaalin Vc3 (eli oskillaattori-15 taajuuden) jäädyttämisestä saavutetaan silloin, kun uusi synkronointilähde on sama kuin aikaisempi. Katkoksen syynä on tällöin voinut olla esim. pelkästään hetkellinen häiriö tai synkronointireitin muuttuminen verkossa. Näin pystytään tarpeeton kellotaajuuden muutos estämään.
20 Kun ajastukseen kelvollinen signaali jälleen löyde tään, muuttaa suodatinlohko 106 (prosessori) vaihelukitun silmukan taajuusvastetta väliaikaisesti leveämmäksi. Lu-kittumistarpeen havaitseminen perustuu jälleen linjalii-täntäpiireiltä 114 saataviin tila- tai hälytystietoihin, 25 joita voivat olla esim. seuraavat: - hälytystieto siitä, että kelvollinen signaali on palautunut siihen tuloliitäntään, josta ajastus (master-kellosignaali) on tarkoitus ottaa, - LP-ajastusbittien tilan muuttuminen niin, että 30 ajastuslähteen vaihtaminen on tarpeen, tai - SOMS-ajastussanoman tilan muuttuminen niin, että ajastuslähteen vaihtaminen on tarpeen.
Taajuusvasteen muuttaminen voidaan suorittaa kopioimalla analogia/digitaali-muuntimelta 103 saatava ohjaus-35 jännitteen digitaalinen arvo suoraan digitaali/analogia- 0 10 93286 muuntimelle 104 tietyn määräajan. Tällöin siis ohjausyksikkö 109 ohjaa valitsimen 110 sellaiseen asentoon, että analogia/digitaali-muuntimen ulostulossa oleva signaaliarvo kytkeytyy valitsimen ulostulon kautta suoraan 5 digitaali/analogiamuuntimelle. Tässä tapauksessa jää siis suodattimessa 107 tapahtuva digitaalinen suodatus pois, jolloin vaihelukon silmukan kaistanleveys kasvaa merkittävästi (vaihelukon taajuusvasteen leventämisellä tarkoitetaan silmukan suorittaman alipäästösuodatuksen kaistanle-10 veyden kasvattamista). Kaistanleveyden kasvattaminen puolestaan nopeuttaa silmukan lukittumista, mikä on sinänsä tunnettua. Edellä mainitun määräajan, jonka pituinen kopi-ointivaihe on, pituus riippuu oskillaattorin 105 ohjautu-misnopeudesta. Määräajan minimikeston tulee vastata maini-15 tun ohjautumisajan maksimia. Määräajan kuluttua umpeen ohjaa ohjausyksikkö 109 valitsimen 110 jälleen asentoon, jossa valitsimen ulostuloon kytketään se sisäänmeno, johon on kytketty digitaalisen alipäästösuodattimen 107 ulostulosignaali, jolloin silmukka muuttuu jälleen hitaammaksi.
20
Vaikka keksintöä on edellä selostettu viitaten oheisten piirustusten mukaisiin esimerkkeihin, on selvää, ettei keksintö ole rajoittunut siihen, vaan sitä voidaan muunnella edellä ja oheisissa patenttivaatimuksissa esite-25 tyn keksinnöllisen ajatuksen puitteissa. Esim. prosesso-; rilla toteutettavan suodatinlohkon yksityiskohtaisempi toteutus samojen toimintojen toteuttamiseksi voi vaihdella. Keksinnön mukainen ratkaisu ei myöskään välttämättä ole sidottu digitaalisen tietoliikenneverkon solmun kello-30 signaalin muodostamiseen, vaan muutkin vastaavanlaiset käyttökohteet ovat mahdollisia.
Claims (9)
1. Menetelmä kellosignaalin (CLK) muodostamiseksi vaihelukitun silmukan avulla, joka silmukka käsittää 5 vaihevertailijan (101), silmukkasuodattimen (102) ja jän-niteohjatun oskillaattorin (105), ja jonka menetelmän mukaisesti tuodaan synkronointilähteestä peräisin oleva synkronointisignaali (MCLK), johon kellosignaali lukitaan, vaihevertailijan (101) ensimmäiseen sisäänmenoon, ja siilo mukan lukittumista nopeutetaan kasvattamalla silmukan kaistanleveyttä, tunnettu siitä, että oskillaattorin (105) ohjausjännitteen (Vc3) muutokset estetään väliaikaisesti vasteena muutokselle, jossa kyseisellä hetkellä käytetty synkronointisignaali muuttuu kelvottomaksi 15 käytettäväksi ajastukseen, ja että silmukan kaistanleveyttä kasvatetaan väliaikaisesti vasteena muutokselle, jossa ajastukseen kelvollinen synkronointisignaali otetaan jälleen käyttöön.
2. Patenttivaatimuksen 1 mukainen menetelmä, t u n -20 n e t t u siitä, että oskillaattorin (105) ohjausjännitteen (Vc3) muutokset estetään ja silmukan kaistanleveyttä kasvatetaan kytkemällä silmukkasuodattimen (102) ja oskillaattorin (105) väliin analogia/digitaali-muunnin (103), digitaalinen alipäästösuodatin (107) ja digitaali/analo- 25 gia-muunnin (104), jolloin ohjausjännitteen muutos este-?' - tään jäädyttämällä digitaali/analogia-muuntimen (104) ulostulosignaali oleellisesti sillä hetkellä vallinneeseen arvoonsa ja silmukan kaistanleveyttä kasvatetaan väliaikaisesti kytkemällä analogia/digitaali-muuntimen ulostu-30 lossa esiintyvä ohjaussignaali digitaalisen alipääs-tösuodattimen (107) ohi mainitulle digitaali/analogia-muuntimelle (104).
3. Patenttivaatimuksen 2 mukainen menetelmä, tunnettu siitä, että oskillaattorin (105) ohjausjännit- 25 teen digitaalinen arvo talletetaan määräajoin muistiin 12 93286 (111) , ja että digitaali/analogia-muuntimen (104) ulostulosignaalin jäädytys suoritetaan kytkemällä muistissa oleva arvo digitaali/analogia-muuntimen (104) sisään-menoon.
4. Patenttivaatimuksen l tai 3 mukainen menetelmä, jossa digitaalisen tietoliikenneverkon solmun kellosignaali muodostetaan verkon pääsolmusta peräisin olevasta mas-terkellosignaalista (MCLK), tunnettu siitä, että mainitut muutostiedot saadaan solmun linjaliitäntäpiireil- 10 tä (114).
5. Vaihelukittu silmukka kellosignaalin muodostamiseksi, joka silmukka käsittää vaihevertailijän (101), sil-mukkasuodattimen (102) ja jänniteohjatun oskillaattorin (105), jolloin synkronointilähteestä peräisin oleva synk- 15 ronointisignaali (MCLK), johon kellosignaali lukitaan, on kytketty vaihevertailijän (101) sisäänmenoon, tunnet-t u siitä, että se käsittää yhdistelmänä - elimet (108, 109, 110, 104, 111) oskillaattorin (105) ohjausjännitteen (Vc3) muutosten estämiseksi väliai- 20 kaisesti vasteena muutokselle, jossa kyseisellä hetkellä - käytetty synkronointisignaali muuttuu kelvottomaksi käytettäväksi ajastukseen, ja - elimet (108-110) silmukan kaistanleveyden kasvattamiseksi väliaikaisesti vasteena muutokselle, jossa ajas- 25 tukseen kelvollinen synkronointisignaali otetaan jälleen : käyttöön.
6. Patenttivaatimuksen 5 mukainen vaihelukittu silmukka, tunnettu siitä, että mainitut elimet käsittävät silmukkasuodattimen (102) ja oskillaattorin (105) 30 väliin sovitetun lohkon, joka käsittää peräkkäin analo- gia/digitaali-muuntimen (103), muistilla (111) varustetun prosessorin (106) , joka käsittää digitaalisen alipääs-tösuodattimen (107), ja digitaali/analogia-muuntimen (104).
7. Patenttivaatimuksen 6 mukainen vaihelukittu sil- n 13 93286 mukka, tunnettu siitä, että mainitut elimet oskillaattorin (105) ohjausjännitteen (Vc3) muutosten estämiseksi käsittävät mainitun muistin (111), valitsimen (110), jonka yhteen sisäänmenoon muistin ulostulosignaali 5 on kytketty sekä mainitun digitaali/analogia-muuntimen (104), jonka sisäänmenoon valitsimen (110) ulostulo on kytketty.
8. Patenttivaatimuksen 7 mukainen vaihelukittu silmukka, tunnettu siitä, että mainitut elimet silmu- 10 kan kaistanleveyden kasvattamiseksi käsittävät mainitun valitsimen (110), jonka sisäänmenoihin on kytketty digitaalisen alipäästösuodattimen (107) ulostulo ja analo-gia/digitaali-muuntimen (103) ulostulo, ja jonka ulostulo on kytketty digitaali/analogia-muuntimen (104) sisäänme- 15 noon.
9. Patenttivaatimuksen 6 mukainen vaihelukittu sil mukka, jolla digitaalisen tietoliikenneverkon solmun kellosignaali muodostetaan verkon pääsolmusta peräisin olevasta masterkellosignaalista (MCLK),tunnettu sii- 20 tä, että prosessori (106) on kytketty solmun linjaliitän- täpiireille (114) mainittujen muutostietojen syöttämiseksi prosessorille. • t • r. 14 93286
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI931019A FI93286C (fi) | 1993-03-08 | 1993-03-08 | Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka |
| AU61430/94A AU6143094A (en) | 1993-03-08 | 1994-03-03 | Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop |
| PCT/FI1994/000076 WO1994021047A1 (en) | 1993-03-08 | 1994-03-03 | Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop |
| DE4491210T DE4491210T1 (de) | 1993-03-08 | 1994-03-03 | Verfahren zur Erzeugung eines Taktsignals mit Hilfe eines Phasenregelkreises und ein Phasenregelkreis |
| GB9518446A GB2291548B (en) | 1993-03-08 | 1994-03-03 | Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI931019 | 1993-03-08 | ||
| FI931019A FI93286C (fi) | 1993-03-08 | 1993-03-08 | Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI931019A0 FI931019A0 (fi) | 1993-03-08 |
| FI931019A FI931019A (fi) | 1994-09-09 |
| FI93286B FI93286B (fi) | 1994-11-30 |
| FI93286C true FI93286C (fi) | 1995-03-10 |
Family
ID=8537510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI931019A FI93286C (fi) | 1993-03-08 | 1993-03-08 | Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka |
Country Status (5)
| Country | Link |
|---|---|
| AU (1) | AU6143094A (fi) |
| DE (1) | DE4491210T1 (fi) |
| FI (1) | FI93286C (fi) |
| GB (1) | GB2291548B (fi) |
| WO (1) | WO1994021047A1 (fi) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2317280A (en) * | 1996-09-11 | 1998-03-18 | Roke Manor Research | Bandwidth adjustment in phase locked loops |
| GB2319409B (en) * | 1996-11-15 | 1999-01-27 | Nokia Telecommunications Oy | Apparatus and method for stabilising the frequency of a phase locked loop |
| US6345079B1 (en) * | 1997-10-29 | 2002-02-05 | Victor Company Of Japan, Ltd. | Clock signal generation apparatus |
| FI20000638A (fi) | 2000-03-17 | 2001-09-18 | Nokia Mobile Phones Ltd | Oskillaattorin säätö |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980899A (en) * | 1988-06-21 | 1990-12-25 | Siemens Ag | Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange |
| CA1325251C (en) * | 1988-09-02 | 1993-12-14 | Shigeki Saito | Frequency synthesizer |
| JPH02177725A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | Ｐｌｌシンセサイザ回路 |
| US5028885A (en) * | 1990-08-30 | 1991-07-02 | Motorola, Inc. | Phase-locked loop signal generation system with control maintenance |
-
1993
- 1993-03-08 FI FI931019A patent/FI93286C/fi active
-
1994
- 1994-03-03 AU AU61430/94A patent/AU6143094A/en not_active Abandoned
- 1994-03-03 WO PCT/FI1994/000076 patent/WO1994021047A1/en active Application Filing
- 1994-03-03 GB GB9518446A patent/GB2291548B/en not_active Expired - Fee Related
- 1994-03-03 DE DE4491210T patent/DE4491210T1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| GB2291548A (en) | 1996-01-24 |
| FI931019A (fi) | 1994-09-09 |
| WO1994021047A1 (en) | 1994-09-15 |
| FI93286B (fi) | 1994-11-30 |
| DE4491210T1 (de) | 1996-02-22 |
| GB9518446D0 (en) | 1995-11-15 |
| GB2291548B (en) | 1997-01-08 |
| AU6143094A (en) | 1994-09-26 |
| FI931019A0 (fi) | 1993-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139126B1 (en) | Phase-locked loops and electrical networks incorporating them | |
| US20060171496A1 (en) | Digital PLL circuit | |
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| KR100335861B1 (ko) | 다이나믹 백업 기능을 갖는 위상 동기 루프 회로 | |
| US8619755B2 (en) | Systems and methods for providing a dual-master mode in a synchronous ethernet environment | |
| GB2248737A (en) | Phase-lock loops | |
| JPH06102964A (ja) | 情報処理システム | |
| US6362670B1 (en) | Controlled slew reference switch for a phase locked loop | |
| FI93286C (fi) | Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka | |
| JP4629201B2 (ja) | 同期階層ネットワークシステム中でデータを伝送する方法および同期階層ネットワークシステム | |
| FI93285B (fi) | Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka | |
| US4536876A (en) | Self initializing phase locked loop ring communications system | |
| EP1113616B1 (en) | Method for recovering a clock signal in a telecommunications system and circuit thereof | |
| AU675840B2 (en) | Composite clock signal | |
| FI93287B (fi) | Menetelmä toisiinsa kytkettyjen SDH- ja PDH-tietoliikenneverkkojen synkronoimiseksi | |
| US5502751A (en) | Digital phase locked loop | |
| EP1094608B1 (en) | An improved delay-locked loop circuit | |
| JPH0225309B2 (fi) | ||
| FI97003B (fi) | Menetelmä vaihelukitun silmukan ohjaamiseksi sekä vaihelukittu silmukka | |
| US6489852B1 (en) | Slew controlled frame aligner for a phase locked loop | |
| US20020126783A1 (en) | System and method for timing references for line interfaces | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| EP0814579A2 (en) | Double ring-type local area network system capable of switching transmission paths without interruption | |
| US20040184485A1 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss | |
| JP2558240B2 (ja) | 従属同期装置の基準クロック切換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB | Publication of examined application |