JP2558240B2 - 従属同期装置の基準クロック切換回路 - Google Patents

従属同期装置の基準クロック切換回路

Info

Publication number
JP2558240B2
JP2558240B2 JP2247900A JP24790090A JP2558240B2 JP 2558240 B2 JP2558240 B2 JP 2558240B2 JP 2247900 A JP2247900 A JP 2247900A JP 24790090 A JP24790090 A JP 24790090A JP 2558240 B2 JP2558240 B2 JP 2558240B2
Authority
JP
Japan
Prior art keywords
reference clock
clock
slave
pll
synchronizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2247900A
Other languages
English (en)
Other versions
JPH04127631A (ja
Inventor
眞司 清田
久 中川
浩永 山崎
昭彦 上野
義彦 三浦
功 石倉
浩 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP2247900A priority Critical patent/JP2558240B2/ja
Publication of JPH04127631A publication Critical patent/JPH04127631A/ja
Application granted granted Critical
Publication of JP2558240B2 publication Critical patent/JP2558240B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、網同期ディジタル通信網に使用される従
属同期装置において、基準クロックの分配路が断になっ
たとき、他の基準クロックを作り、引続きデータ信号を
入出力できるようにする基準クロック切換回路について
のものである。
[従来の技術] 従属同期装置は主局の基準クロック源から供給される
基準クロックに同期してデータ信号を入出力する。基準
クロックは、クロック分配路を通して各局に分配され、
各局内の従属同期装置に供給されるが、加入者宅内に設
置される従属同期装置に対しては、クロック分配路がな
く、伝送路を通して送られるデータ信号から基準クロッ
クの成分を抽出し基準クロックを取り出している。
次に、基準クロック源と従属同期装置の接続関係を第
4図と第5図により説明する。第4図と第5図では、従
属同期装置3と従属同期装置4の部分が相違するが、そ
の他の部分は同じである。
第4図の従属同期装置3は局内に設置され、クロック
分配路1Bを通して基準クロック源1から基準クロックを
直接供給される。これに対し、第5図の従属同期装置4
は加入者宅内に設置され、第4図のようなクロック分配
路1Bはないので、伝送路2Aを通し、従属同期装置2から
送られるデータ信号から基準クロックを抽出する。
第4図と第5図の従属同期装置2はクロック分配路1A
を通し基準クロック源1から基準クロックの供給を受け
る。
次に、従来技術による従属同期装置2の主な構成を第
6図により説明する。
第6図のクロック分配路1A、伝送路2A・3Aは、第4図
と第5図のクロック分配路1A、伝送路2A・3Aにそれぞれ
対応する。
第6図の21はクロック抽出であり、伝送路3Aから入力
する入力データ信号からクロック成分を抽出し、抽出ク
ロック21Aとして出力する。抽出クロック21Aは入力処理
部22に送られ、伝送路3Aからの入力データ信号に対し符
号変換・フレーム同期などの入力処理をする。
入力処理部22で処理された入力データ信号はジッタを
含むため、エラスティックストア部23に送り、ジッタを
除く。エラスティックストア部23のライトクロックには
抽出クロック21Aが供給され、リードクロックにはクロ
ック分配路1Aからの基準クロックが供給される。
抽出クロック21Aによるライトクロックはジッタを含
んでいるが、その平均周波数はクロック分配路1Aからの
基準クロックによるリードクロックの周波数と正確に一
致している必要がある。
入力処理部22のフレーム周期とエラスティックストア
部23については、山下孚編著「やさしいディジタル伝
送」電気通信協会、昭和59年の3.4.2ディジタル同期端
局装置の項にも記載されている。
エラスティックストア部23でジッタを除かれた信号
は、さらに処理され、次段の局内装置5へ送られる。
第6図の24は出力処理部である。出力処理部24は入力
処理部22の逆の機能をもち、クロック分配路1Aからの基
準クロックで信号の同期をとり、符号変換し伝送路2Aへ
出力データ信号を送出する。この出力データ信号は、基
準クロックで同期をとっているので、基準クロックの周
波数成分を含んでいる。
第5図の従属同期装置4には、クロック分配路1Bがな
いので、第6図の出力処理部24の出力データ信号から伝
送路2Aを通して基準クロックを抽出する。
次に、クロック分配路1Aの障害で基準クロックが断に
なった場合を考える。
この場合には、第6図のエラスティックストア部23と
出力処理部24に基準クロックが供給されないので、従属
同期装置2は動作不能になる。いいかえると、伝送路3A
・入力処理部22・エラスティックストア部23から局内装
置5への経路と、局内装置5から出力処理部24・伝送路
2Aを通る経路が使用できないことになる。
[発明が解決しようとする課題] 第6図の従属同期装置2はクロック分配路1Aを通して
基準クロックの供給を受けているが、クロック分配路1A
に障害が発生し、基準クロックが断になると、伝送路2A
・3Aが正常でも、伝送路2A・3Aの伝送路を経由する通信
はできなくなる。
この発明は次の(A)・(B)から1つを選択するこ
とにより、クロック分配路1Aが断になり基準クロック源
1からの基準クロックが供給されなくなっても、通信を
確保する従属同期装置を提供するものである。
(A)第4図の従属同期装置2に供給される基準クロッ
クが断になっても、従属同期装置3には正常に基準クロ
ックが供給され、従属同期装置3から伝送路3Aを通して
送られるデータ信号は基準クロック成分を含むことに着
目し、これを抽出して基準クロックを作り、通信を確保
する。
(B)第5図の従属同期装置2に供給される基準クロッ
クが断になると、基準クロックを得る手段はないが、従
属同期装置2の中に仮の基準クロック源となる発振器を
用意し、この仮の基準クロックにより通信を確保する。
この場合、従属同期装置2の次段に接続する局内装置5
とのデータ信号送受において周期的に誤りが発生する。
その原因は、従属同期装置2は仮の基準クロックに同期
しているのに対し、次段の局内装置5は正規の基準クロ
ックに同期していることと、仮の基準クロック周波数は
正規の基準クロック周波数と正確には一致していないこ
とによる。両クロックの位相が時間とともにずれてい
き、図には示していないが、局内装置5内のエラスティ
ックストア部、または従属同期装置2内にあり、局内装
置5からのデータ信号を受けるエラスティックストア部
がオーバフローを起すごとに誤りが発生する。(B)の
方法では周期的に誤りが発生するが、故障復旧までの応
急措置として(B)の方法を採用する。
なお、(A)と(B)のどちらの方法を選ぶかは、予
め決めておく。
[課題を解決するための手段] この目的を達成するため、第1の発明では、基準クロ
ック源1からの基準クロックを第1のクロック分配路1A
から供給される第1の従属同期装置2と、基準クロック
源1からの基準クロックを第2の従属同期装置3との間
において直列に送受信する網同期ディジタル通信網にお
ける従属同期装置の基準クロック切換回路であって、前
記第1の従属同期装置2に、第1のクロック分配路1Aか
らの基準クロックの有無を検出する断検出部25と、断検
出部25が基準クロックありを検出したときは基準クロッ
クを選択し、断検出部25が基準クロックなしを検出した
ときは第1の従属同期装置2内の抽出クロック21Aを選
択するセレクタ28と、セレクタ28の出力を入力とし、第
1の従属同期装置2の動作クロックを出力するPLL29と
を備え、第1のクロック分配路1Aからの基準クロックが
ある場合はPLL29を基準クロックに位相同期させ、第1
のクロック分配路1Aからの基準クロックがない場合はPL
L29を第2の従属同期装置の出力データから抽出した抽
出クロック21Aに位相同期させる。
また、第2の発明では、第1の発明において、断検出
部25から前記セレクタ28へ出力される検出信号を有効ま
たは無効に切り換える切換手段26、27を設けたことを特
徴としている。
次に、第1の発明による従属同期装置の基準クロック
切換回路の構成例を第1図により説明する。
第1図の25は断検出部、28はセレクタ、29はPLLであ
り、その他は第6図と同じものである。
断検出部25は、クロック分配路1Aからの基準クロック
をモニタし、この基準クロックが正常に供給されている
ときは論理「0」を出力し、基準クロックが断のときは
論理「1」を出力する。断検出部25の出力は、セレクタ
28の制御入力28Cに入る。
セレクタ28の第1の信号入力28Aには、クロック抽出
部21からの抽出クロック21Aが入り、セレクタ28の第2
の信号入力28Bにはクロック分配路1Aからの基準クロッ
クが入る。
セレクタ28の制御入力28Cが論理「1」のときは、第
1の信号入力28Aが選択され、セレクタ28の出力にな
る。また、制御入力28Cが論理「0」のときは、第2の
信号入力28Bが選択され、セレクタ28の出力になる。セ
レクタ28の出力はPLL29に入る。
PLL29は入力したクロックに位相同期して発振し、そ
の発振信号を動作クロックとして出力する。抽出クロッ
ク21Aは基準クロックに同期しているので、抽出クロッ
ク21Aに位相同期した動作クロックの周波数は基準クロ
ックの周波数と正確に一致する。また、抽出クロック21
Aはジッタを含んでいるが、PLL29により抑圧され、動作
クロックにはジッタを含まなくなる。
また、PLL29の入力クロックが断になった場合、PLL29
は自走発振するが、自走発振周波数を基準クロックの周
波数とほぼ同じにするため、PLL29内のVCOには水晶発振
子を用いる。
PLL29は位相ロックループと呼ばれ、その構成、特性
などの詳細については、例えば、小川伸郎著「新しいPL
L技術」オーム社、昭和62年に記載されている。
PLL29の出力は、エラスティックストア部23のリード
クロックと出力処理部24のクロックになる。
第1図と第6図を比較すればわかるとおり、第1図の
PLL29の出力は第6図の基準クロックの代りに用いられ
ている。
次に、従属同期装置の基準クロック切換回路の他の構
成を第2図により説明する。第2図には、第1図の断検
出部25、セレクタ28はなく、PLL29がクロック分配路1A
に直接接続されている。
クロック分配路1Aからの基準クロックが正常に供給さ
れているときは、PLL29は基準クロックに位相同期して
発振する。
クロック分配路1Aからの基準クロックが断の場合は、
PLL29は自走発振する。PLL29の自走発振周波数は基準ク
ロックの周波数とほぼ同じにしているが、正確に一致さ
せることはできない。
[実施例] 次に、第2の発明による実施例の構成を第3図により
説明する。第3図の26は切換スイッチ、27はANDゲート
であり、その他は第1図と同じものである。
断検出部25の出力は、ANDゲート27の第1の入力27Aに
入る。
切換スイッチ26は、基準クロックが断の場合、入力デ
ータ信号のクロック成分にPLL29を位相同期させるか、
自走させるかを選択するものであり、PLL29を位相同期
させるときは論理「1」側に接続し、PLL29を自走させ
るときは論理「0」側に接続する。切換スイッチ26の出
力はANDゲート27の第2の入力27Bに入る。ANDゲート27
の出力はセレクタ28の制御入力28Cに入る。以下の動作
は第1図と同じである。
[作用] 次に、第3図のクロック分配路1Aから正常に基準クロ
ックが供給されている場合と、基準クロックが断の場合
について説明する。
(ア) 基準クロックが供給されている場合 断検出部25は、基準クロックをモニタし、「クロック
あり」と判断するので、論理「0」を出力する。断検出
部25の出力は、ANDゲート27の第1の入力27Aに入り、AN
Dゲート27の第2の入力27Bには無関係にセレクタ28の制
御入力28Cを論理「0」にする。その結果、セレクタ28
はクロック分配路1Aからの基準クロックを選択し、PLL2
9に送る。PLL29は、この基準クロックに位相同期して発
振し、その発振信号を動作クロックとして出力する。こ
れにより、動作クロック周波数は基準クロック周波数と
正確に一致する。
(イ) 基準クロックが断の場合 この場合、第4図に対してはPLL29を位相同期させ、
第5図に対してはPLL29を自走発振させる。
第4図では、クロック分配路1Aの障害により従属同期
装置2に供給される基準クロックが断になっても、従属
同期装置3には基準クロックが供給されており、伝送路
3Aを通して送られてくる入力データ信号には、基準クロ
ック成分を含むので、これを抽出してPLL29を位相同期
させれば基準クロック周波数と正確に一致した周波数の
動作クロックを得ることができる。これに対し、第5図
ではクロック分配路1Aの障害により基準クロックが断に
なると、基準クロックを得る手段はないので、PLL29を
自走発振させて動作クロックを生成する。
(イ)−1 PLL29を位相同期させる場合 この場合は、第3図の切換スイッチ26を論理「1」側
に設定する。クロック分配路1Aからの基準クロックは断
なので、断検出部25の出力は論理「1」になる。ANDゲ
ート27の第1の入力27Aと第2の入力27Bはともに論理
「1」になるので、セレクタ28の制御入力28Cは論理
「1」になる。その結果、セレクタ28の第1の入力28A
を選ぶ。
PLL29は抽出クロック21Aに位相同期して発振し、その
発振信号を動作クロックにする。
(イ)−2 PLL29を自走発振させる場合 この場合は、第3図の切換スイッチ26を論理「0」側
にする。切換スイッチ26の出力はANDゲート27の第2の
入力27Bに入り、ANDゲート27の第1の入力27Aには関係
なく、セレクタ28の制御入力を論理「0」にする。これ
により、セレクタ28は第2の入力28Bを選ぶ。しかし、
基準クロックは断なので、PLL29への入力信号はなく、P
LL29は自走発振する。PLL29のVCOに水晶発振子を用いる
ことにより、自走発振周波数を基準クロックの周波数と
ほとんど同じにすることができるが、正確に一致させる
ことはできない。
(ウ) 正常から断、断から正常の過渡状態 切換スイッチ26が論理「1」でPLL29を入力データ信
号のクロック成分に位相同期させる設定になっている場
合、基準クロックが正常に供給されている状態から断に
なるとき、または逆に断状態から故障復旧により正常状
態に戻るとき、セレクタ28の出力の位相は不連続に変化
する。セレクタ28の切換タイミングによっては一瞬、そ
の出力が断になることもある。このような変化に対し
て、PLL29は瞬間的に自走状態になるが、PLL29は一種の
積分回路として働くので、PLL29の出力の位相は連続し
た変化となり、急激に変化することはない。これは、PL
Lの特徴の一つであり、これにより動作クロックの位相
変化が連続したものとなり、動作クロックを用いるエラ
スティックストア部23・出力処理部24などは安定に動作
する。このことは、切換スイッチ26が論理「0」でPLL2
9を自走させる設定になっている場合にも成り立つ。
[発明の効果] この発明によれば、クロック分配路の障害により基準
クロックが断になっても、入力データ信号が基準クロッ
クと同期がとれている場合は、この入力データ信号に含
まれる基準クロック成分に位相同期した動作クロックを
生成するので、障害がない場合と同様に通信ができる。
また、入力データ信号が基準クロックと同期がとれて
いない場合には、PLLを自走発振させて動作クロックを
生成し、故障復旧までの間、周期的誤りを発生するが通
信を確保できる。
【図面の簡単な説明】
第1図は第1の発明による従属同期装置の基準クロック
切換回路、第2図は他の構成の従属同期装置の基準ブロ
ック切換回路、第3図は第2の発明による実施例の構成
図、第4図は基準クロック源と従属同期装置の接続関係
説明図、第5図は基準クロック源と従属同期装置の他の
接続関係説明図、第6図は従来技術による従属同期装置
2の主な構成図である。 1……基準クロック源、1A……クロック分配路、1B……
クロック分配路、2……従属同期装置、2A……伝送路、
3……従属同期装置、3A……伝送路、4……従属同期装
置、5……局内装置、21……クロック抽出部、21A……
抽出クロック、22……入力処理部、23……エラスティッ
クストア部、24……出力処理部、25……断検出部、26…
…切換スイッチ、27……ANDゲート、28……セレクタ、2
9……PLL。
フロントページの続き (72)発明者 中川 久 東京都港区芝浦4丁目9番25号 芝浦ス クエアビル 東京通信ネットワーク株式 会社内 (72)発明者 山崎 浩永 東京都港区芝浦4丁目9番25号 芝浦ス クエアビル 東京通信ネットワーク株式 会社内 (72)発明者 上野 昭彦 東京都港区芝浦4丁目9番25号 芝浦ス クエアビル 東京通信ネットワーク株式 会社内 (72)発明者 三浦 義彦 東京都大田区蒲田4丁目19番7号 安藤 電気株式会社内 (72)発明者 石倉 功 東京都大田区蒲田4丁目19番7号 安藤 電気株式会社内 (72)発明者 鎌田 浩 東京都大田区蒲田4丁目19番7号 安藤 電気株式会社内 (56)参考文献 特開 昭48−55610(JP,A) 特開 昭61−142833(JP,A) 特開 平1−309540(JP,A) 特開 平1−137842(JP,A) 特開 昭63−48928(JP,A) 特開 平1−288134(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】基準クロック源(1)からの基準クロック
    を第1のクロック分配路(1A)から供給される第1の従
    属同期装置(2)と、基準クロック源(1)からの基準
    クロックを第2のクロック分配路(1B)から供給される
    第2の従属同期装置(3)との間において直列にデータ
    送受信する網同期ディジタル通信網における従属同期装
    置の基準クロック切換回路であって、 前記第1の従属同期装置(2)に、 第1のクロック分配路(1A)からの基準クロックの有無
    を検出する断検出部(25)と、 断検出部(25)が基準クロックありを検出したときは基
    準クロックを選択し、断検出部(25)が基準クロックな
    しを検出したときは第1の従属同期装置(2)内の抽出
    クロック(21A)を選択するセレクタ(28)と、 セレクタ(28)の出力を入力とし、第1の従属同期装置
    (2)の動作クロックを出力するPLL(29)とを設け、 第1のクロック分配路(1A)からの基準クロックがある
    場合はPLL(29)を基準クロックに位相同期させ、第1
    のクロック分配路(1A)からの基準クロックがない場合
    はPLL(29)を前記第2の従属同期装置の出力データか
    ら抽出した抽出クロック(21A)に位相同期させること
    を特徴とする従属同期装置の基準クロック切換回路。
  2. 【請求項2】前記断検出部(25)から前記セレクタ(2
    8)へ出力される検出信号を有効または無効に切り換え
    る切換手段(26)(27)を設けたことを特徴とする請求
    項1記載の従属同期装置の基準クロック切換回路。
JP2247900A 1990-09-18 1990-09-18 従属同期装置の基準クロック切換回路 Expired - Fee Related JP2558240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2247900A JP2558240B2 (ja) 1990-09-18 1990-09-18 従属同期装置の基準クロック切換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2247900A JP2558240B2 (ja) 1990-09-18 1990-09-18 従属同期装置の基準クロック切換回路

Publications (2)

Publication Number Publication Date
JPH04127631A JPH04127631A (ja) 1992-04-28
JP2558240B2 true JP2558240B2 (ja) 1996-11-27

Family

ID=17170235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2247900A Expired - Fee Related JP2558240B2 (ja) 1990-09-18 1990-09-18 従属同期装置の基準クロック切換回路

Country Status (1)

Country Link
JP (1) JP2558240B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611128B2 (ja) * 1984-12-14 1994-02-09 三菱電機株式会社 プレジオクロナス整合装置
JPS6348928A (ja) * 1986-08-18 1988-03-01 Fujitsu Ltd 網同期用クロツク制御方式
JPH0817374B2 (ja) * 1987-11-25 1996-02-21 日本電気株式会社 クロツク伝送方法
JP2543138B2 (ja) * 1988-06-08 1996-10-16 松下電器産業株式会社 網同期装置および網同期方法

Also Published As

Publication number Publication date
JPH04127631A (ja) 1992-04-28

Similar Documents

Publication Publication Date Title
US5059925A (en) Method and apparatus for transparently switching clock sources
JPH0267033A (ja) 網同期システム
US7734000B2 (en) Clock and data recovery circuits
US5577075A (en) Distributed clocking system
US5172396A (en) Public service trunking simulcast system
US6639956B1 (en) Data resynchronization circuit
US8619755B2 (en) Systems and methods for providing a dual-master mode in a synchronous ethernet environment
JP2002217715A (ja) ヒットレス基準切替えを用いた多重入力位相同期ループ
JPH0642663B2 (ja) ディジタル通信方式の中間中継局
JPH11506881A (ja) 同期分布のためのエンコーディング・システム
US20080159270A1 (en) Integrated phase lock loop and network phy or switch
CN100571114C (zh) 一种同步时钟供给装置及实现方法
US5579350A (en) Clock change circuit preventing spike generation by delaying selection control signal
JP2558240B2 (ja) 従属同期装置の基準クロック切換回路
US7155191B2 (en) Method and arrangement for reducing phase jumps when switching between synchronization sources
JP2538866B2 (ja) デイジタル位相同期発振器
JPH03195144A (ja) リング型ローカルエリアネットワークのクロック同期装置
EP0868783B1 (en) Procedure and circuit for holding lock state in a digital pll
JP2609834B2 (ja) リングネットワークにおけるクロック切替方法
JP2842760B2 (ja) Dpll回路
JPH06327072A (ja) ディジタル網同期方式
KR0185871B1 (ko) 디지탈 전전자교환기의 디지탈 프로세서 위상동기장치
JP2718050B2 (ja) 中間中継器
JPH05304508A (ja) クロック供給方式
JPH0432330A (ja) システムクロツク保護方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees