KR0179917B1 - 로킹속도를 개선한 피엘엘 회로 - Google Patents

로킹속도를 개선한 피엘엘 회로 Download PDF

Info

Publication number
KR0179917B1
KR0179917B1 KR1019960015060A KR19960015060A KR0179917B1 KR 0179917 B1 KR0179917 B1 KR 0179917B1 KR 1019960015060 A KR1019960015060 A KR 1019960015060A KR 19960015060 A KR19960015060 A KR 19960015060A KR 0179917 B1 KR0179917 B1 KR 0179917B1
Authority
KR
South Korea
Prior art keywords
voltage
output
controlled oscillator
frequency
loop filter
Prior art date
Application number
KR1019960015060A
Other languages
English (en)
Other versions
KR970078025A (ko
Inventor
이용원
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960015060A priority Critical patent/KR0179917B1/ko
Priority to US08/847,336 priority patent/US5761258A/en
Priority to JP9116949A priority patent/JP2887785B2/ja
Priority to CN97104247A priority patent/CN1064198C/zh
Publication of KR970078025A publication Critical patent/KR970078025A/ko
Application granted granted Critical
Publication of KR0179917B1 publication Critical patent/KR0179917B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 빠른 응답속도를 요구하는 시스템에 적당하도록 한 피엘엘회로에 관한 것으로, 입력신호(Vi)와 궤환된 출력신호(Vo)를 입력으로하여 주파수차 및 위상차를 출력하는 주파수/위상검출기(1)와, 이 주파수/위상검출기(1)의 출력을 필터링하는 루프필터(2)와, 제어신호로 입력되는 채널 주파수 데이타(CH-D)를 입력받아 이 채널 주파수 데이타에 따른 전압과 상기 루프필터(2)의 출력을 비교하여 그 두전압중 하나의 전압을 선택 출력하는 전압제어발진기 제어부(100)와, 이 전압제어발진기 제어부(100)의 출력전압을 입력받아 입력신호(Vi)의 주파수와 같은 주파수의 신호를 출력하는 전압제어발진기(3)로 구성하여, 주파수 로킹을 초기부터
동일 주파수를 출력할 수 있게하여 전체적인 로킹 시간을 줄일 수 있는 효과가 있다.

Description

로킹속도를 개선한 피엘엘 회로
제1도는 종래 피엘엘 회로의 구성도.
제2도는 본 발명 로킹속도를 개선한 퍼엘엘 회로의 일실시예의 구성도.
제3도는 제2도 전압제어발진기 제어부의 상세 구성도.
제4도는 제3도 메모리에 내장된 VCO 특성곡선을 나타낸도.
제5도의 (a)는 종래 피엘엘회로의 주파수 출력특성도.
(b)는 본 발명 로킹속도를 개선한 피엘엘회로의 주파수 출력 특성도.
제6도는 본 발명 로킹속도를 개선한 피엘엘회로의 다른 실시예의 구성도.
제7도는 본 발명 로킹속도를 개선한 피엘엘회로의 또 다른 실시예의 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 주파수/위상검출기 2 : 루프필터
3 : 전압제어발진기 100 : 전압제어발진기제어부
110 : 전압설정부 120 : 비교판단부
111 : 디코더 112 : 메모리
113 : 디지탈/아날로그변환기 COMP : 비교기
INV : 인버터 SW1,SW2 : 스위치
4 : 카운터 5 : 프로그래머블카운터
6 : 차지펌프
본 발명은 피엘엘 회로에 관한 것으로, 특히 빠른 응답속도를 요구하는 시스템에 적당하도록 로킹(LOCKING)속도를 개선한 피엘엘 회로에 관한 것이다.
제1도는 종래 피엘엘회로의 구성도로서, 이에 도시한 바와같이 입력신호(Vi)와 전압제어발진기(3)의 출력신호(Vo)를 입력으로 하여 주파수차및 위상차를 출력하는 주파수/위상검출기(1)와, 이 주파수/위상검출기(1)의 출력을 필터링하는 루프 필터(2)와, 이 루프필터(2)의 출력으로 입력신호(Vi)의 주파수와 같은 주파수의 신호를 출력하는 전압제어발진기(3)로 폐루프를 이루도록 구성된 것으로, 로킹(LOCKING)이 주파수, 위상의 두가지의 순서로 진행되는데, 이와같이 주파수 로킹과 위상로킹이 두 과정으로 수행됨으로 인해 전체적으로 로킹시간이 많이 걸리는 문제점이 있었다.
본 발명은 이와같은 종래의 문제점을 해결하기 위하여, 일정채널이 설정되면 초기부터 강제로 주파수 로킹을 실행시키게 하여 전체적인 로킹시간을 줄일 수 있게 창안한 것으로, 이를 상세히 설명하면 다음과 같다.
제2도는 본 발명 로킹속도를 개선한 피엘엘회로의 일실시예의 구성도로서, 이에 도시한 바와같이 입력신호(Vi)와 궤환된 출력신호(Vo)를 입력으로 하여 주파수차 및 위상차를 출력하는 주파수/위상건출기(1)와, 이 주파수/위상검출기(1)의 출력을 필터링하는 루프필터(2)와, 제어신호로 입력되는 채널 주파수 데이타(CH-D)를 입력받아 이 채널 주파수 데이타(CH-D)에 따른 전압과 상기 루프필터(2)의 출력을 비교하는 전압제어발 진기 제어부(100)와, 이 전압제어발진기 제어부(100)의 비교결과로부터 상기 입력신호(Vi)의 주파수와 같은 주파수의 신호를 발생하여 상기 출력신호(Vo)로 출력하는 전압제어발진기(3)로 구성한다.
또한, 제3도에 도시한 바와같이 상기 전압제어발진기 제어부(100)는 다수의 채널에 해당하는 제어전압이 기 설정되어 있는 상태에서 제어신호로 채널주파수 데이타(CH-D)를 입력받아 해당 제어전압을 출력하는 전압설정부(110)와, 이 전압설정부(110)의 출력전압과 상기 루프필터(2)의 출력전압(Ve)을 비교하여 상기 전압제어발진기(3)로 공급할 전압을 루프필터(2)의 출력전압(Ve)으로 할것인지 기 설정된 상기 전압설정부(110)의 출력전압으로 할 것인지를 결정하는 비교판단부(120)로 구성하며, 상기 전압설정부(110)는 채널주파수 데이타(CH-D)를 디코딩하는 디코더(111)와, 디코딩된 채널주파수에 따라 기 설정된 전압 데이타를 출력하는 메모리(112)와, 이를 다시 아날로그 값으로 변환하여 출력하는 디지탈/아날로그(D/A)변환기(113)로 구성하며, 상기 비교판단부(120)는 상기 전압설정부(110)의 출력전압과 상기 루프필터(2)의 출력을 비교하는 비교기(COMP)와, 이 비교기(COMP)의 출력전압에 의해 동작하여 상기 루프필터(2)의 출력을 전압제어발진기(3)로 전달 또는 차단하는 제1스위치(SW1)와, 상기 비교기(COMP)의 출력을 반전하는 인버터(INV)와, 이 인버터(INV)의 출력에 의해 상기 전압설정부(110)의 출력을 상기 전압제어발진기(3)로 전달 또는 차단하는 제2스위치(SW2)로 구성한다.
이와같이 구성한 본 발명 로킹속도를 개선한 피엘엘 회로의 작용 및 효과를 상세히 설명하면 다음과 같다.
제2도에서와 같이 입력신호(Vi)는 주파수/위상 검출기(1)로 입력되어 궤환된 출력신호(Vo)와 비교되어 두 신호의 주파수의 차 및 위상차가 출력되고 루프필터(2)에서 필터링되어 전압제어발진기 제어부(100)로 입력되고, 이 전압제어발진기 제어부(100)는 상기 루프필터(2)의 출력(Ve)과 채널 주파수 데이타(CH-D)에 따른 전압을 비교한다.
즉, 제3도에 도시한 바와같이 N비트의 채널주파수 데이타(CH-D)가 전압설정부(110)의 디코더(111)에서 디코딩되어 메모리(112)로 전달되고, 메모리(112)에서는 제4도에 도시한 바와같은 입력전압(Vc)에 따른 출력주파수(fc)의 특성곡선에 따라 해당되는 전압데이타가 출력되고, 이는 D/A변환기(113)에서 아날로그 값으로 변환되어 출력된다.
또한, 이 아날로그 출력전압은 비교판단부(120)의 비교기(COMP)에서 상기 루프필터(2)의 출력전압(Ve)과 비교된다.
비교결과 동일한 것으로 판단되면 비교기(COMP)의 고전위출력에 의해 스위치(SWI)를 단락시켜 상기 루프필터(2)의 출력전압(Ve)이 전압제어 발진기(3)로 공급됨과 동시에 비교기(COMP)의 고전위출력은 인버터(INV)에서 저전위로 반전되어 스위치(SW2)를 개방시키게 되어 전압설정부(110)의 출력전압은 차단하게 된다.
이와는 반대로 비교결과 동일하지 않다고 판단되면, 상기 비교기 (COMP)의 저전위 출력에 의해 스위치(SW1)를 개방시키고, 인버터(INV)에서 반전된 고전위 출력에 의해 스위치(SW2)를 단락시키게 되어 전압 설정부(110)의 출력전압이 상기 전압제어발진기(3)로 공급된다.
따라서, 제5도 (a)와 같이 종래에는 주파수 로킹을 먼저 수행하고 다음으로 위상을 로킹하게 되는데, 본 발명은 (b)와 같이 초기부터 동일 주파수를 출력하게 하여 전체적으로 로킹시간을 줄이게 된다.
한편, 제6도에 도시한 바와같이 입력신호(Vi)를 카운팅하여 주파수/위상검출기(1)로 출력하는 카운터(4)와, 전압제어발진기(3)의 출력주파수(f)를 채널주파수 데이타(CH-D)에 따라 카운팅하여 상기 주파수/위상 검출기(1)로 전달하는 프로그래머블 카운터(5)를 부가하여 구성한 본 발명의 다른 실시예의 구성에서도 전압제어발진기 제어부(100)는 상기 일실시예의 동작과 동일하며, 제7도에 도시한 바와같이 제6도의 주파수/위상 검출기(1)와 루프필터(2) 사이에 차지펌프(6)를 삽입한 구성에서도 동일한 동작을 수행하며 효과 역시 동일하다.
이상에서 상세히 설명한 바와같이 본 발명은 주파수 로킹을 초기부터 동일 주파수를 출력할 수 있게하여 전체적인 로킹 시간을 줄일 수 있는 효과가 있다.

Claims (4)

  1. 입력신호와 궤환된 출력신호를 입력으로 하여 주파수차 및 위상차를 출력하는 주파수/위상검출기와, 이 주파수/위상검출기의 출력을 필터링하는 루프필터와, 제어신호로 입력되는 채널 주파수 데이타를 입력받아 이 채널 주파수 데이타에 따른 전압을 생성한 후 그 전압과 상기 루프필터의 출력전압을 비교하여 그 두전압중 하나의 전압을 선택 출력하는 전압제어발진기 제어부와, 이 전압제어발진기 제어부의 출력전압을 입력받아 입력신호의 주파수와 같은 주파수의 신호를 발생하여 출력하는 전압제어발진기로 구성하여 된것을 특징으로 하는 로킹속도를 개선한 피엘엘회로.
  2. 제1항에 있어서, 전압제어발진기 제어부는 다수의 채널에 해당하는 제어전압이 기 설정되어 있는 상태에서 제어신호로 채널주파수 데이타를 입력받아 이 채널주파수 데이타에 해당하는 전압을 출력하는 전압설정부와, 이 전압설정부의 출력전압과 상기 루프필터의 출력전압을 비교하여 상기 전압제어발진기로 공급할 전압을 루프필터의 출력전압으로 할것인지 기 설정된 상기 전압설정부의 출력전압으로 할 것인지를 결정하는 비교판단부로 구성하여 된것을 특징으로 하는 로킹속도를 개선한 피엘엘회로.
  3. 제2항에 있어서, 전압설정부는 채널주파수 데이타를 디코딩하는 디코더와, 상기 디코딩된 채널주파수 데이타에 따라 기 설정된 전압데이타를 출력하는 메모리와, 상기 전압데이타를 다시 아날로그값으로 변환하여 출력하는 디지탈/아날로그변환기로 구성하여 된것을 특징으로 하는 로킹속도를 개선한 피엘엘회로.
  4. 제2항에 있어서, 비교판단부는 상기 전압설정부의 출력전압과 상기 루프필터의 출력전압을 비교하는 비교기와, 이 비교기의 출력전압에 의해 동작하여 상기 루프필터의 출력전압을 상기 전압제어발진기로 전달 또는 차단하는 제1스위칭수단과, 상기 비교기의 출력을 반전하는 인버터와, 이 인버터의 출력에 의해 상기 전압설정부의 출력전압을 상기 전압 제어발진기로 전달 또는 차단하는 제2스위칭수단으로 구성하여 된것을 특징으로 하는 로킹속도를 개선한 피엘엘회로.
KR1019960015060A 1996-05-08 1996-05-08 로킹속도를 개선한 피엘엘 회로 KR0179917B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960015060A KR0179917B1 (ko) 1996-05-08 1996-05-08 로킹속도를 개선한 피엘엘 회로
US08/847,336 US5761258A (en) 1996-05-08 1997-04-23 Phase locked loop (pill) circuit
JP9116949A JP2887785B2 (ja) 1996-05-08 1997-05-07 フェーズロックループ回路
CN97104247A CN1064198C (zh) 1996-05-08 1997-05-07 锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015060A KR0179917B1 (ko) 1996-05-08 1996-05-08 로킹속도를 개선한 피엘엘 회로

Publications (2)

Publication Number Publication Date
KR970078025A KR970078025A (ko) 1997-12-12
KR0179917B1 true KR0179917B1 (ko) 1999-04-01

Family

ID=19458064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015060A KR0179917B1 (ko) 1996-05-08 1996-05-08 로킹속도를 개선한 피엘엘 회로

Country Status (4)

Country Link
US (1) US5761258A (ko)
JP (1) JP2887785B2 (ko)
KR (1) KR0179917B1 (ko)
CN (1) CN1064198C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833591B1 (ko) * 2006-12-27 2008-05-30 주식회사 하이닉스반도체 위상 동기 장치 및 위상 동기 신호 생성 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914287B2 (ja) * 1996-03-08 1999-06-28 日本電気株式会社 Ｐｌｌ回路
DE19906561B4 (de) * 1999-02-17 2005-08-25 Dosch & Amand Gmbh & Co. Kg Phasenregelkreis
US6732286B1 (en) 2000-11-30 2004-05-04 Marvell International, Ltd. High latency timing circuit
US7304545B1 (en) 2000-11-30 2007-12-04 Marvell International Ltd. High latency timing circuit
KR100362879B1 (ko) * 2001-02-15 2002-11-29 엘지이노텍 주식회사 고속위상 고착을 위한 위상동기루프 제어회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980652A (en) * 1988-09-02 1990-12-25 Nippon Telegraph And Telephone Corporation Frequency synthesizer having compensation for nonlinearities
JPH0797731B2 (ja) * 1988-11-18 1995-10-18 日本電信電話株式会社 Ｖｃｏ制御回路
US5304956A (en) * 1992-07-17 1994-04-19 Trw Inc. Low noise high speed frequency synthesizer employing a learning sequence

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833591B1 (ko) * 2006-12-27 2008-05-30 주식회사 하이닉스반도체 위상 동기 장치 및 위상 동기 신호 생성 방법
US8073093B2 (en) 2006-12-27 2011-12-06 Hynix Semiconductor Inc. Phase synchronous device and method for generating phase synchronous signal

Also Published As

Publication number Publication date
JP2887785B2 (ja) 1999-04-26
JPH1051303A (ja) 1998-02-20
CN1064198C (zh) 2001-04-04
US5761258A (en) 1998-06-02
CN1166091A (zh) 1997-11-26
KR970078025A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US5363419A (en) Dual phase-locked-loop having forced mid range fine control zero at handover
US5783972A (en) Power saving PLL circuit
US5384551A (en) Fast locking phase locked loop frequency synthesizer
US6226339B1 (en) Method and system for detecting phase lock in a phase-locked loop
US5008629A (en) Frequency synthesizer
WO1992001343A1 (fr) Circuit d'extraction de signaux asynchrones
KR0179917B1 (ko) 로킹속도를 개선한 피엘엘 회로
US5315623A (en) Dual mode phase-locked loop
KR910015171A (ko) 선국 회로
US4876518A (en) Frequency tracking system
JPS5957530A (ja) 位相同期回路
JP2950493B2 (ja) 映像処理システムのバースト信号発生回路
US7310401B2 (en) Programmable frequency detector for use with a phase-locked loop
US6137326A (en) Clock signal producing device
KR960009972B1 (ko) Pll회로
EP0346623A2 (en) A circuit for high-efficiency tuning video frequencies
KR100382640B1 (ko) 고속으로동기하는위상동기루프(pll)장치및방법
GB2263206A (en) Frequency synthesizers
JPH0786930A (ja) 位相同期回路
US5196804A (en) Phase detectors
EP0734616B1 (en) A lock alarm circuit for a frequency synthesizer
JP3151835B2 (ja) 切換型電圧制御ループ
KR0157958B1 (ko) 최적 기어 시프트 알고리즘을 적용한 피엘엘회로
JPH06284005A (ja) 位相同期発振回路
JPS6342513A (ja) 自動周波数制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee