KR970078025A - 로킹속도를 개선한 피엘엘 회로 - Google Patents

로킹속도를 개선한 피엘엘 회로 Download PDF

Info

Publication number
KR970078025A
KR970078025A KR1019960015060A KR19960015060A KR970078025A KR 970078025 A KR970078025 A KR 970078025A KR 1019960015060 A KR1019960015060 A KR 1019960015060A KR 19960015060 A KR19960015060 A KR 19960015060A KR 970078025 A KR970078025 A KR 970078025A
Authority
KR
South Korea
Prior art keywords
voltage
output
frequency
controlled oscillator
loop filter
Prior art date
Application number
KR1019960015060A
Other languages
English (en)
Other versions
KR0179917B1 (ko
Inventor
이용원
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019960015060A priority Critical patent/KR0179917B1/ko
Priority to US08/847,336 priority patent/US5761258A/en
Priority to JP9116949A priority patent/JP2887785B2/ja
Priority to CN97104247A priority patent/CN1064198C/zh
Publication of KR970078025A publication Critical patent/KR970078025A/ko
Application granted granted Critical
Publication of KR0179917B1 publication Critical patent/KR0179917B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 빠른 응답속도를 요구하는 시스템에 적당하도록 한 피엘엘회로에 관한 것으로, 입력신호(Vi)와 궤환된 출력신호(Vo)를 입력으로 하여 주파수차 및 위상차를 출력하는 주파수/위상검출기(1)와, 이 주파수/위상검출기(1)의 출력을 필터링하는 루프 필터(2)와, 제어신호로 입력되는 채널 주파수(CH-D)를 입력받아 이 채널 주파수에 따른 전압과 상기 루프필터(2)의 출력을 비교하는 전압제어발진기 제어부(100)와, 이 전압제어 발진기 제어부(100)의 비교결과로부터 입력신호(Vi)의 주파수와 같은 주파수의 신호를 출력하는 전압제어발진기(3)로 구성하여 주파수 로킹을 초기부터 동일 주파수를 출력할 수 있게 하여 전체적인 로킹 시간을 줄일 수 있는 효과가 있다.

Description

로킹속도를 개선한 피엘엘 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 로킹속도를 개선한 피엘엘 회로의 일 실시예의 구성도.

Claims (4)

  1. 입력신호와 궤환된 출력신호를 입력으로 하여 주파수차 및 위상차를 출력하는 주파수/위상검출기와, 이 주파수/위상검출기의 출력을 필터링하는 루프필터와, 제어신호로 입력되는 채널 주파수를 입력받아 이 채널 주파수에 따른 전압과 상기 루프필터의 출력을 비교하는 전압제어발진기 제어부와, 이 전압제어발진기 제어부의 비교결과로부터 입력신호의 주파수와 같은 주파수의 신호를 출력하는 전압제어발진기로 구성하여 된것을 특징으로 하는 로킹속도를 개선한 피엘엘회로.
  2. 제1항에 있어서, 전압제어발진기 제어부는 다수의 채널에 해당하는 제어전압이 기 설정되어 있는 상태에서 제어신호로 채널주파수를 입력받아 이 채널주파수에 해당하는 전압을 출력하는 전압설정부와, 이 전압설정부의 출력전압과 상기 루프필터의 출력전압을 비교하여 상기 전압제어 발진기로 공급할 전압을 루프필터의 출력전압으로 할것인지 기 설정된 전압으로 할 것인지를 결정하는 비교판단부로 구성하여 된것을 특징으로 하는 로킹속도를 개선한 피엘엘회로.
  3. 제2항에 있어서, 전압설정부는 채널주파수를 디코딩하는 디코더와, 디코딩된 채널주파수에 따라 기 설정된 전압을 출력하는 메모리와, 이를 다시 아날로그값으로 출력하는 디지탈/아날로그변환기로 구성하여 된것을 특징으로 하는 로킹속도를 개선한 피엘엘회로.
  4. 제2항에 있어서, 비교판단부는 상기 전압설정부의 출력전압과 상기 루프필터의 출력을 비교하는 비교기와, 이 비교기의 출력전압에 의해 동작하여 상기 루프필터의 출력을 상기 전압제어발진기로 전달 또는 차단하는 제1스위칭수단과, 상기 비교기의 출력을 반전하는 인버터와, 이 인버터의 출력에 의해 상기 전압테이블의 출력을 상기 전압제어발진기로 전달 또는 차단하는 제2스위칭 수단으로 구성하여 된것을 특징으로 하는 로킹속도를 개선한 피엘엘회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015060A 1996-05-08 1996-05-08 로킹속도를 개선한 피엘엘 회로 KR0179917B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960015060A KR0179917B1 (ko) 1996-05-08 1996-05-08 로킹속도를 개선한 피엘엘 회로
US08/847,336 US5761258A (en) 1996-05-08 1997-04-23 Phase locked loop (pill) circuit
JP9116949A JP2887785B2 (ja) 1996-05-08 1997-05-07 フェーズロックループ回路
CN97104247A CN1064198C (zh) 1996-05-08 1997-05-07 锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015060A KR0179917B1 (ko) 1996-05-08 1996-05-08 로킹속도를 개선한 피엘엘 회로

Publications (2)

Publication Number Publication Date
KR970078025A true KR970078025A (ko) 1997-12-12
KR0179917B1 KR0179917B1 (ko) 1999-04-01

Family

ID=19458064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015060A KR0179917B1 (ko) 1996-05-08 1996-05-08 로킹속도를 개선한 피엘엘 회로

Country Status (4)

Country Link
US (1) US5761258A (ko)
JP (1) JP2887785B2 (ko)
KR (1) KR0179917B1 (ko)
CN (1) CN1064198C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100362879B1 (ko) * 2001-02-15 2002-11-29 엘지이노텍 주식회사 고속위상 고착을 위한 위상동기루프 제어회로

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914287B2 (ja) * 1996-03-08 1999-06-28 日本電気株式会社 Ｐｌｌ回路
DE19906561B4 (de) * 1999-02-17 2005-08-25 Dosch & Amand Gmbh & Co. Kg Phasenregelkreis
US6732286B1 (en) 2000-11-30 2004-05-04 Marvell International, Ltd. High latency timing circuit
US7304545B1 (en) 2000-11-30 2007-12-04 Marvell International Ltd. High latency timing circuit
KR100833591B1 (ko) 2006-12-27 2008-05-30 주식회사 하이닉스반도체 위상 동기 장치 및 위상 동기 신호 생성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980652A (en) * 1988-09-02 1990-12-25 Nippon Telegraph And Telephone Corporation Frequency synthesizer having compensation for nonlinearities
JPH0797731B2 (ja) * 1988-11-18 1995-10-18 日本電信電話株式会社 Ｖｃｏ制御回路
US5304956A (en) * 1992-07-17 1994-04-19 Trw Inc. Low noise high speed frequency synthesizer employing a learning sequence

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100362879B1 (ko) * 2001-02-15 2002-11-29 엘지이노텍 주식회사 고속위상 고착을 위한 위상동기루프 제어회로

Also Published As

Publication number Publication date
CN1166091A (zh) 1997-11-26
JP2887785B2 (ja) 1999-04-26
US5761258A (en) 1998-06-02
JPH1051303A (ja) 1998-02-20
KR0179917B1 (ko) 1999-04-01
CN1064198C (zh) 2001-04-04

Similar Documents

Publication Publication Date Title
US5349310A (en) Digitally controlled fractional frequency synthesizer
KR950022154A (ko) 클록 신호 발생 회로
KR890009098A (ko) 전압제어발진회로
US5254959A (en) Frequency synthesizer having phase control loop with plural branches
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR980006933A (ko) 주파수 신시사이저
KR970078025A (ko) 로킹속도를 개선한 피엘엘 회로
KR910015171A (ko) 선국 회로
KR920005495A (ko) Pll 회로 및 pll 회로를 사용한 반도체 집적회로
JPH0340333A (ja) チューナ選局装置
US5311560A (en) Frequency synthesizer
KR940005139A (ko) 입력 및 출력 신호용 공통 라인을 갖는 부궤환 제어 회로
US5481313A (en) Burst signal generating circuit of a video processing system
KR940004976A (ko) 스테레오신호보조회로 및 이것을 이용한 스테레오신호복조장치
KR960009972B1 (ko) Pll회로
KR950007297A (ko) 위상 동기 루프 및 동작 방법
KR960012923B1 (ko) 위상 고정 루프
KR930018858A (ko) Pll회로
KR960027277A (ko) 위성방송 및 케이블방송 겸용 튜너
KR0157958B1 (ko) 최적 기어 시프트 알고리즘을 적용한 피엘엘회로
KR200143771Y1 (ko) 위상 동기 루프를 이용한 볼륨 제어 장치
JP2745060B2 (ja) Ｐｌｌ周波数シンセサイザー
KR20010102925A (ko) Ｐｌｌ 회로에 의한 주파수 발생 방법
KR930005441Y1 (ko) 위상동기회로
KR960009623A (ko) 위상동기 루프 주파수 신서사이저 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee