KR930018858A - Pll회로 - Google Patents
Pll회로 Download PDFInfo
- Publication number
- KR930018858A KR930018858A KR1019920001632A KR920001632A KR930018858A KR 930018858 A KR930018858 A KR 930018858A KR 1019920001632 A KR1019920001632 A KR 1019920001632A KR 920001632 A KR920001632 A KR 920001632A KR 930018858 A KR930018858 A KR 930018858A
- Authority
- KR
- South Korea
- Prior art keywords
- level
- pll circuit
- frequency
- pass filter
- low pass
- Prior art date
Links
- 229920000729 poly(L-lysine) polymer Polymers 0.000 title claims abstract description 7
- 238000010586 diagram Methods 0.000 description 2
Abstract
본 발명은, 텔레비젼방송신호의 디지탈처리시 광대역의 주파수 가변범위를 갖는 입력주파수에 대하여 록킹(Locking)가능하도록한 PLL회로이다. 이 PLL회로는 입력주파수를 포함한 인가신호들을 비교하기 위한 위상비교부, 상기 위상비교된 신호를 DC레베로 변환하기 위한 로우패스필터부, 상기 위상비교된 신호를 DC레벨로 변환하기 위한 로우패스필터부, 상기 변환된 DC레벨에 따라 발진주파수를 발생하여출력단으로 인가는 전압제어발진부, 및 상기 변환된 DC레벨에 따라 상기 발진주파수를 분주하여 상기 위상비교부의 인가신호중 하나로 귀환하도록 하는 분주수단으로 구성된다. 따라서, 본 발명은 입력주파수가 광대역의 가변범위를 가지게 되는 경우에도 안정된 록킹을 할 수 있는 PLL회로를 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일 실시예에 따른 광대역의 입력주파수에 대하여 록킹(Locking)가능한 PLL회로도.
제3도는 입력주파수대 전압제어발진기 제어전압 및 출력주파수의 관계를 설명하기 위한 예시도.
제4도는 마이콤의 제어동작을 설명하기 위한 플로우챠트이다.
Claims (3)
- 인가되는 입력주파수를 록킹(Locking)라기 위한 PLL회로에 있어서, 상기 입력주파수와 귀환주파수의 위상을 비교하기 위한 위상 비교부, 상기 위상비교기로부터의 위상차를 DC레벨로 변환하기 위한 로우패스필터, 상기 변환된 DC레벨에 따라 발진주파수를 발생하여 출력단으로 인가하는 전압제어발진부, 상기 발진주파수를 분주하여 상기 위상비교부의 귀환주파수로 인가하는 다수의 분주기, 및 상기 로우패스필터와 상기 다수의 분주기사이에 연결되고, 상기 전압제어발진부로부터 DC레벨을 감지하여 상기 다수의 분주기중 어느 하나의 분주기를 선택하는 마이콤수단을 포함하는 것을 특징으로 하능 PLL회로.
- 제1항에 있어서, 상기 마이콤수단은 상기 로우패스필터의 DC레벨을 디지탈 신호로 변환하는 수단과, 상기 변환된 디지탈신호를 록킹된 출력을 얻도록 사전에 설정된 기준레벨과 비교하는 수단, 상기 비교수단으로부터의 비교결과에 따라 상기 다수의 분주기중 어느 하나를 선택하기 위한 신호를 해당분주기에 인가하는 수단을 포함하는 PLL회로.
- 제1항에 있어서, 상기 다수의 분주기는 상기 입력주파수의 변화범위에 따라 분주기의 갯수가 조절가능함을 특징으로 하는 PLL회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930018858A true KR930018858A (ko) | 1993-09-22 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
| KR970068174A (ko) | 안정된 주파수를 얻기 위한 주파수변환기 | |
| WO2001001577A8 (en) | Adjustable bandwidth phase locked loop with fast settling time | |
| CA2010176A1 (en) | Tuner station selecting apparatus | |
| US5254959A (en) | Frequency synthesizer having phase control loop with plural branches | |
| JPH07202573A (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| JPH07170176A (ja) | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 | |
| KR910010843A (ko) | 더블 콘버젼(Double Conversion) 튜너의 자동 동조방법 및 장치 | |
| US4797637A (en) | PLL frequency synthesizer | |
| JPH0340333A (ja) | チューナ選局装置 | |
| EP0378190A3 (en) | Digital phase locked loop | |
| KR940005139A (ko) | 입력 및 출력 신호용 공통 라인을 갖는 부궤환 제어 회로 | |
| KR910005582A (ko) | 아날로그 디지탈 pll | |
| KR930018858A (ko) | Pll회로 | |
| US4486717A (en) | Phase controlled oscillator including a phase lock loop and dual sweep oscillators | |
| KR970078025A (ko) | 로킹속도를 개선한 피엘엘 회로 | |
| KR960009972B1 (ko) | Pll회로 | |
| GB2263206A (en) | Frequency synthesizers | |
| KR950003115Y1 (ko) | 주파수 발생장치 | |
| KR960012923B1 (ko) | 위상 고정 루프 | |
| EP0409127A2 (en) | Phase-locked loop type frequency synthesizer having improved loop response | |
| KR960027347A (ko) | 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 | |
| KR0138904Y1 (ko) | 광대역 구현 위상동기루프(pll) | |
| US3200347A (en) | Frequency control for multifrequency phase lock generators |