KR960027347A - 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 - Google Patents

이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 Download PDF

Info

Publication number
KR960027347A
KR960027347A KR1019940035047A KR19940035047A KR960027347A KR 960027347 A KR960027347 A KR 960027347A KR 1019940035047 A KR1019940035047 A KR 1019940035047A KR 19940035047 A KR19940035047 A KR 19940035047A KR 960027347 A KR960027347 A KR 960027347A
Authority
KR
South Korea
Prior art keywords
frequency
generating
loop
gain control
phase
Prior art date
Application number
KR1019940035047A
Other languages
English (en)
Other versions
KR970008805B1 (ko
Inventor
표철식
엄순영
Original Assignee
양승택
재단법인 한국전자통신연구소
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940035047A priority Critical patent/KR970008805B1/ko
Publication of KR960027347A publication Critical patent/KR960027347A/ko
Application granted granted Critical
Publication of KR970008805B1 publication Critical patent/KR970008805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위성통신/방송 시스템, 디지탈 초고주파 통시 시스템 및 이동통신 시스템에 사용되는 주파수 합성기에 관한 것으로, 쿠밴드 전압 제어 발진기의 출력을 기준 주파수에 동기되어 체배된 국부 발진 신호에 의하여 엘밴드 주파수 신호로 변환하여 가변 주파수 분주기에 의하여 분주한 후에 외부의 기준 주파수 신호로부터 분주된 신호에 동기되도록 하는 광대역 주파수 합성기를 제공하기 위하여, 주파수를 발생시키는 제1주파수 발생 수단(1); 주파수를 발생시키는 제2주파수 발생 수단(2); 주파수를 체배하는 주파수 체배 수단(3); 주파수를 분주시키는 제1분주 수단(4); 주파수를 혼합하는 혼합 수단(9); 고주파를 제거하는 제2저역 통과 필터링 수단(10); 주파수를 증폭시키는 증폭 수단(11); 주파수를 분주하는 제2분주 수단(12); 위상차에 해당하는 펄스를 발생시키는 주파수/위상 비교 수단(5); 루프의 이득을 제어하고, 고주파 성분을 제거하는 루프 필터링 수단(6); 주파수 성분을 제거하는 제1저역 통과 필터링 수단(7); 및 주파수를 발생하는 전압 제어 발진 수단(VCO)(8)을 구비하여 소형, 경량 및 경제성이고 낮은 위상 잡음과 안정된 성능의 높은 신뢰도를 유지하는 효과가 있다.

Description

이득 제어 기능을 갖는 광대역 위상동기루프(PLL) 주파수 합성기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 광대역 위상동기루프 주파수 합성기의 구성도, 제2도는 본 발명에 따른 이득 제어 기능을 갖는 루프 필터의 상세 구성도.

Claims (3)

  1. 외부로부터 입력받은 기준 주파수에 동기되는 주파수를 발생시키는 제 1 주파수 발생 수단(PLO)(1); 상기 제 1 주파수 발생 수단(1)으로부터 입력받은 주파수에 동기되는 주파수를 발생시키는 제 2 주파수 발생 수단(PLO)(2); 상기 제 2 주파수발생 수단(2)으로부터 입력받은 주파수를 체배하는 주파수 체배 수단(Frequency Multiplier)(3); 상기 제 1 주파수 발생수단(1)으로부터 입력받은 주파수를 분주시키는 제 1 분주 수단(Reference Divider)(4); 외부로 출력되는 주파수와 상기주파수 체배 수단(3)으로부터 출력되는 주파수를 입력받아 혼합하는 혼합 수단(Microwave Mixer)(9); 상기 혼합 수단(9)으로부터 입력받은 혼합된 양측파대로부터 하측파대 성분만을 통과시키는 제 2 저역 통과 필터링 수단(Low PassFilter)(10); 상기 제 2 저역 통과 필터링 수단(10)으로부터 입력받은 주파수를 증폭시키는 증폭 수단(RFAmplifier)(11); 외부로부터 주파수 제어 명령을 입력받아 상기 증폭 수단(11)으로부터 입력받은 주파수를 분주하는 제 2분주 수단(VCO Divider)(12); 상기 제 1 분주 수단(4)과 제 2 분주 수단(12)으로부터 입력받은 주파수의 주파수 또는 위상을 비교하여 위상차에 해당하는 펄스를 발생시키는 주파수/위상 비교 수단(Phase/Frequency Detector)(5); 외부로부터이득 제어 명령을 받아 루프의 이득을 제어하고, 상기 주파수/위상 비교 수단(5)으로부터 위상차에 해당하는 펄스를 입력받아 적분하여 고주파 성분을 제거하고 직류 성분만을 출력하는 루프 필터링 수단(Loop Filter)(6); 상기 루프 필터링 수단(6)의 출력을 입력받아 상기 주파수/위상 비교 수단(5)의 비교주파수 성분을 제거하는 제 1 저역 통과 필터링 수단(Reference Suppression Filter)(7); 및 상기 제 1 저역 통과 필터링 수단(7)의 출력을 제어 신호로 입력받아 주파수를발생하여 상기 혼합 수단(9)과 외부로 출력하는 전압 제어 발진 수단(VCO)(8)을 구비하는 것을 특징으로 하는 이득 제어기능을 갖는 광대역 위상동기루프(PLL) 주파수 합성기.
  2. 제1항에 있어서, 상기 루프 필터링 수단(6)은, 상기 주파수/위상 비교 수단(5)으로부터 위상차에 해당하는 펄스를 입력받아 차동 증폭하는 차동 증폭 수단(13); 상기 차동 증폭 수단(13)의 출력을 입력받아 외부로부터 입력되는 이득 제어명령에 의해서 스위치를 제어하여 전압비를 조절하는 루프 이득 제어 수단(Loop Gain Control Circuit)(14); 및 상기 루프 이득 제어 수단(14)의 출력을 입력받아 적분하여 고주파 성분을 제거하는 제 3 저역 통과 필터링 수단(15)을 구비하는것을 특징으로 하는 이득 제어 기능을 갖는 광대역 위상동기루프(PLL) 주파수 합성기.
  3. 제2항에 있어서, 상기 루프 이득 제어 수단(14)의 이득은, 상기 전압 제어 발진 수단(15)의 이득상수(KV (i))와 상기 전압제어 발진 수단(15)의 분주비의 중간값(Nm (i))에 의하여 결정토록 구성한 것을 특징으로 하는 이득 제어 기능을 갖는 광대역 위상동기루프(PLL) 주파수 합성기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035047A 1994-12-19 1994-12-19 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 KR970008805B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035047A KR970008805B1 (ko) 1994-12-19 1994-12-19 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035047A KR970008805B1 (ko) 1994-12-19 1994-12-19 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기

Publications (2)

Publication Number Publication Date
KR960027347A true KR960027347A (ko) 1996-07-22
KR970008805B1 KR970008805B1 (ko) 1997-05-29

Family

ID=19402174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035047A KR970008805B1 (ko) 1994-12-19 1994-12-19 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기

Country Status (1)

Country Link
KR (1) KR970008805B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309555B1 (ko) * 1998-10-13 2001-12-17 윤덕용 주파수합성기를이용한코히어런트중계장치
KR20020038013A (ko) * 2000-11-16 2002-05-23 윤종용 2계위 망동기의 발진기 교정 주기 감소 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907460B1 (ko) * 2007-09-06 2009-07-13 인하대학교 산학협력단 이득제어회로 및 이를 이용한 증폭기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309555B1 (ko) * 1998-10-13 2001-12-17 윤덕용 주파수합성기를이용한코히어런트중계장치
KR20020038013A (ko) * 2000-11-16 2002-05-23 윤종용 2계위 망동기의 발진기 교정 주기 감소 방법

Also Published As

Publication number Publication date
KR970008805B1 (ko) 1997-05-29

Similar Documents

Publication Publication Date Title
US5259007A (en) Phase locked loop frequency synthesizer
US5150078A (en) Low noise fine frequency step synthesizer
US4720688A (en) Frequency synthesizer
US5140284A (en) Broad band frequency synthesizer for quick frequency retuning
CA2879231C (en) Ultra low phase noise signal source
US6441692B1 (en) PLL frequency synthesizer
EP0944172A3 (en) Phase-locked loop for generating an output signal in two or more frequency ranges
JPH08228150A (ja) 周波数合成装置
US5831481A (en) Phase lock loop circuit having a broad loop band and small step frequency
JPH02186830A (ja) センタ・オフセット・マイクロ波周波数合成器
US4977613A (en) Fine tuning frequency synthesizer with feedback loop for frequency control systems
KR930003585A (ko) 수신기
US6333679B1 (en) Phase locked loop arrangement in which VCO frequency is a fraction of reference frequency
KR960027347A (ko) 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기
US4791387A (en) Microwave band frequency synthesizer
KR940005139A (ko) 입력 및 출력 신호용 공통 라인을 갖는 부궤환 제어 회로
US5821782A (en) Frequency synthesis using a remodulator
US6198354B1 (en) System for limiting if variation in phase locked loops
JPH0459808B2 (ko)
Osa et al. Phase-locked loop design for on-chip tuning applications
KR960032931A (ko) 위성 통신 지구국 시스템용 국부 발진기
KR960039654A (ko) 초고주파 발진기의 위상고정루프
KR970008807B1 (ko) 쿠 대역(Ku-band) 주파수 합성기
JP2020191582A (ja) 周波数信号発生装置
JP2563256B2 (ja) マイクロ波帯周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 17

EXPY Expiration of term