KR100833591B1 - 위상 동기 장치 및 위상 동기 신호 생성 방법 - Google Patents

위상 동기 장치 및 위상 동기 신호 생성 방법 Download PDF

Info

Publication number
KR100833591B1
KR100833591B1 KR1020060135723A KR20060135723A KR100833591B1 KR 100833591 B1 KR100833591 B1 KR 100833591B1 KR 1020060135723 A KR1020060135723 A KR 1020060135723A KR 20060135723 A KR20060135723 A KR 20060135723A KR 100833591 B1 KR100833591 B1 KR 100833591B1
Authority
KR
South Korea
Prior art keywords
signal
phase
control
locking
output
Prior art date
Application number
KR1020060135723A
Other languages
English (en)
Inventor
이기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060135723A priority Critical patent/KR100833591B1/ko
Priority to US11/776,148 priority patent/US8073093B2/en
Application granted granted Critical
Publication of KR100833591B1 publication Critical patent/KR100833591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 출력 신호의 지터를 개선하는 위상 동기 장치 및 위상 동기 신호 생성 방법에 관하여 개시한다. 개신된 본 발명은 제1 신호와 제2 신호의 위상차를 검출하여 위상 검출 신호 및 락킹 신호를 출력하는 위상검출기, 락킹 신호에 응답하여 위상 검출 신호의 기울기를 조절하는 제어신호발생부 및 제어신호발생부의 출력에 응답하여 제어전압을 출력하는 차지펌핑부를 포함하여 구성되며, 락킹 신호에 응답하여 차지펌프부로 인가되는 제어신호의 속도를 조절함으로써 피크 전류를 감소하여 출력 신호의 지터를 개선하는 위상 동기 장치 및 위상 동기 신호 생성 방법을 제공하는 효과가 있다.

Description

위상 동기 장치 및 위상 동기 신호 생성 방법{Phase synchronous device and a method for phase synchronous signal generation}
도 1은 본 발명의 실시예에 따른 위상 동기 장치 나타내는 블록도.
도 2a 내지 도 2c는 위상검출기에서 출력되는 펄스의 파형도.
도 3은 제어신호발생부의 상세 회로도.
도 4a 내지 도 4b는 제어신호발생부에서 출력되는 제어신호의 파형도.
도 5는 차지펌프 및 루프필터의 상세 회로도.
도 6a는 락킹시 종래의 차지펌프에서 출력되는 전류의 파형도.
도 6b는 락킹시 본 발명의 차지펌프에서 출력되는 전류의 파형도.
본 발명은 위상 동기 장치에 관한 것으로, 더욱 상세하게는 출력 신호의 지터를 개선하는 위상 동기 장치 및 위상 동기 신호 생성 방법에 관한 것이다.
일반적으로, 대부분의 회로는 고속화를 위해 위상 고정 루프(Phase Locked Loop : 이하, PLL 이라함)와 지연 고정 루프(Delay Locked Loop : 이하, DLL 이라함) 등의 클럭 회로를 포함하여 구성된다.
한편, PLL과 DLL은 위상검출기, 차지펌프, 루프필터, 전압제어부를 포함하여 구성된다.
PLL과 DLL의 동작을 살펴보면, 위상검출기는 제1 신호와 제2 신호의 위상을 비교하여 그 차에 해당하는 제1 및 제2 펄스를 발생한다.
여기서, 제1 신호는 기준이 되는 입력 신호이고, 제2 신호는 출력 신호를 피드백한 신호이다. 그리고, PLL은 제1 및 제2 신호가 주파수이며, DLL은 제1 및 제2 신호가 클럭이다.
그리고, 제1 펄스는 풀업 펄스로 제2 신호의 위상이 제1 신호의 위상보다 느릴때 활성화되고, 제2 펄스는 풀다운 펄스로 제2 신호의 위상이 제1 신호의 위상보다 빠를 때 활성화되며, 락킹시 제1 및 제2 펄스가 동시에 짧은 구간동안 활성화된다.
차지펌프는 상기 제1 및 제2 펄스에 대응하여 PMOS 트랜지스터와 NMOS 트랜지스터를 구동시켜 전류를 펌핑한다.
루프필터는 상기 전류를 충반전하여 제어전압을 출력한다.
전압제어부는 상기 제어전압에 상응하여 제2 신호의 위상을 조절하여 출력한다.
이러한 동작은 제1 신호와 제2 신호의 위상이 소정 범위 내로 근접되어 락킹될때까지 반복적으로 수행된다.
상기의 PLL과 DLL은 락킹시 제1 및 제2 펄스가 동시에 짧게 활성화될 때 차지펌프를 구성하는 PMOS 트랜지스터와 NMOS 트랜지스터의 전류 구동 능력의 미스 매치(mismatch)로 인한 전류 차가 큰 피크 전류(peak current)가 발생한다.
이러한 피크 전류는 차지펌프로 인가되는 기준 전류가 수 마이크로 암페어 uA 단위 일때도 수백 마이크로 암페어 uA에서 많게는 밀리 암페어 mA 단위로 흐르므로, PMOS 트랜지스터와 NMOS 트랜지스터에 흐르는 전류량의 차이를 발생시킨다.
그 결과, 락킹시 루프필터에서 출력되는 제어전압이 불안정해져 전압제어부에서 조절되는 제2 신호에 지터(jitter)가 발생하는 문제가 있다.
따라서, 본 발명의 목적은 락킹 신호에 응답하여 차지 펌프로 인가되는 제어신호의 속도를 조절함으로써 피크 전류를 감소하여 출력 신호의 지터를 개선하는 위상 동기 장치 및 위상 동기 신호 생성 방법을 제공하는 데 있다.
본 발명의 다른 목적은 상기 지터를 감소시킨 출력 신호에 의해 고주파 장치에서 데이터의 유효 윈도를 안정시키는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 위상 동기 장치는, 제1 신호와 제2 신호의 위상차를 검출하여 위상 검출 신호 및 상기 위상차가 미리 정해진 범위 이내인지에 해당하는 락킹 신호를 출력하는 위상검출기; 상기 락킹 신호에 응답하여 상기 위상 검출 신호의 기울기를 조절하는 제어신호발생부; 및 상기 제어신호발생부의 출력에 응답하여 제어전압을 출력하는 차지펌핑부;를 포함하여 구성됨을 특징으로 한다.
바람직하게는, 상기 제1 신호는 입력 신호이고 상기 제2 신호는 출력 신호를 피드백한 신호이며, 상기 제1 및 제2 신호는 주파수 또는 클럭이다.
상기 제어신호발생부는 상기 락킹 신호에 상응하여 상기 위상 검출 신호의 경로를 선택하는 선택부; 및 상기 위상 검출 신호의 기울기를 조절하는 슬롭조절부;를 포함하여 구성된다.
상기 선택부는 상기 락킹 신호가 비활성화되는 경우 상기 위상 검출 신호를 상기 차지펌핑부로 전달하며, 상기 락킹 신호가 활성화되는 경우 상기 위상 검출 신호를 상기 슬롭조절부로 전달하는 전달수단을 포함하여 구성된다.
상기 전달수단은 전송게이트임이 바람직하다.
상기 슬롭조절부는 RC 소자에 의해 상기 위상 검출 신호의 기울기를 조절하며, 상기 RC 소자는 캐패시터이다.
상기 슬롭조절부는 상기 락킹 신호가 활성화되는 동안 상기 차지펌핑부의 출력 전류가 소정 전류 레벨에 도달하도록 상기 위상 검출 신호의 기울기를 조절하며, 여기서, 상기 전류 레벨은 상기 차지펌핑부로 인가되는 기준 전류 레벨임이 바람직하다.
상기 차지펌핑부는 상기 제어신호발생부의 출력에 응답하여 전류를 출력하는 차지펌프; 및 상기 전류를 충방전하여 상기 제어전압을 출력하는 루프필터;를 포함하여 구성된다.
상기 위상 동기 장치는 상기 제어전압으로 상기 제2 신호의 위상을 조절하는 전압제어부를 포함하여 구성된다.
본 발명의 다른 목적을 달성하기 위한 위상 동기 신호 생성 방법은, 제1 신호와 제2 신호의 위상차를 검출하여 위상 검출 신호 및 상기 위상차가 미리 정해진 범위 내인지에 해당하는 락킹 신호를 출력하는 제1 단계; 상기 락킹 신호에 응답하여 상기 위상 검출 신호의 기울기를 조절하여 제어신호를 출력하는 제2 단계; 상기 제어신호에 의해 전류를 펌핑하고 상기 전류를 충방전하여 제어전압을 출력하는 제3 단계; 및 상기 제어전압에 의해 상기 제2 신호의 위상을 조절하는 제4 단계;를 포함한다.
상기 제2 단계는 상기 락킹 신호가 활성화될 때 상기 위상 검출 신호의 기울기 보다 낮은 기울기를 갖는 상기 제어신호를 출력한다. 여기서, 상기 제어신호의 기울기는 상기 위상 검출 신호가 RC 지연에 의해 조절되며, 상기 제어신호의 기울기는 상기 락킹 신호가 비활성화되기 전 상기 제 3단계의 전류의 레벨이 차지 펌프로 인가되는 기준 전류 레벨에 도달하도록 조절됨이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 락킹 신호에 응답하여 차지펌프로 인가되는 제어신호의 기울기를 조절함으로써 피크 전류를 감소시키고, 전압제어부로 인가되는 제어전압을 안정시켜 출력 신호의 지터를 개선하는 위상 동기 장치에 관한 것으로, 바람직한 실시예가 도 1과 같이 제시된다.
도 1을 참조하면, 본 발명의 바람직한 위상 동기 장치는, 위상검출기(10), 제어신호발생부(20), 차지펌프(30), 루프필터(40) 및 전압제어부(50)를 포함하여 구성된다.
위상검출기(10)는 제1 신호 REFCLK와 제2 신호 FBCLK의 위상을 비교하여 그 차에 해당하는 제1 및 제2 펄스 UP, DN을 발생한다.
여기서, 제1 신호 REFCLK는 기준이 되는 입력 신호이고, 제2 신호 FBCLK는 출력 신호를 피드백한 신호이다. 그리고, PLL은 제1 및 제2 신호 REFCLK, FBCLK가 주파수이며, DLL은 제1 및 제2 신호 REFCLK, FBCLK가 클럭이다.
그리고, 제1 펄스 UP는 풀업 펄스로 제2 신호 FBCLK의 위상이 제1 신호 REFCLK의 위상보다 느릴때 활성화되고, 제2 펄스 DN은 풀다운 펄스로 제2 신호 FBCLK의 위상이 제1 신호 REFCLK의 위상보다 빠를 때 활성화되며, 락킹시 제1 및 제2 펄스 REFCLK, FBCLK가 동시에 짧은 구간동안 활성화된다.
제어신호발생부(20)는 락킹 신호 LOCK에 상응하여 제1 및 제2 펄스 UP, DN의 속도를 선택적으로 가변시켜 제1 및 제2 제어신호 UP1, DN1으로 출력한다.
여기서, 락킹 신호 LOCK는 제1 신호 REFCLK와 제2 신호 FBCLK의 위상이 소정 범위 내로 근접되어 락킹(Locking)될 때 인에이블되는 신호이며, 소정 범위는 설계시 임의로 설정된 값이다.
차지펌프(30)는 제1 및 제2 제어신호 UP1, DN1에 대응하여 PMOS 트랜지스터와 NMOS 트랜지스터를 구동시켜 전류 I를 펌핑한다.
루프필터(40)는 전류 I를 충방전하여 제어전압 VCON을 출력한다.
전압제어부(50)는 제어전압 VCON에 상응하여 제2 신호 FBCLK의 위상을 조절하고, 락킹되면 출력 신호 OUT로 출력한다.
도 2a을 참조하면, 위상검출기(10)는 제2 신호 FBCLK의 위상이 제1 신호 REFCLK의 위상보다 느린 경우, 제1 펄스 UP를 로우 레벨로 활성화시키며, 제2 펄스DN은 로우 상태로 출력된다.
도 2b를 참조하면, 위상검출기(10)는 제2 신호 FBCLK의 위상이 제1 신호 REFCLK의 위상보다 빠른 경우, 제2 펄스 DN을 하이 레벨로 활성화시키며, 제1 펄스 UP는 하이 상태로 출력된다.
도 2c를 참조하면, 위상검출기(10)는 제1 신호 REFCLK와 제2 신호 FBCLK가 락킹될 때 짧은 구간 동안 제1 및 제2 펄스 UP, DN을 샷(shot) 형태로 활성화시킨다.
도 3을 참조하면, 제어신호발생부(20)는 제1 펄스 UP의 기울기를 선택적으로 조절하여 제1 제어신호 UP1를 출력하는 제1 조절부(220)와, 제2 펄스 DN의 기울기를 선택적으로 조절하여 제2 제어신호 DN1으로 출력하는 제2 조절부(240)를 포함하여 구성된다.
제1 및 제2 조절부(220, 240) 각각은 선택부(222, 242)와 슬롭조절부(224, 244)를 포함하여 구성된다.
선택부(222, 242)는 락킹 신호 LOCK가 비활성화되는 경우, 제1 또는 제2 펄스 UP, DN을 제1 또는 제2 제어신호 UP1, DN1으로 출력하는 전송게이트(PG1, PG3)와, 락킹 신호 LOCK가 활성화되는 경우, 제1 및 제2 펄스 UP, DN을 슬롭조절부(224, 244)로 전달하는 전송게이트(PG2, PG4)로 구성될 수 있다.
슬롭조절부(224, 242)는 전송게이트(PG2, PG4)와 접지단 사이에 연결되는 캐패시터(C1, C2)로 구현하였으나, 저항 등 다른 RC 소자들로 구현 가능함은 당연하다.
상기와 같이, 락킹 신호 LOCK가 활성화될 때 슬롭조절부(224, 244)로 전달된 제1 및 제2 펄스 UP, DN은 캐패시터(C1, C2)에 의해 기울기가 완만하게 활성화되는 제1 및 제2 제어신호 UP1, DN1로 출력된다. 즉, 캐패시터(C1, C2)는 τ=RC의 지연을 발생시킨다. 여기서, τ는 신호가 접지전압 VSS 레벨에서 전원전압 VDD의 전반인 VDD/2 레벨까지 도달하는데 걸리는 시간이고, R은 저항값이며, C는 캐패시터 용량이다.
도 4a를 참조하면, 락킹 신호 LOCK가 비활성화된 경우, 즉 제1 신호 REFCLK와 제2 신호 FBCLK가 위상차가 있는 경우, 제어신호발생부(20)는 전송게이트(PG1 또는 PG3)를 턴온시켜 제1 또는 제2 펄스 UP, DN을 제1 또는 제2 제어신호 UP1, DN1으로 출력한다.
다시말해, 락킹 이전에 제1 또는 제2 펄스 UP, DN를 기울기의 왜곡없이 제1 또는 제2 제어신호 UP1, DN1로 출력함으로써 데드존(deadzone)을 방지한다. 여기서, 데드존이란 차지펌프(30)로 인가되는 제어신호의 크기가 낮아서 차지펌프(30)가 구동되지 않는 구간이다.
도 4b를 참조하면, 락킹신호 LOCK가 활성화된 경우, 즉 제1 신호 REFCLK와 제2 신호 FBCLK가 위상차가 소정 범위 내로 근접하여 락킹된 경우, 제어신호발생부(20)는 전송게이트(PG2, PG4)를 턴온시켜 제1 및 제2 펄스 UP, DN을 슬롭조절부(224, 242)로 전달하고, 슬롭조절부(224, 242)는 이들의 기울기를 완만하게 조절하여 제1 및 제2 제어신호 UP1, DN1으로 출력한다. 그 결과, 차치펌프(30)의 턴온 속도가 제어되어 피크 전류가 감소된다.
도 5를 참조하면, 차지펌프(30)는 노드 A에 게이트가 연결되고 전원전압 VDD에 소스가 연결된 PMOS 트랜지스터들(P2, P3, P4)과, 노드 B에 게이트가 연결되고 접지전압 VSS에 소스가 연결된 NMOS 트랜지스터들(N2, N3) 및 PMOS 트랜지스터와(P4) NMOS 트랜지스터(N3) 사이에 연결된 스위치부(32)를 포함하는 전류 미러로 구성되며, 노드 A로 인가되는 기준 전류 ICH는 PMOS 트랜지스터들(P2, P3, P4)과 NMOS 트랜지스터들(N2, N3) 및 스위치부(32)를 통해 흐른다.
스위치부(32)는 제1 및 제2 제어신호 UP1, DN1에 제어되어 전류 I를 펌핑하는 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1)을 포함하여 구성된다.
루프필터(40)는 스위치부(32)의 출력단과 접지전압 VSS 사이에 연결된 캐패시터(C)를 포함하여 구성된다. 여기서는, 설명의 편의상 하나의 캐패시터를 도시하였으나, 당업자는 루프필터(40)와 동일한 기능을 수행하는 다양한 회로를 구현할 수 있을 것이다.
위상 동기 장치의 동작을 살펴보면, 락킹 신호가 비활성화되는 경우, 차지펌프(30)는 도 4a와 같이, 제1 신호 REFCLK와 제2 신호 FBCLK의 위상차에 대응하여 활성화되며 가파른 기울기를 갖는 제1 또는 제2 제어신호 UP1, DN1에 의해 전류 I를 펌핑한다.
예컨데, 제1 제어신호 UP1이 활성화되면, PMOS 트랜지스터(P1)이 턴온되어 전류 I가 증가하고, 제2 제어신호 DN1이 활성화되면, NMOS 트랜지스터(N1)이 턴온되어 전류 I가 감소한다.
따라서, 루프필터(40)는 락킹 이전에 변동되는 전류 I의 크기에 대응하여 캐패시터(C)의 충방전을 수행하며 가변되는 제어전압 VCON을 출력하고, 전압제어 부(50)는 제어전압 VCON에 응답하여 제2 신호 FBCLK의 위상을 조절한다.
반면, 락킹 신호가 활성화되는 경우, 차지펌프(30)는 도 4b와 같이, 완만한 기울기를 갖는 제1 및 제2 제어신호 UP1, DN1에 의해 스위치부(32)가 구동되므로 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1)의 스위칭이 완만하게 이루어져 피크 전류가 감소되며, PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1)로 동일한 전류량이 흐르므로 전류 I가 일정하게 유지된다.
여기서, 제1 및 제2 제어신호 UP1, DN1의 기울기는 락킹 신호 LOCK가 비활성화되기 전에 전류 I의 레벨이 기준 전류 ICH 레벨에 도달할 수 있도록 조절된다.
따라서, 루프필터(40)는 락킹 이후 안정된 전류 I의 크기에 대응하여 캐패시터(C)의 충방전을 수행하며 안정화된 제어전압 VCON을 출력하고, 전압제어부(50)는 제어전압 VCON에 응답하여 제2 신호 FBCLK를 신호 OUT로 출력한다.
도 6a를 참조하면, 종래의 차지펌프는 락킹시 가파른 기울기를 갖고 활성화되는 제1 및 제2 펄스 UP, DN에 의해 제어되므로, 전류 I의 피크 크기가 매우 크다.
반면, 도 6b를 참조하면, 본 발명의 차지펌프는 락킹시 제1 및 제2 펄스 UP, DN의 기울기가 조절되어 완만하게 활성화되는 제1 및 제2 제어신호 UP1, DN1에 의해 제어되므로, 전류 I의 피크 크기가 감소된다.
상기와 같이, 락킹 신호에 대응되어 차지펌프로 인가되는 제어신호의 기울기를 조절함으로써, 피크 전류를 감소하여 제어전압을 안정화시킴으로써 출력 신호의 지터를 개선한다.
그 결과, 위상 동기 장치는 출력 데이터의 유효 윈도(DQS data valid window)가 확보되므로 고속 동작에 적합해진다.
따라서, 본 발명에 의하면 락킹 신호에 응답하여 차지 펌프로 인가되는 제어신호의 속도를 조절함으로써 피크 전류를 감소하여 출력 신호의 지터를 개선하는 위상 동기 장치 및 위상 동기 신호 생성 방법을 제공하는 효과가 있다.
또한, 본 발명에 의하면 상기 지터를 감소시킨 출력 신호에 의해 고주파 장치에서 데이터의 유효 윈도를 안정화시키는 효과가 있다.

Claims (18)

  1. 제1 신호와 제2 신호의 위상차를 검출하여 위상 검출 신호 및 상기 위상차가 미리 정해진 범위 이내인지에 해당하는 락킹 신호를 출력하는 위상검출기;
    상기 락킹 신호에 응답하여 상기 위상 검출 신호의 기울기를 조절하는 제어신호발생부; 및
    상기 제어신호발생부의 출력에 응답하여 제어전압을 출력하는 차지펌핑부;
    를 포함하여 구성됨을 특징으로 하는 위상 동기 장치.
  2. 제 1 항에 있어서,
    상기 제1 신호는 입력 신호이고 상기 제2 신호는 출력 신호를 피드백한 신호임을 특징으로 하는 위상 동기 장치.
  3. 제 1 항에 있어서,
    상기 제1 및 제2 신호는 주파수임을 특징으로 하는 위상 동기 장치.
  4. 제 1 항에 있어서,
    상기 제1 및 제2 신호는 클럭임을 특징으로 하는 위상 동기 장치.
  5. 제 1 항에 있어서,
    상기 제어신호발생부는
    상기 락킹 신호에 상응하여 상기 위상 검출 신호의 경로를 선택하는 선택부; 및
    상기 위상 검출 신호의 기울기를 조절하는 슬롭조절부;
    를 포함하여 구성됨을 특징으로 하는 위상 동기 장치.
  6. 제 5 항에 있어서,
    상기 선택부는
    상기 락킹 신호가 비활성화되는 경우 상기 위상 검출 신호를 상기 차지펌핑부로 전달하며, 상기 락킹 신호가 활성화되는 경우 상기 위상 검출 신호를 상기 슬롭조절부로 전달하는 전송수단을 포함하여 구성됨 특징으로 하는 위상 동기 장치.
  7. 제 6 항에 있어서,
    상기 전송수단은 전송게이트를 포함하여 구성됨을 특징으로 하는 위상 동기 장치.
  8. 제 5 항에 있어서,
    상기 슬롭조절부는 RC 소자에 의해 상기 위상 검출 신호의 기울기를 조절함을 특징으로 하는 위상 동기 장치.
  9. 제 8 항에 있어서,
    상기 RC 소자는 캐패시터임을 특징으로 하는 위상 동기 장치.
  10. 제 8 항에 있어서,
    상기 슬롭조절부는 상기 락킹 신호가 활성화되는 동안 상기 차지펌핑부의 출력 전류가 소정 전류 레벨에 도달하도록 상기 위상 검출 신호의 기울기를 조절함을 특징으로 하는 위상 동기 장치.
  11. 제 10 항에 있어서,
    상기 전류 레벨은 상기 차지펌핑부로 인가되는 기준 전류 레벨임을 특징으로 하는 위상 동기 장치.
  12. 제 1 항에 있어서,
    상기 차지펌핑부는
    상기 제어신호발생부의 출력에 응답하여 전류를 출력하는 차지펌프; 및
    상기 전류를 충방전하여 상기 제어전압을 출력하는 루프필터;
    를 포함하여 구성됨을 특징으로 하는 위상 동기 장치.
  13. 제 1 항에 있어서,
    상기 위상 동기 장치는
    상기 제어전압으로 상기 제2 신호의 위상을 조절하는 전압제어부를 포함하여 구성됨을 특징으로 하는 위상 동기 장치.
  14. 제1 신호와 제2 신호의 위상차를 검출하여 위상 검출 신호 및 상기 위상차가 미리 정해진 범위 내인지에 해당하는 락킹 신호를 출력하는 제1 단계;
    상기 락킹 신호에 응답하여 상기 위상 검출 신호의 기울기를 조절하여 제어신호를 출력하는 제2 단계;
    상기 제어신호에 의해 전류를 펌핑하고 상기 전류를 충방전하여 제어전압을 출력하는 제3 단계; 및
    상기 제어전압에 의해 상기 제2 신호의 위상을 조절하는 제4 단계;
    를 포함함을 특징으로 하는 위상 동기 신호 생성 방법.
  15. 제 14 항에 있어서,
    상기 제2 단계는
    상기 락킹 신호가 활성화될 때 상기 위상 검출 신호의 기울기 보다 낮은 기울기를 갖는 상기 제어신호를 출력함을 특징으로 하는 위상 동기 신호 생성 방법.
  16. 제 15 항에 있어서,
    상기 제어신호의 기울기는 상기 위상 검출 신호가 RC 지연에 의해 조절됨을 특징으로 하는 위상 동기 신호 생성 방법.
  17. 제 15 항에 있어서,
    상기 제어신호의 기울기는 상기 락킹 신호가 비활성화되기 전 상기 제 3단계의 전류의 레벨이 차지 펌프로 인가되는 기준 전류 레벨에 도달하도록 조절됨을 특징으로 하는 위상 동기 신호 생성 방법.
  18. 삭제
KR1020060135723A 2006-12-27 2006-12-27 위상 동기 장치 및 위상 동기 신호 생성 방법 KR100833591B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060135723A KR100833591B1 (ko) 2006-12-27 2006-12-27 위상 동기 장치 및 위상 동기 신호 생성 방법
US11/776,148 US8073093B2 (en) 2006-12-27 2007-07-11 Phase synchronous device and method for generating phase synchronous signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135723A KR100833591B1 (ko) 2006-12-27 2006-12-27 위상 동기 장치 및 위상 동기 신호 생성 방법

Publications (1)

Publication Number Publication Date
KR100833591B1 true KR100833591B1 (ko) 2008-05-30

Family

ID=39583987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135723A KR100833591B1 (ko) 2006-12-27 2006-12-27 위상 동기 장치 및 위상 동기 신호 생성 방법

Country Status (2)

Country Link
US (1) US8073093B2 (ko)
KR (1) KR100833591B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179917B1 (ko) * 1996-05-08 1999-04-01 문정환 로킹속도를 개선한 피엘엘 회로
KR100225332B1 (ko) 1994-08-18 1999-10-15 가나이 쯔또무 데이타 기록재생장치 및 그것에 사용되는 위상동기회로
KR20010062016A (ko) * 1999-12-01 2001-07-07 니시가키 코지 위상동기루프의 동기방법, 위상동기루프 및 상기위상동기루프가 제공된 반도체
KR20040016586A (ko) * 2002-08-19 2004-02-25 이디텍 주식회사 위상제어회로의 지터 특성 개선 회로
KR20060041335A (ko) * 2004-11-08 2006-05-11 삼성전기주식회사 위상 동기 루프 장치
KR20070035923A (ko) * 2005-09-28 2007-04-02 주식회사 하이닉스반도체 디지털과 아날로그 제어를 이용한 전압제어지연라인의딜레이 셀
KR20070036579A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 디지털 제어 위상 고정 루프 회로

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9213624D0 (en) * 1992-06-26 1992-08-12 Motorola Israel Ltd A phase lock loop
KR100335482B1 (ko) 1994-08-17 2002-11-27 삼성전자 주식회사 에러정정시스템
NZ330678A (en) * 1995-12-15 1999-11-29 Ericsson Telefon Ab L M Discrete phase locked loop
US5987085A (en) * 1997-03-26 1999-11-16 Lsi Logic Coporation Clock recovery circuit
CA2204089C (en) * 1997-04-30 2001-08-07 Mosaid Technologies Incorporated Digital delay locked loop
US5945855A (en) * 1997-08-29 1999-08-31 Adaptec, Inc. High speed phase lock loop having high precision charge pump with error cancellation
US6448820B1 (en) * 1998-11-04 2002-09-10 Altera Corporation Fast locking phase frequency detector
US6320469B1 (en) * 2000-02-15 2001-11-20 Agere Systems Guardian Corp. Lock detector for phase-locked loop
EP1292032A4 (en) * 2000-06-05 2003-08-20 Mitsubishi Electric Corp SYNCHRONOUS DEVICE
US6388482B1 (en) * 2000-06-21 2002-05-14 Infineon Technologies North America Corp. DLL lock scheme with multiple phase detection
US6549079B1 (en) * 2001-11-09 2003-04-15 Analog Devices, Inc. Feedback systems for enhanced oscillator switching time
KR100414215B1 (ko) * 2002-01-03 2004-01-07 삼성전자주식회사 조절 가능한 동기 범위를 갖는 동기 미러 지연 회로
AU2003287864A1 (en) * 2002-11-26 2004-06-18 Infineon Technologies Ag Phase-locked loop comprising a pulse generator, and method for operating said phase-locked loop
US7042972B2 (en) * 2003-04-09 2006-05-09 Qualcomm Inc Compact, low-power low-jitter digital phase-locked loop
US6998889B2 (en) * 2003-08-11 2006-02-14 Rambus Inc. Circuit, apparatus and method for obtaining a lock state value
US7046093B1 (en) * 2003-08-27 2006-05-16 Intergrated Device Technology, Inc. Dynamic phase-locked loop circuits and methods of operation thereof
US7019570B2 (en) * 2003-09-05 2006-03-28 Altera Corporation Dual-gain loop circuitry for programmable logic device
US7428284B2 (en) * 2005-03-14 2008-09-23 Micron Technology, Inc. Phase detector and method providing rapid locking of delay-lock loops

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225332B1 (ko) 1994-08-18 1999-10-15 가나이 쯔또무 데이타 기록재생장치 및 그것에 사용되는 위상동기회로
KR0179917B1 (ko) * 1996-05-08 1999-04-01 문정환 로킹속도를 개선한 피엘엘 회로
KR20010062016A (ko) * 1999-12-01 2001-07-07 니시가키 코지 위상동기루프의 동기방법, 위상동기루프 및 상기위상동기루프가 제공된 반도체
KR20040016586A (ko) * 2002-08-19 2004-02-25 이디텍 주식회사 위상제어회로의 지터 특성 개선 회로
KR20060041335A (ko) * 2004-11-08 2006-05-11 삼성전기주식회사 위상 동기 루프 장치
KR20070035923A (ko) * 2005-09-28 2007-04-02 주식회사 하이닉스반도체 디지털과 아날로그 제어를 이용한 전압제어지연라인의딜레이 셀
KR20070036579A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 디지털 제어 위상 고정 루프 회로

Also Published As

Publication number Publication date
US8073093B2 (en) 2011-12-06
US20080159443A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100429127B1 (ko) 클럭 동기 장치
US8207769B2 (en) Delay locked loop circuit
US6844762B2 (en) Capacitive charge pump
KR20090028655A (ko) Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프
US7379521B2 (en) Delay circuit with timing adjustment function
US7471160B2 (en) Real-time frequency band selection circuit for use with a voltage controlled oscillator
US11750201B2 (en) Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit
JP5719333B2 (ja) 遅延ロックループ／フェーズロックループにおける移相処理
KR101771980B1 (ko) 위상 혼합 회로 및 이를 포함하는 지연고정루프
US7696834B2 (en) Voltage controlled oscillator and method capable of reducing phase noise and jitter with startup gain
US6801062B2 (en) Output circuit
KR100711103B1 (ko) 적응형 3상태 위상 주파수 검출기 및 검출방법과 이를이용한 위상동기루프
US7551012B2 (en) Phase shifting in DLL/PLL
KR100833591B1 (ko) 위상 동기 장치 및 위상 동기 신호 생성 방법
US6232813B1 (en) Phase locked loop integrated circuits having fuse-enabled and fuse-disabled delay devices therein
US7113014B1 (en) Pulse width modulator
JP2016032132A (ja) 電子部品及び情報処理装置
US20080068058A1 (en) PLL circuit having loop filter and method of driving the same
KR100912963B1 (ko) 위상 고정 루프와 그의 구동 방법
US7642824B2 (en) PLL circuit and method of controlling the same
KR20160082447A (ko) 전압 제어 지연 회로 및 이를 포함하는 전압 제어 오실레이터
KR100254788B1 (ko) 위상동기루프장치
JP2002305445A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee