KR20060041335A - 위상 동기 루프 장치 - Google Patents

위상 동기 루프 장치 Download PDF

Info

Publication number
KR20060041335A
KR20060041335A KR1020040090329A KR20040090329A KR20060041335A KR 20060041335 A KR20060041335 A KR 20060041335A KR 1020040090329 A KR1020040090329 A KR 1020040090329A KR 20040090329 A KR20040090329 A KR 20040090329A KR 20060041335 A KR20060041335 A KR 20060041335A
Authority
KR
South Korea
Prior art keywords
signal
phase
detector
output
division ratio
Prior art date
Application number
KR1020040090329A
Other languages
English (en)
Other versions
KR100665006B1 (ko
Inventor
김유환
권기성
이수웅
이진택
문요섭
신성철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040090329A priority Critical patent/KR100665006B1/ko
Publication of KR20060041335A publication Critical patent/KR20060041335A/ko
Application granted granted Critical
Publication of KR100665006B1 publication Critical patent/KR100665006B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 발진주파수의 변하율에 따라서 전하펌프의 전류량을 조정함으로서 루프의 안정도 및 루프의 대역폭을 최적화하여 동기속도를 최적화시킬 수 있는 위상 동기 루프 장치에 관한 것으로서, 그 기술적 구성은 입력 전압에 비례하는 주파수를 출력하는 전압제어발진기; 위상동기의 기준이 되는 기준신호를 발생시키는 기준신호발생기; 분주비 제어신호에 따라서 분주비가 가변되며 상기 전압제어발진기의 출력신호를 상기 설정된 분주비로 분주하여 저주파신호로 변환하는 출력분주기; 상기 출력분주기에서 분주된 출력신호와 상기 기준신호발생기로부터 출력된 기준신호의 위상을 비교하여 위상차에 해당하는 펄스신호를 출력하는 위상검출기; 상기 출력분주기에서 분주된 출력신호와 상기 기준신호발생기로부터 출력된 기준신호의 위상을 비교하여 동기여부를 판단하는 록 검출기; 상기 출력분주기로 인가되는 분주비 제어신호를 입력받아 발진주파수의 변화율에 대응하는 분주비 변화율을 검출하는 분주비 검출기; 상기 위상검출기에 검출된 위상차와, 록검출기에서 검출된 동기여부와, 상기 분주비검출기에서 검출된 발진주파수의 변화율에 따라서 전류량을 조정하여, 위상검출기의 위상차신호를 전류신호로 변환하는 전하펌프; 상기 전하펌프에서 변환된 전류신호를 전압신호로 변환하여 상기 전압제어발진기의 주파수제어전압으로 인가하면서 루프에 혼입된 잡음을 제거하는 루프필터를 포함하여 이루어진다.
전압제어발진기, 위상동기루프, 루프 대역폭, 동기속도, 잡음

Description

위상 동기 루프 장치{Apparatus for phase lock loop}
도 1은 위상 동기 루프의 기본 구성을 나타낸 블럭도이다.
도 2는 종래 위상 동기 루프의 개선된 구조를 나타낸 블럭도이다.
도 3은 본 발명에 의한 위상 동기 루프 장치를 나타낸 블럭도이다.
도 4는 본 발명에 의한 위상 동기 루프에 있어서, 분주비 검출부의 상세 구성을 나타낸 논리회로도이다.
도 5는 본 발명에 의한 위상 동기 루프에 있어서, 개선된 차지펌프의 회로구성을 보인 회로도이다.
*도면의 주요 부분에 대한 부호의 설명 *
30 : 전압제어발진기 31 : 기준신호발생기
32 : 출력분주기 33 : 위상검출기
34 : 록(lock) 검출기 35 : 분주비 검출기
36 : 전하펌프 37 : 루프필터
본 발명은 위상 동기 루프에 관한 것으로서, 보다 상세하게는 발진주파수의 변화율에 따라서 전하펌프의 전류량을 조정함으로서 루프의 안정도 및 루프의 대역폭을 최적화하여 동기속도를 최적화시킬 수 있는 위상 동기 루프 장치에 관한 것이다.
위상 동기 루프(phase locked loop)는 소정 주파수의 발진주파수를 발생시키는데 있어서, 전압제어발진기의 발진주파수의 위상과 기준주파수의 위상을 비교하여 발진주파수의 위상을 기준 클럭에 동기시켜, 주파수 가변을 수행하고, 위상이 고정된 안정된 발진주파수를 출력하는 것이다.
이런 위상 동기 루프 장치는 기본적으로 도 1에 도시된 바와 같이, 입력 전압에 비례하는 주파수를 출력하는 전압제어발진기(Voltage Controlled Oscillator, VCO)(10)와, 기준 주파수(예를 들어, 4MHz)의 기준클럭을 발생시키는 기준신호발생기(11)와, 선택된 발진주파수에 대응하는 분주비로 설정되어 상기 전압제어발진기(10)의 출력신호(fo)를 상기 설정된 분주비로 분주하여 저주파신호로 변환하는 출력분주기(11)와, 상기 출력분주기(11)에서 분주된 출력신호와 상기 기준신호발생기(11)로부터 출력된 기준신호의 위상을 비교하여 위상차에 해당하는 펄스신호를 출력하는 위상검출기(Phase Detector, PD)(13)와, 상기 위상검출기(13)로부터 출력되는 위상차에 대응하는 펄스신호에 따라서 전류량을 조정하여 위상차에 비례한 전류신호를 발생시키는 차지펌프(charge pump)(14)와, 루프에 포함된 잡음신호를 제거하며 상기 차지펌프(14)의 전류신호를 상기 VCO(10)에 주파수 제어전압으로 인가하 는 루프필터(Loop Filter, LP)(15)로 이루어진다.
상기에서, 기준신호발생부(11)는 안정된 기준 클럭신호를 발생시키기 위하여, 안정된 동작특성을 나타내는 크리스탈 공진기(11a)와 연결되어 소정의 주파수신호를 발생시키는 발진기(11b)와, 상기 발진기(11b)에서 발생된 주파수 신호를 설정된 분주비로 분주하여 기준 주파수를 갖는 클럭신호를 출력하는 기준분주기(11c)로 이루어진다.
그리고, 출력분주기(12)는 위상비교가 가능토록 하기 위하여 전압제어발진기(10)의 높은 출력 주파수(fo)를 기준 신호과 같은 주파수를 갖도록 분주하는 것으로서, 분주비 제어신호에 따라서 분주비가 조정되는 프로그래머블 분주기로 예를 들어 펄스 스왈로우 방식 분주기를 사용한다. 상기 출력분주기(12)로 인가되는 분주비 제어신호는 발진주파수의 가변에 따라서 변화된다.
이러한 위상동기루프에 있어서, 빠른 발진주파수의 변화를 위하여 위상동기속도를 적절히 조절할 필요가 있다.
도 2는 이를 위해 개선된 종래 위상동기루프장치의 구성을 나타낸 것이다.
상기 도 2를 참조하면, 개선된 위상동기루프는 앞서 설명한 바와 같이 동작하는 VCO(20)와, 기준신호발생기(21)와, 출력분주기(22)와, 위상검출기(23)와, 전하펌프(25)와, 루프필터(26)로 이루어진 위상동기루프 장치에 있어서, 상기 위상검출기(23)의 위상 검출 결과로부터 동기가 이루어졌는지의 여부를 판단하는 록검출기(24)를 더 구비하고, 상기 록검출기(24)에서 검출된 동기여부에 따라서 상기 전하 펌프(25)의 전류량과 루프필터(26)의 필터대역폭을 조절함으로서, 루프의 전체 대역폭을 조절한다.
상기 구성에 있어서, 동기속도의 조절은 두가지 방식으로 이루어지는데, 첫번째는, 록검출기(24)의 검출결과 위상동기상태가 아니면, 전하펌프(25)에 가해지는 전류량을 증가시켜 전체 루프의 대역폭을 넓히고 그 결과 동기시간을 증가시며, 반대로 위상 동기상태라면, 전하 펌프(25)에 흐르는 전류량을 감소시켜 동기시간을 느리게 한다. 두번째는, 상기 록검출기(24)의 검출결과에 따라서, 루프필터(26)의 필터대역폭을 조절함으로서, 전체 루프의 대역폭을 조절하고, 그 결과 동기속도를 조절한다.
그런데, 상술한 종래의 구조는 단지 동기여부에 따라서만 동기속도를 조절하는 것이기 때문에, 동기가 이루지지 않은 상태에서 동기속도를 증가시켜 보다 빠른 동기가 이루어지도록 할 수는 있으나, 모든 발진주파수 대역에서 최적의 동기시간을 갖을 수 없다.
예를 들어 설명하면, 고주파대역에서는 최적의 동기시간을 갖기 위해서는 전하펌프(25)에 높은 전류이득을 가져야 하는데, 이렇게 높은 전류 이득으로 설정하는 경우, 저주파 발진시 루프이득이 너무 커져 루프의 안정도를 벗어나고 그 결과 동기가 틀어질 수 있다.
따라서, 종래에는 위상동기가 이루어지지 않은 상태에서의 루프 대역폭을, 저주파수와 고주파수 각각에서 요구되는 루프대역폭의 평균값으로 설정함으로서, 루프 안정도를 벗어나지 않도록 하고 있으나, 이 경우, 최적의 동기속도를 갖지 못 하게 된다는 문제점이 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 발진주파수의 변하율에 따라서 전하펌프의 전류량을 조정함으로서 루프의 안정도 및 루프의 대역폭을 최적화하여 동기속도를 최적화시킬 수 있는 위상 동기 루프 장치를 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명에 의한 위상 동기 루프 장치는
입력 전압에 비례하는 주파수를 출력하는 전압제어발진기;
위상동기의 기준이 되는 기준신호를 발생시키는 기준신호발생기;
분주비 제어신호에 따라서 분주비가 가변되며 상기 전압제어발진기의 출력신호를 상기 설정된 분주비로 분주하여 저주파신호로 변환하는 출력분주기;
상기 출력분주기에서 분주된 출력신호와 상기 기준신호발생기로부터 출력된 기준신호의 위상을 비교하여 위상차에 해당하는 펄스신호를 출력하는 위상검출기;
상기 출력분주기에서 분주된 출력신호와 상기 기준신호발생기로부터 출력된 기준신호의 위상을 비교하여 동기여부를 판단하는 록 검출기;
상기 출력분주기로 인가되는 분주비 제어신호를 입력받아 발진주파수의 변화율에 대응하는 분주비 변화율을 검출하는 분주비 검출기;
상기 위상검출기에 검출된 위상차와, 록검출기에서 검출된 동기여부와, 상기 분주비검출기에서 검출된 발진주파수의 변화율에 따라서 전류량을 조정하여, 위상검출기의 위상차신호를 전류신호로 변환하는 전하펌프;
상기 전하펌프에서 변환된 전류신호를 전압신호로 변환하여 상기 전압제어발진기의 주파수제어전압으로 인가하면서 루프에 혼입된 잡음을 제거하는 루프필터를 포함하여 이루어진다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 3은 본 발명에 의한 위상동기루프장치의 구성을 나타낸 블럭도이다.
상기 도 3을 참조하면, 본 발명의 위상 동기 루프 장치는, 입력 전압에 비례하는 주파수를 출력하는 전압제어발진기(30)와, 위상동기의 기준이 되는 기준 주파수(예를 들어, 4MHz)의 기준클럭을 발생시키는 기준신호발생기(31)와, 분주비 제어신호에 따라서 분주비가 가변되며 상기 전압제어발진기(30)의 출력신호(fo)를 상기 설정된 분주비로 분주하여 저주파신호로 변환하는 출력분주기(32)와, 상기 출력분주기(32)에서 분주된 출력신호와 상기 기준신호발생기(31)로부터 출력된 기준신호의 위상을 비교하여 위상차에 해당하는 펄스신호를 출력하는 위상검출기(33)와, 상기 출력분주기(32)에서 분주된 출력신호와 상기 기준신호발생기(31)로부터 출력된 기준신호의 위상을 비교하여 동기여부를 판단하는 록 검출기(34)와, 상기 출력분주 기(32)로 인가되는 분주비 제어신호를 입력받아 발진주파수의 변화율에 대응하는 분주비 변화율을 검출하는 분주비 검출기(35)와, 상기 위상검출기(33)에 검출된 위상차와 록검출기(34)에서 검출된 동기여부와 상기 분주비검출기(35)에서 분주비 변화율에 따라서 전류량을 조정하여, 위상차를 전류신호로 변환하는 전하펌프(36)와, 상기 전하펌프(36)에서 변환된 전류신호를 전압신호로 변환하여 상기 전압제어발진기(30)의 주파수제어전압으로 인가하면서 루프에 혼입된 잡음을 제거하는 루프필터(37)로 이루어진다.
즉, 상기 구성된 위상 동기 루프 장치는 발진주파수를 가변하고, 발진주파수의 위상을 고정시키는 동작을 수행하는데 있어서, 동기여부 및 발진주파수의 변화율에 따라서 동기속도를 최적으로 조정하면서 루프 안정도를 유지시킨다.
이를 위하여, 상기 록검출기(34)는 출력되는 발진주파수의 위상이 동기되었는지의 여부를 검출하고, 분주비검출기(35)는 출력되는 발진주파수에 대응하는 출력분주기(32)의 분주비를 검출하며, 전하펌프(36)는 위상차, 동기여부 및 발진주파수의 변화율에 따라서 전류량을 조정하도록 구성된다.
상기 위상동기루프장치의 구성을 더 상세하게 설명하면, 상기 전압제어발진기(30)는 버렉터다이오드와 같은 전압에 따른 캐패시턴스 가변소자를 구비하여, 전압제어신호에 따라서 발진주파수를 조정하는 것이다.
그리고, 기준신호발생기(31)는 위상동기를 비교하기 위한 기준이 되는 소정 주파수의 기준클럭을 발생시키는 것으로서, 앞서 설명한 바와 같이, 특성이 안정된 크리스탈 공진기(31a)를 통해 소정의 주파수신호를 발생시키는 발진기(31b)와, 상기 발진기(31b)로부터 출력된 주파수신호를 분주하여 기설정된 주파수(예를 들어, 4MHz)의 기준 클럭신호를 출력하는 기준분주기(31c)로 이루어진다.
록검출기(34)는 종래와 마찬가지로, 기준신호(fr)와 분주된 출력신호(fvco)의 위상이 일치되는지를 비교하여 동기여부를 검출하는 것이므로, 그 상세 구성은 생략한다.
다음으로, 분주비검출기(35)는 상기 출력분주기(32)로 인가되는 제어신호, 즉, 분주비 제어신호로부터 위상동기루프장치에서 출력하고자 하는 발진주파수의 고저를 검출하여 그에 대응하는 전하펌프(36)의 전류이득제어신호 Ndiff를 출력하기 위한 것으로서, 그 구성은 도 4에 도시된 바와 같이 구성될 수 있다.
도 4를 참조하면, 상기 분주비검출기(35)는 소정 비트(예를 들어, 3비트)의 분주비 제어신호 N[2:0]의 각 비트신호가 입력되는 복수의 D플립플롭(41~43)과, 상기 분주비 제어신호 N[2:0]의 각 비트신호와 해당 비트의 D플립플롭(41~43)의 출력신호를 논리조합하는 복수의 배타적 오어게이트(44~46)로 이루어진다.
상기 분주비검출기(35)는 상기 분주비제어신호 N의 비트수와 전하펌프(36)에서 가변가능한 경우의 수에 따라서 달라진다.
도 4는 전하펌프(36)의 실시예를 나타낸 회로도이다.
이를 참조하면, 전하펌프(36)는 병렬로 연결되는 다수의 전류원과, 상기 전류원을 각각 온/오프 스위칭하는 다수의 스위칭소자로 이루어지는 전하펌프회로부(52)와, 상기 위상검출기(33)의 위상차신호(UPb,DN)와, 록검출기(34)의 동기상태신 호(lock or unlock)와, 상기 분주비검출기(35)의 출력신호(Ndiff)에 따라서 상기 전하펌프회로부(52)의 스위칭소자를 온/오프제어하여 전류량을 조절하기 위한 스위칭제어부(51)로 이루어진다.
더 구체적으로, 전하펌프(36)의 스위칭제어부(51)는 상기 동기상태신호(lock)와 상기 위상검출기(33)의 업 위상차신호(UPb)를 논리합하여 인버팅하는 복수의 노어게이트(511~513)와, 상기 노어게이트(511~513)의 출력신호와 상기 분주비검출기(35)의 출력신호의 각 비트신호(Ndiff[2:0])을 논리곱하여 인버팅하는 복수의 낸드게이트(514~516)와, 상기 역동기상태신호(
Figure 112004051551814-PAT00001
)와 위상검출기(33)의 다운 위상차신호(DN)을 논리곱하는 복수의 앤드게이트(517~519)와, 상기 복수의 앤드게이트(517~519)의 출력신호와 상기 분주비검출기(35)의 출력신호를 비트단위로 논리곱하는 복수의 앤드게이트(520~522)로 이루어진다.
그리고, 전하펌프회로부(52)는 전원단(VDD)에 동시에 연결되는 복수의 제1전류원(I1~I4)와, 상기 복수의 전류원(I1~I4)와 접지단사이에 구비되는 복수의 제2전류원(I5~I8)과, 상기 복수의 제1전류원(I1~I4)와 전원단(VDD) 사이 및 제2전류원(I5~I8)과 접지단사이에 구비되어 상기 스위칭제어부(51)의 제어신호에 따라서 온/오프 동작하는 복수의 스위칭소자(M1~M8)로 이루어진다.
상기 전하펌프(36)의 스위칭제어부(51)의 구성은 상기 분주비검출기(35)의 출력비트와 전하펌프회로부(52)의 제어대상 전류원의 수에 따라서 달라진다.
상기 도 4 및 도 5에 보인 실시예는 가장 간단한 구조로서, 분주비 제어신호 가 3비트 신호로서, 상기 각 비트에 전하펌프(36)의 복수 전류원을 일대 일 대응시켜 제어하는 경우의 구성예를 보인 것이다.
상기와 같이 구성된 위상 동기 루프 장치의 동작은 다음과 같다.
이하의 설명에서 기준주파수fr은 10MHz로 가정한다.
이때, 첫번째의 경우는, 발진주파수 fvco를 10MHz(이때, 출력분주기(32)의 분주비 N 은 1이며, 분주비 제어신호는 3비트로 '001'이다)에서 70MHz(분주비 N은 7이고, 분주비 제어신호는 111이다)로 가변하고, 두번째의 경우, 10MHz에서 20MHz(분주비 N은 2이고, 분주비 제어신호는 010이다)로 가변한다고 한다.
상기 10MHz에서 70MHz로 가변하는 경우는, 10MHz에서 20MHz보다 주파수변화폭이 크므로, 동기속도를 더 향상시켜야 하며, 이를 위해 전하펌프(36)의 전류량을 더 많이 흘려주어야 하며, 이러한 작용은 다음과 같이 이루어진다.
먼저, 10MHz에서 70MHz로 가변하는 경우, 분주비제어신호는 001에서 111로 변화된다. 따라서, 상기 분주비검출기(35)에서 복수의 D 플립플롭(41~43)은 분주비제어신호를 한주기 지연시켜 출력하게 됨으로서, 배타적 오어게이트(44~46)에서, 001과 111이 각 비트별로 논리조합된다. 따라서, 분주비검출기(35)의 출력신호 Ndiff는 110이 된다. 반대로, 10MHz에서 20MHz로 가변하는 경우, 분주비제어신호는 001에서 101으로 변화되어, 분주비검출기(25)의 출력신호 Ndiff가 100이 된다.
그리고, 상기 전화펌프(36)에서, 스위칭소자(M1,M5)는 각각 위상차신호(UPb, DN)에 의하여 서로 반대로 온/오프 동작하여, 전류원 I1 혹은 I5를 루프필터(37)에 연결시킨다. 즉, 전하펌프(36)에서 기본적으로 전류원 I1, I5에 의한 전류이득으로 위상차신호를 전류신호로 변환한다. 동시에, 상기 전화펌프(36)는, 동기상태가 아니고(lock=0), 분주비검출기(35)의 출력신호가 1이고, 위상차신호(UP=1 또는 DN=1)이 발생이 동시에 만족되면, 스위칭 제어신호(Isourcing, Isinking)가 로우레벨이 되어, 대응하는 스위칭소자(M2~M4,M6~M8)를 온시킨다. 즉, 위상동기가 안이루어진 경우, 상기 분주비검출기(35)에서 검출된 분주비에 따라서 전류량을 더 증가시킨다.
예를 들어, 분주비검출신호 Ndiff가 110인 경우, 위상동기가 이루어지지 않았을때, 스위칭제어신호(Isourcing 혹은 Isinking)은 001이 되어, 스위칭소자(M2,M3 혹은 M6,M7)을 온시켜, 전하펌프(36)의 전류량은 I1+I2+I3 혹은 I5+I6+I7로 증가된다. 반대로, 분주비검출신호 Ndiff가 100인 경우, 위상동기가 이루어지지 않았을때, 스위칭제어신호(Isourcing 혹은 Isinking)는 011이 되어, 스위칭 소자(M2 혹은 M6)을 온시켜, 전하펌프(36)의 전류량은 I1+I2 혹은 I5+I6로 된다. 이를 비교하면, 발진주파수가 10MHz에서 70MHz로 변화되는 경우가, 10MHz에서 20MHz로 변화되는 경우가 전하펌프(36)의 전류량이 더 큼을 알 수 있다. 따라서, 발진주파수가 더 크게 가변되는 경우, 루프 대역폭(loop bandwidth)을 증가시켜, 동기속도를 더 빨리할 수 있으며, 발진주파수가 작게 가변되는 경우, 루프대역폭을 감소시키고, 동기속도를 줄여, 루프안정도가 악화되지 않도록 할 수 있다.
그리고, 상기 전하펌프(36)는 위상동기가 이루어진 경우, 최소한의 기본 전 류(I1 혹은 I5)가 흐르도록 함으로서, 잡음특성을 좋게 한다.
한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하고 있으나, 본 발명의 구성은 상기 실시예에 한정되지 않고 본 발명의 범위에서 벗어나지 않은 한 여러가지 변형 및 응용이 이루어질 수 있다.
상술한 바와 같이, 본 발명은 위상동기루프에 있어서 발진주파수의 변화율에 비례하여 전하펌프의 전류량을 증가시킬 수 있으며, 그 결과, 발진주파수가 큰 폭으로 가변되는 경우 루프대역폭을 증가시켜 고속동기를 가능케 하며, 발진주파수 변화폭이 작은 경우, 루프대역폭을 감소시켜 잡음특성을 개선하는 등에 의하여, 발진주파수의 변화율에 따라 최적의 동기속도를 제공할 수 있는 우수한 효과가 있다.

Claims (4)

  1. 입력 전압에 비례하는 주파수를 출력하는 전압제어발진기;
    위상동기의 기준이 되는 기준신호를 발생시키는 기준신호발생기;
    분주비 제어신호에 따라서 분주비가 가변되며 상기 전압제어발진기의 출력신호를 상기 설정된 분주비로 분주하여 저주파신호로 변환하는 출력분주기;
    상기 출력분주기에서 분주된 출력신호와 상기 기준신호발생기로부터 출력된 기준신호의 위상을 비교하여 위상차에 해당하는 펄스신호를 출력하는 위상검출기;
    상기 출력분주기에서 분주된 출력신호와 상기 기준신호발생기로부터 출력된 기준신호의 위상을 비교하여 동기여부를 판단하는 록 검출기;
    상기 출력분주기로 인가되는 분주비 제어신호를 입력받아 발진주파수의 변화율에 대응하는 분주비 변화율을 검출하는 분주비 검출기;
    상기 위상검출기에 검출된 위상차와, 록검출기에서 검출된 동기여부와, 상기 분주비검출기에서 검출된 발진주파수의 변화율에 따라서 전류량을 조정하여, 위상검출기의 위상차신호를 전류신호로 변환하는 전하펌프;
    상기 전하펌프에서 변환된 전류신호를 전압신호로 변환하여 상기 전압제어발진기의 주파수제어전압으로 인가하면서 루프에 혼입된 잡음을 제거하는 루프필터를 포함하는 위상 동기 루프 장치.
  2. 제 1 항에 있어서, 상기 분주비 검출기는
    소정 비트의 분주비 제어신호의 각 비트신호를 입력받아 한 클럭주기만큼 지연시키는 복수의 D플립플롭(41~43)과,
    현재 분주비 제어신호와 상기 D플립플롭(41~43)으로부터 출력된 이전 분주비 제어신호를 비트단위로 비교하여 논리조합하는 복수의 배타적 오어게이트(44~46)로 이루어지는 것을 특징으로 하는 위상 동기 루프 장치.
  3. 제 2 항에 있어서, 상기 전하펌프는
    병렬로 연결되는 다수의 전류원과, 상기 전류원을 각각 온/오프 스위칭하는 다수의 스위칭소자로 이루어지는 전하펌프회로부(52)와,
    상기 위상검출기(33)의 위상차신호(UPb,DN)와, 록검출기(34)의 동기상태신호(lock or unlock)와, 상기 분주비검출기(35)의 분주비 변화율(Ndiff)에 비례하여 전류량이 증가되도록 상기 전하펌프회로부(52)의 각 스위칭소자를 온/오프제어하여 전류량을 조절하는 스위칭제어부(51)로 이루어지는 것을 특징으로 하는 위상 동기 루프 장치.
  4. 제 3 항에 있어서, 상기 전하펌프의 스위칭제어부(51)는
    상기 동기상태신호(lock)와 상기 위상검출기(33)의 업 위상차신호(UPb)를 논리합하여 인버팅하는 복수의 노어게이트(511~513)와,
    상기 노어게이트(511~513)의 출력신호와 상기 분주비검출기(35)의 출력신호의 각 비트신호(Ndiff[2:0])을 논리곱하여 인버팅하여 복수의 낸드게이트(514~516) 와,
    상기 역동기상태신호(
    Figure 112004051551814-PAT00002
    )와 위상검출기(33)의 다운 위상차신호(DN)을 논리곱하는 복수의 앤드게이트(517~519)와,
    상기 복수의 앤드게이트(517~519)의 출력신호와 상기 분주비검출기(35)의 출력신호를 비트별로 논리곱하는 복수의 앤드게이트(520~522)로 이루어지고,
    상기 전하펌프회로부(52)는 전원단(VDD)에 동시에 연결되는 복수의 제1전류원(I1~I4)와, 상기 복수의 전류원(I1~I4)와 접지단사이에 구비되는 복수의 제2전류원(I5~I8)과, 상기 복수의 제1전류원(I1~I4)와 전원단(VDD) 사이 및 제2전류원(I5~I8)과 접지단사이에 구비되어 상기 스위칭제어부(51)의 제어신호에 따라서 온/오프 동작하는 복수의 스위칭소자(M1~M8)로 구성하여,
    상기 업/다운 위상차신호(Pb,DN)에 따라서 스위칭소자(M1,M5)가 제어되고, 상기 복수 낸드게이트(514~516)의 출력신호에 따라서 스위칭소자(M2~M4)가 제어되고, 복수 앤드게이트(520~522)의 출력신호에 따라서 스위칭소자(M6~M8)이 제어되도록 연결하여 구성되는 것을 특징으로 하는 위상 동기 루프 장치.
KR1020040090329A 2004-11-08 2004-11-08 위상 동기 루프 장치 KR100665006B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090329A KR100665006B1 (ko) 2004-11-08 2004-11-08 위상 동기 루프 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090329A KR100665006B1 (ko) 2004-11-08 2004-11-08 위상 동기 루프 장치

Publications (2)

Publication Number Publication Date
KR20060041335A true KR20060041335A (ko) 2006-05-11
KR100665006B1 KR100665006B1 (ko) 2007-01-09

Family

ID=37147908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090329A KR100665006B1 (ko) 2004-11-08 2004-11-08 위상 동기 루프 장치

Country Status (1)

Country Link
KR (1) KR100665006B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738345B1 (ko) * 2005-12-14 2007-07-12 주식회사 대우일렉트로닉스 클럭 발생 장치 및 방법
KR100833591B1 (ko) * 2006-12-27 2008-05-30 주식회사 하이닉스반도체 위상 동기 장치 및 위상 동기 신호 생성 방법
KR100956758B1 (ko) * 2007-12-26 2010-05-12 전자부품연구원 자동 주파수 조절장치
KR101225990B1 (ko) * 2011-02-01 2013-01-28 국방과학연구소 루프필터 및 이를 이용한 주파수 합성기
CN114866215A (zh) * 2022-04-01 2022-08-05 中国人民解放军国防科技大学 一种分布式运动平台之间的高精度自主相位同步方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9081399B2 (en) 2012-07-09 2015-07-14 Silanna Semiconductor U.S.A., Inc. Charge pump regulator circuit with variable amplitude control
US9041370B2 (en) * 2012-07-09 2015-05-26 Silanna Semiconductor U.S.A., Inc. Charge pump regulator circuit with a variable drive voltage ring oscillator

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738345B1 (ko) * 2005-12-14 2007-07-12 주식회사 대우일렉트로닉스 클럭 발생 장치 및 방법
KR100833591B1 (ko) * 2006-12-27 2008-05-30 주식회사 하이닉스반도체 위상 동기 장치 및 위상 동기 신호 생성 방법
US8073093B2 (en) 2006-12-27 2011-12-06 Hynix Semiconductor Inc. Phase synchronous device and method for generating phase synchronous signal
KR100956758B1 (ko) * 2007-12-26 2010-05-12 전자부품연구원 자동 주파수 조절장치
KR101225990B1 (ko) * 2011-02-01 2013-01-28 국방과학연구소 루프필터 및 이를 이용한 주파수 합성기
CN114866215A (zh) * 2022-04-01 2022-08-05 中国人民解放军国防科技大学 一种分布式运动平台之间的高精度自主相位同步方法
CN114866215B (zh) * 2022-04-01 2023-11-07 中国人民解放军国防科技大学 一种分布式运动平台之间的高精度自主相位同步方法

Also Published As

Publication number Publication date
KR100665006B1 (ko) 2007-01-09

Similar Documents

Publication Publication Date Title
US8085101B2 (en) Spread spectrum clock generation device
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
US6208183B1 (en) Gated delay-locked loop for clock generation applications
JP4158465B2 (ja) クロック再生装置、および、クロック再生装置を用いた電子機器
US5955928A (en) Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
US20100085086A1 (en) Digital Frequency Detector
US8300753B2 (en) Triple loop clock and data recovery (CDR)
JPH11163720A (ja) Ｐｌｌ回路
CN111279615A (zh) 参考锁定时钟发生器
US6049238A (en) Clock generator and clock generating method capable of varying clock frequency without increasing the number of delay elements
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
JP4390353B2 (ja) クロック生成方法およびクロック生成回路
US8165199B2 (en) Method and apparatus for on-chip voltage controlled oscillator function
JP3331115B2 (ja) 周波数位相同期回路
US8866556B2 (en) Phase shift phase locked loop
US20080191760A1 (en) PLLS covering wide operating frequency ranges
US7356111B1 (en) Apparatus and method for fractional frequency division using multi-phase output VCO
US7352837B2 (en) Digital phase-locked loop
KR100665006B1 (ko) 위상 동기 루프 장치
US6212249B1 (en) Data separation circuit and method
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
JPH10173498A (ja) 可変遅延回路
EP4175180A1 (en) Circuitry and methods for fractional division of high-frequency clock signals
US20090009224A1 (en) Multiphase DLL using 3-edge phase detector for wide-range operation
KR20140090455A (ko) 위상 고정 루프 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee